JP4750072B2

JP4750072B2 - 液晶表示装置の製造方法

Info

Publication number: JP4750072B2
Application number: JP2007122310A
Authority: JP
Inventors: 昭範角; 康裕森井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-05-17
Filing date: 2007-05-07
Publication date: 2011-08-17
Anticipated expiration: 2023-05-14
Also published as: JP2007199744A

Description

本発明は、液晶表示装置の製造方法に関し、特に高開口率化による輝度向上、低消費電力化、低コスト化に関する。

液晶表示装置において、液晶層を駆動する電極は、薄膜トランジスタアレイ基板（以下、ＴＦＴ基板と称す）とカラーフィルタ基板（以下、ＣＦ基板と称す）の２枚の基板によって形成され、相対向している透明基板を用いている。ＴＦＴ基板はスイッチング素子及びそのスイッチング素子に接続される液晶駆動電極等がアレイ状に形成されている。ＣＦ基板はＲＧＢの着色層からなる画素及び各着色層間に配置されるブラックマトリクス（以下、ＢＭと称す）が各スイッチング素子に対応するように形成されている。そしてその間に液晶材料を注入し、この液晶材料の偏光作用によって表示を行っている。この液晶に印加する電界の方向を基板界面にほぼ垂直な方向とし、水平方向に配向していた液晶分子を電界により垂直方向に配向させることで動作する、ツイステッドネマティック表示方式（ＴＮ方式）に代表される液晶駆動方式が従来は主に採用されていた。

しかし、この方式は、液晶分子が電界によって、垂直方向に配向する際、基板に対しある角度を持つため、見る方向によって明るさが異なり視野角を広くできないという問題点を有している。

その改善策として、液晶に印加する電界の方向を基板界面に略平行な方向にして、水平方向に液晶分子を電界により回転させる方式として、複数本の電極からなる櫛状の電極対を用いた横方向電界方式（Ｉｎ―Ｐｌａｎｅ―Ｓｗｉｔｃｈｉｎｇ方式以下、ＩＰＳ方式と称す）の液晶表示装置が用いられるようになっている。

このＩＰＳ方式の液晶表示装置は液晶分子が基板に対して常に平行なため、ツイステッドネマティック表示方式の液晶表示装置に比べ非常に視野角が広く、モニター用途の液晶表示装置として注目されている。

また液晶パネルは、液晶の漏れを防ぐため、シール材とよばれる接着剤をＣＦ基板の周辺に塗布し、ＴＦＴ基板と貼り合わせている。この相対向する２枚の基板間には液晶材料を注入する一定の隙間を設けている。この相対向する２枚の基板間の間隙（ギャップ）を均一にすることは難しく、場所により若干のバラツキが生じ、輝度及び色度の変化を生じるため表示ムラが発生する。また一般的にＩＰＳ方式ではツイステッドネマティック表示方式よりもギャップに対する輝度及び色度の変化が大きいため、ギャップの面内均一性が要求される。

このギャップを一定にするために通常基板間に多数のスペーサーを面内全域に設ける。このスペーサーは通常ＣＦ基板の上に図９の様な構造で形成される。ここで８はスペーサー、９は遮光層となるＢＭ、１０はＲＧＢの画素となる着色層、１３はＣＦ表面を平坦化するためのオーバーコート膜である。

従来の液晶表示装置ではＣＦ基板とＴＦＴ基板を重ね合わせた際に、このスペーサー８はＴＦＴ基板上の図１０、図１１に示す位置に配置されていた。ここで１はゲート配線、２はソース配線、３はソース電極、４はドレイン電極であり、これらがＴＦＴのスイッチング素子を構成する。さらに５はドレイン電極４と接続された液晶駆動電極、６は液晶駆動電極５と対向する共通電極、７は共通電極６に接続された共通容量配線である。この液晶駆動電極５と共通電極６の間に電界によって、液晶材料が配向する。ＩＰＳ方式では横方向に電界を加えるため、液晶駆動電極５と共通電極６は櫛状になっている。また前記ＣＦ基板上のＢＭ９は画素間の光を遮蔽するため、図１０、図１１の太線に示された位置（ゲート配線１及びソース配線２に対応する位置）に設けられている。ここで図１０、図１１は１画素の拡大図であり、この画素がアレイ状に設けられている。

図１０に示す配置を仮定すると、スペーサー８はソース配線３上でＴＦＴ基板と接触している。通常、スペーサー８の直径は１０〜２０μｍ程度である。またこの画素はアレイ状に設けられているため、この位置でのＢＭ９の線幅ｅは図１０に示すｃとｄの和であり、スペーサー８と略同じ１５μｍ程度となる。

安定したセルギャップ（基板間ギャップ）を保つためスペーサー８の高さがばらつかないように設置する必要がある。そのため基板を対向配置した際にスペーサー８と着色層１０が重ならずに、かつＢＭ９からはみ出さないように配置する必要がある。また色抜けを防止しパネル表示品質を向上させるために、ＢＭ９と着色層１０と重ねる必要がある。しかし、スペーサー８の幅精度とＢＭ９に対する位置精度、ＢＭ９の幅精度及び着色層１０の幅精度とＢＭ９に対する位置精度より、片側約１０〜１５μｍのＢＭ９スペースを確保する必要がある。従って、開口率の低下を招き、輝度が低下してしまった。よって液晶表示装置のバックライトの低消費電力化、低コスト化が実現できないという問題点があった。

図１１に示す配置を仮定すると、スペーサー８はゲート配線１上でＴＦＴ基板と接触している。この位置でのＢＭ９の線幅ｅは図１１に示すａとｂの和であり、３０μｍ程度となる。

しかしこの場合にもギャップムラが発生しないようスペーサー８を設けるためにはＢＭ幅をさらに太く（３５〜４５μｍ程度）する必要があった。従って、開口率の低下を招き、輝度が低下してしまった。よって液晶表示装置のバックライトの低消費電力化、低コスト化が実現できないという問題点があった。

さらに図１０、図１１に示す従来のＴＦＴ基板ではゲート配線１、ソース配線２及びＢＭ９の幅を狭くして開口率を向上させようとした場合、スペーサー８の周囲のＢＭを狭くできないため、開口率向上の妨げになってしまという問題点があった。

本発明は、このような問題点を解決するためになされたもので、高開口率、高輝度の液晶表示装置を提供することを目的とする。

本発明に係る液晶表示装置の製造方法は、対向配置された第１の基板及び第２の基板と、当該基板間の距離を略一定に隔てるスペーサー（例えば、本発明の実施の形態におけるスペーサー８）と、その基板間に挟持された液晶層とを備える液晶表示装置の製造方法であって、前記第１の基板上に、ゲート配線（例えば、本発明の実施の形態におけるゲート配線１）と、前記ゲート配線と絶縁膜を介して交差するソース配線（例えば、本発明の実施の形態におけるソース配線２）と、前記ソース配線と接続されたスイッチング素子とを形成し、前記スイッチング素子に接続され、複数本の略平行な電極よりなる液晶駆動電極と、前記液晶駆動電極と略平行かつ交互に配置された複数本の電極よりなる共通電極とを、前記ゲート配線近傍にて、前記液晶駆動電極及び前記共通電極が非平行で、当該液晶駆動電極と共通電極との間隔が前記共通容量配線に近づくにつれて狭くなるように形成し、前記第２の基板上に、アレイ状に配置された着色層を形成し、前記着色層の間に、前記第１の基板と前記第２の基板とを対向配置した際に、前記ゲート配線、前記液晶駆動電極及び前記共通電極が近接している領域を覆うように遮光層を幅広に形成し、前記第１の基板と前記第２の基板とを対向配置させ、前記遮光層を幅広に形成した領域に、前記スペーサーを前記遮光層及び前記ゲート配線に重畳するように形成する。これにより開口率を向上でき、輝度を向上させることができる。

本発明にかかる液晶表示装置の製造方法は、対向配置された第１の基板及び第２の基板と、当該基板間の距離を略一定に隔てるスペーサーと、その基板間に挟持された液晶層とを備える液晶表示装置の製造方法であって、前記第１の基板上に、ゲート配線と、前記ゲート配線と絶縁膜を介して交差するソース配線と、前記ソース配線と接続されたスイッチング素子を形成し、前記スイッチング素子に接続され、複数本の略平行な電極よりなる液晶駆動電極と、前記液晶駆動電極と略平行かつ交互に配置された複数本の電極よりなる共通電極とを、前記ソース配線近傍にて、前記液晶駆動電極及び前記共通電極が非平行で、当該液晶駆動電極と共通電極との間隔が前記共通容量配線に近づくにつれて狭くなるように形成し、前記第２の基板上に、アレイ状に配置された着色層を形成し、前記着色層の間に、前記第１の基板と前記第２の基板とを対向配置した際に、前記ソース配線、前記液晶駆動電極及び前記共通電極が近接している領域を覆うように遮光層を幅広に形成し、前記第１の基板と前記第２の基板とを対向配置させ、前記ソース配線と前記共通容量配線の交差位置でない前記遮光層を幅広に形成した領域に、前記スペーサーを前記遮光層及び前記ソース配線に重畳するように形成する。これにより開口率を向上でき、輝度を向上させることできる。

前記スペーサーを前記第２の基板の上に形成することが好ましい。これにより開口率を向上でき、輝度を向上させることできる。

また、前記スペーサーの形状が柱状であってもよい。これにより開口率を向上でき、輝度を向上させることできる。

本発明によれば、ブラックマトリクスの幅を狭くすることができ、高開口率の液晶表示装置を提供することができる。

発明の実施の形態１．
本発明にかかる液晶表示装置は、従来の液晶表示装置と同様にＴＦＴ基板とＣＦ基板が対向して配置されており、この基板間に液晶材料が狭持されている。この液晶表示装置の画素部の構造を図１に示す。図１はＴＦＴ基板の１画素の構成を示している。１はゲート配線、２はソース配線、３はソース電極、４はドレイン電極、５は液晶駆動電極、６は共通電極、７は共通容量配線、８はスペーサー、９はＢＭである。

次にこのＴＦＴ基板の製造過程を説明する。まず絶縁性基板上にＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により成膜する。そして写真製版工程、エッチング工程及びレジスト除去工程によりゲート配線１及び共通容量配線７を形成する。

次にゲート配線１、共通容量配線７が形成された絶縁性基板上にＳｉＮ_ｘ等の絶縁膜、及びａ−Ｓｉ膜の半導体膜をプラズマＣＶＤ装置により成膜する。ここで半導体膜表面にＰ、Ａｓ等の不純物をドープして、オーミック層としてｎ^＋ａ−Ｓｉ層を形成する。そして写真製版工程、エッチング工程及びレジスト除去工程により半導体層を形成する。

さらにその上からドレイン電極２、ソース電極３、ソース配線５を形成するため、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の導電膜をスパッタ装置により形成する。そして写真製版工程、エッチング工程及びレジスト除去工程によりドレイン電極２、ソース電極３及びソース配線２を形成する。

さらにこの後に層間絶縁膜であるＳｉＮ_ｘ膜を形成し、写真製版工程、レジスト除去工程、エッチング工程によりコンタクトホールを形成する。そしてＩＴＯ膜等の透明性導電膜を成膜する。写真製版工程、エッチング工程及びレジスト除去工程により、液晶駆動電極４及び共通電極６が櫛状に対向する構造になる。またコンタクトホールを介してドレイン電極４と液晶駆動電極５及び共通電極６と共通容量配線７とが接触する構造となる。以上のような工程でＴＦＴが形成され、このＴＦＴをアレイ状に設けたＴＦＴ基板が液晶表示装置に用いられる。

また横方向電界方式のＴＦＴ基板では液晶駆動電極４及び共通電極６をＣｒ、Ａｌ、Ｍｏ、Ｔｉ、Ｗ等の金属膜により形成しても良く、さらには金属Ｃｒや酸化Ｃｒ膜の多層構造としてもよい。また液晶駆動電極４又は共通電極６をドレイン電極３と同じ工程で形成しても良い。

さらにこのＴＦＴ基板を洗浄し配向膜を塗布する。その後、焼成、ラビング処理を行う。ここでソース配線２と略平行な方向にラビング処理を行った。これによりＴＦＴがＯＦＦ状態では、液晶分子がソース配線２と略平行な方向に配向される。

次にＣＦの製造過程を図８を用いて説明する。まず絶縁性基板上にＣｒ膜をスパッタ装置により成膜する。その後、写真製版工程等により遮光層であるＢＭ９を形成する。ここではＣｒ膜をスパッタ法により成膜したが、金属Ｃｒと酸化Ｃｒの２層膜でもよく、さらにはＮｉやＡｌ等の他の膜種でもよい。また成膜法はスパッタ法に限らず蒸着法等の他の成膜法でもよい。さらには樹脂中に遮光剤を分散させた樹脂ブラックマトリクスを用いてもよい。

この上からＲの顔料を基板上に塗布する。その後、レジスト塗布、露光及び現像工程により顔料をパターニングし、ＢＭ９の間にＲの着色層１０ａを形成する。これをＧの着色層１０ｂとＢの着色層１０ｃにも繰り返し行い、三原色の着色層１０を形成する。ここで光が漏れないように着色層１０とＢＭ９とオーバーラップさせる。また本実施例では顔料法を用いたが、これに限らず染色法、電着法または印刷法のいずれでもよい。

その上から透明なオーバーコート膜１３を塗布し、平坦化する。さらにその上に配向膜１１を成膜する。そしてＴＦＴ基板の配向膜と同様に焼成、ラビング処理を行う。ここではソース配線２と略平行な方向にラビング処理を行った。よってＴＦＴがＯＦＦ状態では、液晶分子がソース配線２と略平行な方向に配向される。またこのオーバーコート膜１３は耐熱性、耐薬品性を有し、着色層１０を保護する役割も持っている。ここではオーバーコート膜１３と配向膜１１を別の膜としたが、オーバーコート膜１３と配向膜１１を同じ膜で形成しても良い。

そしてＴＦＴ基板とＣＦ基板の間に液晶材料を注入する隙間を設けるためのスペーサー８を形成する。このスペーサー８は樹脂層を塗布した後、フォト工程により形成される。ここでスペーサー８は図８に示すようなテーパーの柱状に形成され、その断面は略円形である。そしてその根元（ＣＦ基板側の接触面）の直径は１５μｍ程度である。通常この面積が大きい程ギャップの面内均一性は有利になるが、着色層１０との重なり、ＢＭ９からのはみ出しは基板間ギャップの面内均一性を損なうためＢＭ幅を確保する必要があり、開口率低下を招く。

このように形成されたＴＦＴ基板とＣＦ基板をシール材により貼り合わせ、液晶材料を注入する。上記のような工程で液晶パネルが形成される。ここでＢＭ９は図１において太線で囲まれた領域に配置されることとなる。

次にこのＴＦＴ基板上のゲート配線１、液晶駆動電極５及び共通電極６が近接する領域での液晶分子の様子を図２を用いて説明する。図２は図１において点線で示した領域Ａの拡大図である。図１で付した符号と同じ符号は図１と同様であるため説明を省略する。ここで１２はＴＦＴ基板とＣＦ基板間に狭持された液晶分子であり、点線はゲート配線１のみに電圧を印加した時の電気力線である。

ここで図２に示すようにゲート配線１と略垂直な方向に配向膜１１をラビング処理した。ＴＦＴがＯＦＦの状態では液晶駆動電極５に電圧が印加されないため、液晶駆動電極５と共通電極６間の電位差は０に近づく。よって液晶分子１２はラビング方向と同一方向に配向され、バックライト光を遮る。したがってノーマリーブラックモードのＩＰＳ方式液晶表示装置となる。

液晶駆動時にはゲート電圧が変動していてゲート配線１の近傍には電位差が生じ、電気力線は点線のようなラビング方向と同方向になる。ゲート配線１近傍の光漏れ領域Ｃ以外の領域では、液晶駆動電極５とゲート配線１及び共通電極６とゲート配線１は略平行になっている。よってこの間の電気力線はゲート配線１とほぼ垂直になる。従って、液晶分子１２はラビング方向に配向し、バックライト光は遮られる。

しかし、図２において点線で囲まれた光漏れ領域Ｃでは、図２に示すように電気力線の方向はラビング方向と異なる方向になる。従って液晶分子１２が傾き、光漏れを発生させる。コントラストを維持するには光漏れ領域Ｃにおいて遮光するためのＢＭ９が必要となる。この領域は黒表示時に光漏れが発生し、遮光を必要とする配向異常領域となる。

本実施の形態ではこの位置にスペーサー８を配置している。この領域以外のゲート配線１上におけるＢＭ９の線幅ｅは、図１に示すａとｂの和になり３０μｍ程度である。従って、ＣＦ基板形成時のスペーサー８の幅精度とＢＭ９に対する位置精度、ＢＭ９の幅精度及び着色層１０の幅精度とＢＭ９に対する位置精度により、スペーサー８がＢＭ９からはみ出したり、着色層１０と重なる。従って、セルギャップの面内均一性を損なう。

ゲート配線１、液晶駆動電極５及び共通電極６が近接する領域では光漏れ領域Ｃを遮光するため、これ以上のＢＭ９の幅がある。従って、スペーサー８をここに配置することで、ＢＭ９からはみ出し及び着色層１０との重なりを防止できる。さらにこの配向異常領域以外の配線幅、ＢＭ幅を狭くすることができＢＭ面積を縮小できる。これにより高開口率を実現することができ、輝度の向上が望める。さらにはバックライトの省電力化、低コスト化が可能となる。

上記に示すように、本実施の形態１では光漏れのためＢＭ幅を広くする必要のあるゲート配線１、液晶駆動電極５及び共通電極６が近接する領域、すなわち配向異常領域にスペーサーを設け、開口率の向上を図るものである。

本発明の実施の形態２．
本発明にかかる液晶表示装置を図３、図４を用いて説明する。図１、２に付した符号と同一の符号は図１、図２と同様であるため説明を省略する。

図３は本実施の形態２にかかる液晶表示装置の画素部の構成を示している。図４は図３において点線で示された領域Ｂの拡大図である。本実施の形態２においてもＴＦＴ基板及びＣＦ基板の製造方法は実施の形態１と同様である。またラビング方向も同様の方向である。

図３に示す様に本実施の形態２ではスペーサー８の位置が実施の形態１と異なる。ここではスペーサー８はソース配線２、液晶駆動電極５及び共通容量配線６が近接する領域に配置されている。

この領域での液晶分子の様子を図４を用いて説明する。前述のように配向膜１１はゲート配線１と垂直すなわちソース配線２と略平行にラビング処理されている。ここで液晶駆動時にはソース電圧が変動している。従ってソース配線２にのみ電圧が印加されている場合、ソース配線２の近傍の電気力線は図４で示されるようになる。よって実施の形態１と同様に液晶分子１２が傾き、光漏れが発生する。さらに液晶駆動電極５とソース配線２間において電気力線はラビング方向と略垂直となる。従って、図４に示すように液晶分子１２はラビング方向と垂直に配向される。ここでも光漏れが発生する。この領域は黒表示時に光漏れが発生し、遮光を必要とする配向異常領域となる。

上記の理由により図４の点線で示す光漏れ領域Ｄには光漏れが発生する。従って、コントラストを維持するためには、この領域に遮光するためのＢＭ９が必要となり、この領域ＤでのＢＭ幅を広くする必要がある。従って、スペーサー８をここに配置することで、ＢＭ９からはみ出し及び着色層１０との重なりを防止できる。そしてこの配向異常領域以外の配線幅、ＢＭ幅を狭くすることができＢＭ面積を縮小できる。これにより高開口率を実現することができ、輝度の向上が望める。さらにはバックライトの省電力化、低コスト化が可能となる。なおこの際は領域Ｂ周辺のＢＭ面積を広くする必要がある。

上記に示すように、本実施の形態２では画素部のソース配線２、液晶駆動電極５及び共通容量配線６が近接する配向異常領域にスペーサー８を設け、開口率の向上を図るものである。

本発明の参考形態１．
上記実施の形態１、２以外のＢＭ９幅を広げる必要がある配向異常領域にスペーサー８を設けても同様の効果が得られる。例えば、図５に示すゲート配線１とソース配線２が交差位置近傍にスペーサー８を配置してもよい。ここではゲート配線１、ソース配線２、共通電極６及び液晶駆動電極５が近接する。これらの電位差によって生じる電界により液晶分子の配向が乱れ、光漏れが発生する。従ってこの領域は遮光を必要とする配向異常領域となり、ＢＭ９幅を太くする必要ある。この領域にスペーサー８を設けることにより、ＢＭ面積を縮小でき高開口率化を実現できる。なおこの際は図５に示すようにＴＦＴ周辺のＢＭを広く設ける必要がある。

さらに上記の配置を有した液晶パネルはＩＰＳ方式に限らず従来のＴＮ方式等の液晶表示装置にも用いることができる。これによりＢＭ幅を狭くすることができ、高開口率化が望める。

本発明の参考形態２．
また図６に示すようにスペーサー８をソース配線２と共通容量配線６の交差位置近傍に配置してもよい。ここではソース配線２と共通容量配線６が交差するため、両配線の電位差によって生じる電気力線によって液晶配向が乱れ、光漏れが発生する。従ってこの領域以外の領域のＢＭ幅を狭くすることができる。これによりＢＭ面積を縮小でき、高開口率化を実現できる。

さらに上記の配置を有した液晶パネルはＩＰＳ方式に限らず従来のＴＮ方式等の液晶表示装置にも用いることができる。これによりＢＭ面積の縮小による高開口率化が望める。

上記の実施の形態１、２及び参考形態１、２は、光漏れが発生しＢＭの幅を広げる必要がある配向異常領域にスペーサー８を配置するものである。これにより、配向異常領域以外の場所のＢＭ幅を狭くすることができ、ＢＭ面積を縮小することができる。よって液晶表示装置の輝度を向上することができ、バックライトの省電力化、低コスト化を実現することができる。

その他の参考形態．
また図７に示すように共通容量配線７の上にスペーサー８を配置してもよい。ここではスペーサー８はＣＦ基板上ではＢＭ９の上ではなく、着色層１０の上に設けられることになる。共通容量配線７は実施の形態１で示したように金属膜で形成されているため、バックライト光が遮光されている。そのため遮光層であるＢＭ９を必要としない上、表示特性の劣化等無しにスペーサー８を配置することができる。このためスペーサー８をＢＭ９上に配置することなく、ＢＭ面積を縮小することができる。この場合には液晶駆動電極５、共通電極６を金属膜等の非透明性導電膜で形成することが望ましい。なお本参考形態では図７に示すようにゲート配線１近傍の上のＢＭ９の面積を縮小することができる。

さらに上記の配置を有した液晶パネルはＩＰＳ方式に限らず従来のＴＮ方式等の液晶表示装置にも用いることができる。同様に高開口率化が望め、液晶表示装置の輝度を向上することができる。

上述のスペーサー８の形状は柱状に限らず、ドーム状、球状、円柱状などでもよい。さらにこのスペーサー８を、配向異常領域に設ける場合は、その配向異常領域の面積に応じて、スペーサー８の直径を１５μｍ以上にしてもよい。これにより基板間ギャップの面内均一性が向上し、基板面内の輝度及び色度の表示ムラを抑制することができる。またスペーサー８の断面は円形に限らず、三角形、四角形等の多角形でもよい。さらにスペーサー８をＴＦＴ基板上に形成させても良い。

本発明にかかるＴＦＴアレイ基板は実施の形態１で示した製造方法で挙げれた膜種、形成方法に限らず、他の膜種、形成方法でも、当該ＴＦＴ上におけるスペーサーの配置が同様であれば同様の効果が得られる。例えば導電膜はＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ以外にもＮｉ、Ａｇ、Ｔａ、Ｃｕ等の金属及びこれらを主成分とした合金でもよい。さらに絶縁膜はＳｉＮ_ｘに限らずＳｉＯ_２でもよい。また半導体層１はａ−Ｓｉ膜（アモルファスシリコン）に限らずｐ−Ｓｉ膜（ポリシリコン）でもよい。オーミック層を形成するためにＰ、Ａｓをドープしてｎ^＋ａ−Ｓｉ層を形成したが、Ｂをドープしてオーミック層としてｐ^＋ａ−Ｓｉ層を形成してもよい。また成膜方法はスパッタ法、プラズマＣＶＤ法に限らず蒸着法、減圧ＣＶＤ法、常圧ＣＶＤ法を用いてもよい。これらによっても同様の効果が得られる。

本発明の実施の形態１にかかる液晶表示装置の画素部の構成図である。図１の領域Ａの拡大図である。本発明の実施の形態２にかかる液晶表示装置の画素部の構成図である。図３の領域Ｂの拡大図である。本発明の実施の形態３にかかる液晶表示装置の画素部の構成図である。本発明の実施の形態４にかかる液晶表示装置の画素部の構成図である。本発明のその他の実施の形態にかかる液晶表示装置の画素部の構成図である。本発明にかかる液晶表示装置のＣＦ基板の構成図である。ＣＦ基板の構成図である。従来の液晶表示装置の画素部の構成図である。従来の液晶表示装置の画素部の構成図である。

符号の説明

１ゲート配線
２ソース配線
３ソース電極
４ドレイン電極
５液晶駆動電極
６共通電極
７共通容量配線
８スペーサー
９ＢＭ（ブラックマトリクス）
１０着色層
１０ａＲの着色層
１０ｂＧの着色層
１０ｃＢの着色層
１１配向膜
１２液晶分子
１３オーバーコート膜

Claims

対向配置された第１の基板及び第２の基板と、
当該基板間の距離を略一定に隔てるスペーサーと、
その基板間に挟持された液晶層とを備える液晶表示装置の製造方法であって、
前記第１の基板上に、ゲート配線と、
前記ゲート配線と絶縁膜を介して交差するソース配線と、
前記ソース配線と接続されたスイッチング素子とを形成し、
前記スイッチング素子に接続され、複数本の略平行な電極よりなる液晶駆動電極と、前記液晶駆動電極と略平行かつ交互に配置された複数本の電極よりなる共通電極とを、前記ゲート配線近傍にて、前記液晶駆動電極及び前記共通電極が非平行で、当該液晶駆動電極と共通電極との間隔が前記ゲート配線に近づくにつれて狭くなるように形成し、
前記第２の基板上に、アレイ状に配置された着色層を形成し、
前記着色層の間に、前記第１の基板と前記第２の基板とを対向配置した際に、前記ゲート配線、前記液晶駆動電極及び前記共通電極が近接している領域を覆うように遮光層を幅広に形成し、
前記第１の基板と前記第２の基板とを対向配置させ、前記遮光層を幅広に形成した領域に、前記スペーサーを前記遮光層及び前記ゲート配線に重畳するように形成する液晶表示装置の製造方法。
対向配置された第１の基板及び第２の基板と、
当該基板間の距離を略一定に隔てるスペーサーと、
その基板間に挟持された液晶層とを備える液晶表示装置の製造方法であって、
前記第１の基板上に、ゲート配線と、
前記ゲート配線と絶縁膜を介して交差するソース配線と、
前記ソース配線と接続されたスイッチング素子とを形成し、
前記スイッチング素子に接続され、複数本の略平行な電極よりなる液晶駆動電極と、前記液晶駆動電極と略平行かつ交互に配置された複数本の電極よりなる共通電極とを、前記ソース配線近傍にて、前記液晶駆動電極及び前記共通電極が非平行で、当該液晶駆動電極と前記共通電極との間隔が前記共通容量配線に近づくにつれて狭くなるように形成し、
前記第２の基板上に、アレイ状に配置された着色層を形成し、
前記着色層の間に、前記第１の基板と前記第２の基板とを対向配置した際に、前記ソース配線、前記液晶駆動電極及び前記共通電極が近接している領域を覆うように遮光層を幅広に形成し、
前記第１の基板と前記第２の基板とを対向配置させ、前記ソース配線と前記共通容量配線の交差位置でない前記遮光層を幅広に形成した領域に、前記スペーサーを前記遮光層及び前記ソース配線に重畳するように形成する液晶表示装置の製造方法。
前記スペーサーを前記第２の基板の上に形成することを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。
前記スペーサーの形状が柱状であることを特徴とする請求項１乃至３いずれか記載の液晶表示装置の製造方法。