JP2010087395A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010087395A JP2010087395A JP2008257098A JP2008257098A JP2010087395A JP 2010087395 A JP2010087395 A JP 2010087395A JP 2008257098 A JP2008257098 A JP 2008257098A JP 2008257098 A JP2008257098 A JP 2008257098A JP 2010087395 A JP2010087395 A JP 2010087395A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- post
- posts
- bump
- outermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】アンダーフィル材を省略することで熱による剥がれが発生しても、信号の伝達や電源の供給に影響を与えない信頼性の高い半導体装置を提供する。
【解決手段】CSPの半導体装置1は、半導体チップが封止された樹脂封止部1kの底面に、実装基板に形成された接続端子とバンプを介在させて接続されるポスト電極であるCuポスト1hが、互いに直交する等間隔の平行線の各交点に設けられていることで格子状に配設されている。矩形状に配置された最外周のCuポスト1hのうち角部に位置するCuポスト1hは、ダミーポストである。
【選択図】図3
【解決手段】CSPの半導体装置1は、半導体チップが封止された樹脂封止部1kの底面に、実装基板に形成された接続端子とバンプを介在させて接続されるポスト電極であるCuポスト1hが、互いに直交する等間隔の平行線の各交点に設けられていることで格子状に配設されている。矩形状に配置された最外周のCuポスト1hのうち角部に位置するCuポスト1hは、ダミーポストである。
【選択図】図3
Description
本発明は、半導体チップが搭載された基体の底面にポスト電極が設けられ、前記ポスト電極と実装基板に形成された接続端子とがバンプにより接続される半導体装置に関する。
CSP(Chip size package)の半導体装置は、半導体チップの大きさと同等か、わずかに大きいサイズとすることができるので、装置自体の小型化を図ることができる。特に、BGA(Ball Grid Array)の半導体装置は、周辺にリードが突出しないため高密度実装が可能である。
このようなCSPの半導体装置として発光ダイオードチップではあるが、特許文献1に記載されたものがある。
この特許文献1に記載の発光ダイオードチップは、第1の極性(例えば、カソード)となる第1の接続用電極が列状に配置されていると共に、第2の極性(例えば、アノード)となる第2の接続用電極が格子状に配置されている。この第1の接続用電極および第2の接続用電極には、配線基板の第1の電極および第2の電極に形成された金スタッド電極と接続するための半田で形成されたバンプ電極が設けられている。
特開2008−124088号公報
しかし、特許文献1に記載の発光ダイオードチップのような半導体装置は、実装基板である配線基板に固着させる際のリフロー処理で、配線基板との熱膨張収縮度の違いからバンプとポスト電極との接合部分で亀裂が生じ、隙間ができることで、配線基板の接続端子と導通が取れなくなることがある。このように半導体装置は、ポスト電極の一部が実装基板から剥がれることで、信号の伝達ができなくなったり、電源の供給ができなくなったりすることがある。
この問題は、半導体装置と実装基板との間に熱硬化性樹脂で形成されたアンダーフィル材を流し込み固化させて、半導体装置と実装基板との固着度合いを向上させることができ、バンプとポストとの亀裂を防止することで、回避することができる。しかし、アンダーフィル材がコストアップとなる要因となるだけでなく、アンダーフィル材を投入するための工程が必要なため、実装作業が繁雑である。
そこで本発明は、アンダーフィル材を省略することで熱による剥がれが発生しても、信号の伝達や電源の供給に影響を与えない信頼性の高い半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体チップが搭載された基体の底面に、実装基板に形成された接続端子とバンプを介在させて接続されるポスト電極が配設された半導体装置において、矩形状に配置された最外周のポスト電極のうち角部に位置するポスト電極は、ダミーポストであることを特徴とする。
本発明は、ポスト電極のうち最外周の角部に位置するポスト電極を、ダミーポストとしているので、ポスト電極がバンプから剥がれても、半導体チップに対して信号の伝達や電源の供給には影響を与えない。よって、本発明の半導体装置は、高い信頼性を確保することができる。
本願の第1の発明は、半導体チップが搭載された基体の底面に、実装基板に形成された接続端子とバンプを介在させて接続されるポスト電極が配設された半導体装置において、矩形状に配置された最外周のポスト電極のうち角部に位置するポスト電極は、ダミーポストであることを特徴としたものである。
本発明の半導体装置は、基体の底面に、実装基板に形成された接続端子にバンプを介在させて接続されるポスト電極が設けられている。このポスト電極のうち最外周の角部に位置するポスト電極は、加熱時の膨張や冷却時の収縮に伴う応力や衝撃による応力(ストレス)が最もかかる。しかし、ポスト電極のうち最外周の角部に位置するポスト電極を、ダミーポストとしているので、ポスト電極とバンプとの接合部分にストレスが掛かり亀裂を生じることでポスト電極がバンプから剥がれても、半導体チップに対して信号の伝達や電源の供給には影響を与えない。
本願の第2の発明は、第1の発明において、最外周に位置するポスト電極全部がダミーポストであることを特徴としたものである。
第2の発明においては、最外周に位置するポスト電極全部をダミーポストとしているので、いずれかの方向からの応力(ストレス)により、最外周に位置するいずれかのポスト電極とバンプとの間に亀裂が生じても問題の発生を防止することができる。
本願の第3の発明は、第1または第2の発明において、ポスト電極は、基体の底面に、格子状に配設されていることを特徴としたものである。
第3の発明においては、ポスト電極が、基体の底面に格子状に配設されていることで、最外周の角部または全部のポスト電極に剥がれが発生しても、半導体チップの動作には影響を与えることはない。
(実施の形態1)
本発明の実施の形態1に係る半導体装置を、ドットマトリクス状にLEDを配置した表示パネルに表示データを送る表示制御用のドライバICを例に、図面に基づいて説明する。図1は、本発明の実施の形態1に係る半導体装置を搭載した状態を示す図である。図2は、図1に示す半導体装置の一部拡大断面図である。図3は、図1に示す半導体装置のポスト電極の信号および電源の割り付けを示す図である。図4は、配線基板の一部拡大図である。
本発明の実施の形態1に係る半導体装置を、ドットマトリクス状にLEDを配置した表示パネルに表示データを送る表示制御用のドライバICを例に、図面に基づいて説明する。図1は、本発明の実施の形態1に係る半導体装置を搭載した状態を示す図である。図2は、図1に示す半導体装置の一部拡大断面図である。図3は、図1に示す半導体装置のポスト電極の信号および電源の割り付けを示す図である。図4は、配線基板の一部拡大図である。
図1に示すように本実施の形態1に係る半導体装置1は、縦列に17個、横列に7個のLEDが配列された表示パネルに、表示用コントローラICからのシリアルの表示データを取り込み、それぞれ縦列および横列を選択的にLEDを指定して点灯するドライバICである。半導体装置1は、CSPで形成され、外形が5mm×5mmの正方形状に形成されている。
図2に示すように、半導体装置1は、Siで形成された半導体チップ1aに層間絶縁膜1bとアルミ配線1cとが積層されることで回路が構成されている。表面保護用のパッシベーション膜1dが最外層の層間絶縁膜1bにAlパッド1eを除く領域に設けられている。Alパッド1eは、ポリイミド膜1fの開口部分から再配線されたCu配線1gにより半田ボールで形成されたバンプBと接続するポスト電極であるCuポスト1hに接続されている。そして、これらは、基体であるエポキシ樹脂で形成された樹脂封止部1kにより封止されていることで保護されている。
この樹脂封止部1kの底面に配設されたCuポスト1hの信号および電源の割り付けについて図3に示す。図3に示すように、Cuポスト1hは、樹脂封止部1kの底面の中心部を除いた周辺領域であって、互いに直交する等間隔の平行線の各交点に設けられていることで、格子状をなしている。また、矩形状に配置された最外周のCuポスト1hのうち角部に位置する4つのCuポスト1hはダミーポスト1xであり、何ら信号や電源などの機能を割り当てていないNC(Non-Connection)ピンである。
また、最外周上のうち一の角部に隣接する位置にはCuポスト1hを設けていない。Cuポスト1hがないことで、正方形状に形成された半導体装置1の向きを識別することができる。
この半導体装置1は、実装基板である配線基板2に、半田ボールで形成されたバンプBを介在させて搭載されている。この配線基板2は、図4に示すように、ガラスエポキシ樹脂で形成された硬質の絶縁性基板21に、半導体装置1と導通接続するための接続端子22と、接続端子22から配線された配線パターン23とが金属薄膜により形成されている。
接続端子22は、半導体装置1を搭載したときに、Cuポスト1hと対応する位置に設けられている。
以上のように構成された本発明の実施の形態1に係る半導体装置を配線基板に固着するときの状態を図5に基づいて説明する。図5(A)および同図(B)は、図1に示す半導体装置1をリフロー処理で、配線基板2に固着させるときの状態を示す図である。
半導体装置1を配線基板2に固着させるときには、まず、配線基板2の接続端子22にクリーム半田を塗布する。次に、接続端子22に半導体装置1のCuポスト1hの位置を合わせて搭載する。そして、リフロー炉などで加熱する。そうすることで、バンプBを形成する半田ボールと接続端子22に塗布されたクリーム半田とが互いに溶融し、一体となった後に、冷却されて固化することで、半導体装置1と配線基板2とが固着する。
そのとき、半導体装置1が加熱により角部が配線基板2とは反対側に反る場合がある。配線基板2が図5(A)に示すように半導体装置1とは反対側に反った場合には、半導体装置1の角部と配線基板2との間隔が広がるので、最外周の角部のCuポスト1hに設けられたバンプBとCuポスト1hとの接合部分に亀裂が生じることで破断することがある。
また、図5(B)に示すように、半導体装置1と配線基板2とが同じ方向に反った場合や、反りが生じない場合でも、半導体装置1と配線基板2との熱収縮膨張度の違いから、最外周の角部のCuポスト1hとこのCuポスト1hに対応する接続端子22との距離が広がることで、最外周の角部のバンプBにストレスがかかり、バンプBが破断してCuポスト1hから剥離するおそれがある。
また、半導体装置1を搭載した配線基板2を落下したり、衝撃を与えたりすると、半導体装置1の最外周の角部付近にストレスが最もかかりやすい。
しかし、最外周の角部に位置するCuポスト1hはダミーポスト1xなので、角部に位置するCuポスト1hとバンプBとの接合部分に亀裂が生じ剥離が生じても、半導体装置1に対して信号の伝達や電源の供給には影響を与えることはない。つまり、本実施の形態1に係る半導体装置1は、加熱による剥がれを積極的に防止するのではなく、剥がれが生じても半導体装置1に影響を与えないようしようとするものである。
従って、半導体装置1は、Cuポスト1hの信号または電源の割り付けに余裕があるようであれば、この割り付けを変更するだけで対応することができる。このように信号・電源の割り付けとして、最外周の角部のCuポスト1hをNCピンとすることで、アンダーフィル材を使用しなくても高い信頼性を確保することができる。
(実施の形態2)
本発明に実施の形態2に係る半導体装置を図6に基づいて説明する。図6は、本実施の形態2に係る半導体装置のポスト電極の信号および電源の割り付けを示す図である。
本発明に実施の形態2に係る半導体装置を図6に基づいて説明する。図6は、本実施の形態2に係る半導体装置のポスト電極の信号および電源の割り付けを示す図である。
本発明に実施の形態2に係る半導体装置は、最外周に位置するポスト電極全部がダミーポストであることを特徴とするものである。
図6に示すように半導体装置10は、ポスト電極であるCuポスト1hは、樹脂封止部1kの底面の中心部を除いた周辺領域であって、互いに直交する等間隔の平行線の各交点に設けられていることで、格子状をなしている。また、矩形状に配置された最外周のCuポスト全部がダミーポスト1xであり、何ら信号や電源などの機能を割り当てていないNCピンである。
この半導体装置10も、図3に示す半導体装置1と同様に、方向を識別するためにCuポスト1hが設けられていない部分がある。
このように矩形状に配置された最外周のCuポスト1h全部をダミーポストとすることで、いずれかの方向からの熱膨張や収縮による応力や衝撃による応力により、最外周に位置するいずれかのCuポスト1hとバンプBとの間に亀裂が生じても問題の発生を防止することができる。
以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではない。例えば、実施の形態1に係る半導体装置1では最外周の4つの角部全部のCuポスト1hが、実施の形態2に係る半導体装置10では、最外周全部のCuポスト1hがダミーポストであったが、少なくとも最外周の角部の1つのCuポスト1hがダミーポストであれば本発明の効果を得ることができる。
また、本実施の形態1,2に係る半導体装置1,10では、Cuポスト1hの最外周が正方形状となるように配置されていたが、長方形状でもよい。
本発明は、アンダーフィル材を省略することで熱による剥がれが発生しても、信号の伝達や電源の供給に影響を与えないので、半導体チップが搭載された基体の底面にポスト電極が設けられ、このポスト電極と実装基板に形成された接続端子とがバンプにより接続される半導体装置に好適である。
1,10 半導体装置
1a 半導体チップ
1b 層間絶縁膜
1c アルミ配線
1d パッシベーション膜
1e Alパッド
1f ポリイミド膜
1g Cu配線
1h Cuポスト
1k 樹脂封止部
1x ダミーポスト
2 配線基板
21 絶縁性基板
22 接続端子
23 配線パターン
B バンプ
1a 半導体チップ
1b 層間絶縁膜
1c アルミ配線
1d パッシベーション膜
1e Alパッド
1f ポリイミド膜
1g Cu配線
1h Cuポスト
1k 樹脂封止部
1x ダミーポスト
2 配線基板
21 絶縁性基板
22 接続端子
23 配線パターン
B バンプ
Claims (3)
- 半導体チップが搭載された基体の底面に、実装基板に形成された接続端子とバンプを介在させて接続されるポスト電極が配設された半導体装置において、
矩形状に配置された最外周のポスト電極のうち角部に位置するポスト電極は、ダミーポストである半導体装置。 - 前記最外周に位置するポスト電極全部がダミーポストである請求項1記載の半導体装置。
- 前記ポスト電極は、前記基体の底面に格子状に配設されている請求項1または2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257098A JP2010087395A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257098A JP2010087395A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010087395A true JP2010087395A (ja) | 2010-04-15 |
Family
ID=42251031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257098A Pending JP2010087395A (ja) | 2008-10-02 | 2008-10-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010087395A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023140046A1 (ja) * | 2022-01-20 | 2023-07-27 | ローム株式会社 | 半導体装置 |
-
2008
- 2008-10-02 JP JP2008257098A patent/JP2010087395A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023140046A1 (ja) * | 2022-01-20 | 2023-07-27 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100323644B1 (ko) | 반도체장치 | |
US9831190B2 (en) | Semiconductor device package with warpage control structure | |
JP6489965B2 (ja) | 電子部品装置及びその製造方法 | |
JP2006222374A (ja) | 半導体チップ | |
JP2007324354A (ja) | 半導体装置 | |
JP2011142185A (ja) | 半導体装置 | |
JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置 | |
JP2011044512A (ja) | 半導体部品 | |
US10134665B2 (en) | Semiconductor device | |
JP2005129663A (ja) | 多層配線基板 | |
JP2014187264A (ja) | 半導体装置 | |
JP2010087395A (ja) | 半導体装置 | |
US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
KR100350424B1 (ko) | 반도체소자 | |
JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
JP2012256956A (ja) | 半導体装置および半導体装置実装体 | |
US11139228B2 (en) | Semiconductor device | |
US20170263581A1 (en) | Electronic device, part mounting board, and electronic apparatus | |
TWI672773B (zh) | 半導體裝置 | |
JP2009076812A (ja) | 半導体装置の製造方法 | |
JP2008270511A (ja) | 電子装置 | |
JPH11186454A (ja) | Bga型集積回路部品、その製造方法およびその実装方法 | |
JP4821697B2 (ja) | マザーボード実装用電子モジュール |