JP2010087150A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010087150A
JP2010087150A JP2008253366A JP2008253366A JP2010087150A JP 2010087150 A JP2010087150 A JP 2010087150A JP 2008253366 A JP2008253366 A JP 2008253366A JP 2008253366 A JP2008253366 A JP 2008253366A JP 2010087150 A JP2010087150 A JP 2010087150A
Authority
JP
Japan
Prior art keywords
insulating film
element isolation
isolation insulating
side diffusion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008253366A
Other languages
English (en)
Other versions
JP5349885B2 (ja
Inventor
Hiromoto Fujii
宏基 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008253366A priority Critical patent/JP5349885B2/ja
Priority to US12/568,906 priority patent/US8129799B2/en
Publication of JP2010087150A publication Critical patent/JP2010087150A/ja
Priority to US13/347,180 priority patent/US8227862B2/en
Priority to US13/553,300 priority patent/US8513736B2/en
Application granted granted Critical
Publication of JP5349885B2 publication Critical patent/JP5349885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電界効果トランジスタを含む半導体装置のオン抵抗を低減できるとともに、オフ耐圧を高く保つ。
【解決手段】電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。ここで、素子分離絶縁膜１３２が素子分離絶縁膜１３４よりも膜厚が厚く形成され、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分が深い位置に形成されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、とくに、電界効果トランジスタを含む半導体装置およびその製造方法に関する。
高耐圧ＭＯＳトランジスタの中でも、ゲート電極の端部又はゲート電極とドレイン拡散層及びソース拡散層との間に厚いフィールド酸化膜（以下、ＬＯＣＯＳと表示する）を持つＬＯＣＯＳオフセット型と呼ばれる構造が知られている（特許文献１（特開２００１−９４１０３号公報））。
特許文献１（特開２００１−９４１０３号公報）には、高耐圧ＭＯＳトランジスタ構造が記載されている。当該構成において、ソース側とドレイン側のオフセット拡散層の濃度及び深さは同じであるが、そのサイズが、ソース側のオフセット拡散層ではドレイン側のオフセット拡散層に比べて大きく設定されている。つまり、ドレイン側のオフセット拡散層の寸法Ｌｄと、ソース側のオフセット拡散層の寸法Ｌｓとは、Ｌｄ＜Ｌｓの関係に設定されている。これにより、ソース側のオフセット拡散層の抵抗値が大きくなって、ソース電圧ＶＳが高くなり、その結果、基板電圧をＶＷとすると、ＶＷ−（シリコンの順方向接合耐圧）≦ＶＳの状態が維持し易くなり、サステイン耐圧が高くなる、とされている。
特開２００１−９４１０３号公報
しかし、特許文献１に記載された技術では、ドレイン側のオフセット拡散層の寸法Ｌｄと、ソース側のオフセット拡散層の寸法ＬｓとがＬｄ＜Ｌｓの関係となっているため、ゲート−ソース間の距離が長くなり、オン抵抗が大きくなるという問題があった。また、ドレイン側のオフセット拡散層の寸法が小さいため、オフ耐圧が低くなるという問題もあった。
本発明によれば、
基板と、前記基板の表面に形成されたゲート長Ｌのチャネル領域、当該チャネル領域上に形成されたゲート電極、当該ゲート電極の両側方に形成されたソース電極およびドレイン電極を含む電界効果トランジスタと、を含む半導体装置であって、
前記電界効果トランジスタは、
前記基板表面に形成された第１導電型の低濃度領域と、
前記第１導電型の前記低濃度領域表面に設けられ、表面の一部に前記ドレイン電極が形成された第２導電型のドレイン側拡散領域と、
前記第１導電型の前記低濃度領域表面において、前記ドレイン側拡散領域との間に前記チャネル領域を挟んで設けられ、表面の一部に前記ソース電極が形成された前記第２導電型のソース側拡散領域と、
前記第２導電型の前記ドレイン側拡散領域上に形成され、前記基板表面で当該ドレイン側拡散領域を分離するとともに前記チャネル領域と前記ドレイン電極とを分離する第１の素子分離絶縁膜と、
前記第２導電型の前記ソース側拡散領域上に、前記基板表面で当該ソース側拡散領域を分離するとともに前記チャネル領域と前記ソース電極とを分離する第２の素子分離絶縁膜と、
を含み、
前記第１の素子分離絶縁膜が前記第２の素子分離絶縁膜よりも膜厚が厚く形成され、前記ソース側拡散領域において、前記ドレイン側拡散領域よりも、前記第２導電型の不純物の濃度が最も高いピーク濃度部分が深い位置に形成された半導体装置が提供される。
本発明によれば、
基板と、前記基板の表面に形成されたゲート長Ｌのチャネル領域、当該チャネル領域上に形成されたゲート電極、当該ゲート電極の両側方に形成されたソース電極およびドレイン電極を含む電界効果トランジスタと、を含む半導体装置の製造方法であって、
前記基板表面に形成された第１導電型の低濃度領域の表面に、互いに距離を隔てて形成された第１の素子分離絶縁膜および第２の素子分離絶縁膜を形成する工程と、
前記第１導電型の前記低濃度領域表面に、前記第１の素子分離絶縁膜で分離される第２導電型のドレイン側拡散領域および、前記ドレイン側拡散領域との間に前記チャネル領域を挟んで設けられるとともに前記第２の素子分離絶縁膜で分離される前記第２導電型のソース側拡散領域を形成する工程と、
前記ドレイン側拡散領域表面の前記第１の素子分離絶縁膜で前記チャネル領域から分離された側に前記ドレイン電極を形成する工程と、
前記ソース側拡散領域表面の前記第２の素子分離絶縁膜で前記チャネル領域から分離された側に前記ソース電極を形成する工程と、
を含み、
前記第１の素子分離絶縁膜および前記第２の素子分離絶縁膜を形成する工程において、前記第１の素子分離絶縁膜を前記第２の素子分離絶縁膜よりも膜厚が厚くなるように形成する半導体装置の製造方法が提供される。
この構成によれば、ゲート−ソース間の抵抗を下げることができ、オン抵抗を低減できる。ここで、基板は、半導体ウェハであってもよく、また半導体ウェハ上にエピタキシャル層等の半導体層が形成されたものであってもよい。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、電界効果トランジスタを含む半導体装置のオン抵抗を低減できるとともに、オフ耐圧を高く保つことができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成を示す断面図である。図２は、図１の半導体装置の構成を示す平面図である。図１は、図２のＢ−Ｂ’断面図に該当する。
本実施の形態において、半導体装置１００は、半導体基板１０２（基板）と、半導体基板１０２上に形成された高耐圧ＭＯＳトランジスタ１４２（電界効果トランジスタ）とを含む。
本実施の形態において、高耐圧ＭＯＳトランジスタ１４２は、半導体基板１０２表面に形成されたゲート長Ｌのチャネル領域１１０ａ、チャネル領域１１０ａ上に形成されたゲート絶縁膜１３６およびゲート電極１３８、ゲート電極１３８の両側方に形成されたソース電極１２０ならびにドレイン電極１１８を含む。
高耐圧ＭＯＳトランジスタ１４２は、半導体基板１０２表面に形成されたｐ型（第１導電型）低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられ、表面の一部にドレイン電極１１８が形成されたｎ型（第２導電型）ドレイン側拡散領域１１２と、ｐ型低濃度領域１１０表面において、ｎ型ドレイン側拡散領域１１２との間にチャネル領域１１０ａを挟んで設けられ、表面の一部にソース電極１２０が形成されたｎ型ソース側拡散領域１１４とを含む。すなわち、本実施の形態において、チャネル領域１１０ａは、ｐ型低濃度領域１１０により構成される。
高耐圧ＭＯＳトランジスタ１４２は、さらに、ｎ型ドレイン側拡散領域１１２上に形成された素子分離絶縁膜１３２（第１の素子分離絶縁膜）、素子分離絶縁膜１３４（第２の素子分離絶縁膜）および素子分離絶縁膜１３０を含む。素子分離絶縁膜１３２は、ｎ型ドレイン側拡散領域１１２上に形成され、半導体基板１０２表面でｎ型ドレイン側拡散領域１１２を分離するとともにチャネル領域１１０ａとドレイン電極１１８とを分離する。素子分離絶縁膜１３４は、ｎ型ソース側拡散領域１１４上に形成され、半導体基板１０２表面でｎ型ソース側拡散領域１１４を分離するとともにチャネル領域１１０ａとソース電極１２０とを分離する。これらの素子分離絶縁膜は、ＬＯＣＯＳ（local oxidation of silicon）により形成することができる。
また、素子分離絶縁膜１３４は、素子分離絶縁膜１３２や素子分離絶縁膜１３０と比較して、膜厚を薄く形成することができる。これにより、後にｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４を形成する際のイオン注入を行う際に、素子分離絶縁膜１３４越しにイオン注入される不純物イオンがより深く注入される。そのため、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分を深い位置に形成することができる。これにより、ゲート−ソース間の抵抗を下げることができ、オン抵抗を低減できる。さらに、素子分離絶縁膜１３４は、素子分離絶縁膜１３２や素子分離絶縁膜１３０と比較して、幅を狭く形成することができる。これにより、チャネル領域１１０ａとソース電極１２０との距離を縮めることができ、オン抵抗を低減することができるとともに素子面積を小さくすることもできる。さらに、ドレイン−ゲート間の距離を長く保つことができるので、高耐圧ＭＯＳトランジスタ１４２のオフ耐圧を高く保つことができる。また、チャネル領域１１０ａとソース電極１２０との距離を縮めることにより、寄生バイポーラトランジスタのベース抵抗を低減することもでき、オン耐圧改善の効果を得ることができる。
また、本実施の形態において、高耐圧ＭＯＳトランジスタ１４２は、ソース電極１２０に隣接して設けられたバックゲート電極１２２をさらに含む。本実施の形態において、ソース電極１２０とバックゲート電極１２２とを、拡散層上でショートさせた構成とすることができる。これにより、寄生バイポーラのベース抵抗が小さくなるので、オン耐圧を向上させることができる。また、本実施の形態において、半導体装置１００は、バックゲート電極１２２を中心として左右対称に形成されている。さらに、ドレイン電極１１８の外側には素子分離絶縁膜１３０が形成されている。
図２において、図中白抜きの部分は、素子分離絶縁膜（素子分離絶縁膜１３０、素子分離絶縁膜１３２、素子分離絶縁膜１３４）が形成された領域である。また、説明のために、ゲート電極１３８は線のみで示している。
次に、本実施の形態における半導体装置１００の製造手順を説明する。図３および図４は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、半導体基板１０２上に所定の開口パターンを有するレジスト膜１５０を形成し、レジスト膜１５０をマスクとしてｐ型不純物イオン１５２をイオン注入する。ここで、ｐ型不純物イオン１５２は、ボロン（Ｂ）とすることができる。これにより、半導体基板１０２表面にｐ型低濃度領域１１０が形成される（図３（ａ））。
つづいて、半導体基板１０２表面に素子分離絶縁膜１３０、素子分離絶縁膜１３２、素子分離絶縁膜１３４、および酸化膜１５４を形成する。これらの素子分離絶縁膜は、ＬＯＣＯＳ（local oxidation of silicon）により形成することができる。素子分離絶縁膜は、以下の手順で形成することができる。まず、半導体基板１０２上の全面に酸化膜１５４を形成した後、酸化膜１５４上にシリコン窒化膜等のマスク膜を形成する。マスク膜は、素子分離絶縁膜１３０、素子分離絶縁膜１３２、および素子分離絶縁膜１３４を形成する箇所で開口したパターンに形成される。このとき、素子分離絶縁膜１３４を形成する箇所の開口部は、素子分離絶縁膜１３０や素子分離絶縁膜１３２を形成する箇所の開口部よりも幅狭に形成される。この後、マスク膜で覆われていない箇所の半導体基板１０２表面を局所的に酸化することにより、素子分離絶縁膜１３０、素子分離絶縁膜１３２、および素子分離絶縁膜１３４が形成される。ここで、素子分離絶縁膜１３４を形成する箇所の開口部を幅狭に形成することにより、素子分離絶縁膜１３４を、素子分離絶縁膜１３２や素子分離絶縁膜１３０と比較して、膜厚が薄くなるとともに、幅が狭くなるように形成することができる。
次いで、高温埋込処理（たとえば１２００℃程度で数時間）を行い、ｐ型低濃度領域１１０を拡散させる（図３（ｂ））。
つづいて、半導体基板１０２上に所定の開口パターンを有するレジスト膜１６０を形成し、レジスト膜１６０をマスクとしてｎ型不純物イオン１６２をイオン注入する。ここで、ｎ型不純物イオン１６２は、リン（Ｐ）とすることができる。これにより、ｐ型低濃度領域１１０中の、素子分離絶縁膜１３２の下方および素子分離絶縁膜１３０の素子分離絶縁膜１３２側の端部下方にｎ型ドレイン側拡散領域１１２が形成される。また、同時に、ｐ型低濃度領域１１０中の、素子分離絶縁膜１３４の下方にｎ型ソース側拡散領域１１４が形成される（図４）。このとき、素子分離絶縁膜１３４の膜厚が素子分離絶縁膜１３２よりも薄いため、素子分離絶縁膜１３４越しにイオン注入される不純物イオンがより深く注入される。そのため、ｎ型ソース側拡散領域１１４において、ｎ型ドレイン側拡散領域１１２よりも、不純物の濃度が最も高いピーク濃度部分を深い位置に形成することができる。
本実施の形態において、ｎ型ソース側拡散領域１１４とｎ型ドレイン側拡散領域１１２とは、同一のレジスト膜１６０を用いて同一のイオン注入工程で形成することができる。これにより、レジスト数を削減して工程を簡略化することができる。
次いで、半導体基板１０２上に、ゲート絶縁膜１３６を形成する。ここで、ゲート絶縁膜１３６は、膜厚がたとえば５０ｎｍ〜２００ｎｍ程度の厚い膜とすることができる。ついで、ゲート絶縁膜１３６上にゲート電極１３８を構成する導電層を形成し、ゲート電極１３８および導電層をゲート形状にパターニングする。その後、ゲート電極１３８の側壁にサイドウォールを形成する。
この後、ドレイン電極１１８およびソース電極１２０に対応する領域にｎ型不純物のイオン注入を行うとともに、バックゲート電極１２２に対応する領域にｐ型不純物のイオン注入を行う。さらに、これらの表面をシリサイド化して、ドレイン電極１１８、ソース電極１２０、およびバックゲート電極１２２を形成する。本実施の形態において、ソース電極１２０とバックゲート電極１２２とは、拡散層上でショートさせた構成とすることができる。
本実施の形態の半導体装置１００によれば、ゲート−ソース間の抵抗を下げることができ、オン抵抗を低減できる。また、チャネル領域１１０ａとソース電極１２０との距離を縮めることができ、オン抵抗を低減することができるとともに素子面積を小さくすることもできる。さらに、ドレイン−ゲート間の距離を長く保つことができるので、高耐圧ＭＯＳトランジスタ１４２のオフ耐圧を高く保つことができる。
また、半導体装置１００において、ｎ型ドレイン側拡散領域１１２、ｐ型低濃度領域１１０、およびｎ型ソース側拡散領域１１４が寄生バイポーラトランジスタのエミッタ、ベースおよびコレクタ領域に相当し、高い電圧のとき、寄生バイポーラトランジスタが、ｎ型ドレイン側拡散領域１１２における衝撃イオン化によって作り出される正孔によってターンオンするという問題がある。しかし、本実施の形態における半導体装置１００によれば、寄生バイポーラトランジスタのベース抵抗を低減することができ、オン耐圧改善の効果を得ることができる。
（第２の実施の形態）
図５は、本実施の形態における半導体装置の構成を示す断面図である。図６は、図５の半導体装置の構成を示す平面図である。図５は、図６のＣ−Ｃ’断面図に該当する。
本実施の形態において、半導体装置１００の基板は、半導体ウェハである半導体基板１０２上に半導体層１０４が形成された構成とすることができる。半導体基板１０２は、たとえばｐ型のシリコン基板（シリコンウェハ）とすることができる。半導体層１０４は、たとえばｐ型のシリコンエピタキシャル層とすることができる。また、半導体装置１００の半導体基板１０２および半導体層１０４中には、ｎ型埋込領域１０６およびｎ型埋込領域１０６上に形成されるとともにｎ型埋込領域１０６から半導体層１０４表面にわたって継続的に形成されたｎ型シンカー領域１０８が形成されている。本実施の形態において、ｐ型低濃度領域１１０は、半導体層１０４中のｎ型埋込領域１０６およびｎ型シンカー領域１０８に囲まれた領域に形成されている。ｎ型埋込領域１０６やｎ型シンカー領域１０８の濃度は、１ｅ１９〜１ｅ２０ｃｍ−３程度とすることができる。ｎ型埋込領域１０６およびｎ型シンカー領域１０８を設けることにより、バックゲート電極１２２に所定の電位を設定することができる。そのため、このような構成により、本実施の形態における半導体装置１００のようなＮＭＯＳを、電流能力の比較的低いＰＭＯＳの代わりとして回路内の電源側（ハイサイド）に用いることができる。
ｎ型ドレイン側拡散領域１１２とｎ型シンカー領域１０８とは、素子分離絶縁膜１３０により分離されている。ｎ型シンカー領域１０８表面には、ドレイン電極１１６が形成されている。ドレイン電極１１６は、ドレイン電極１１８と電気的に接続される。さらに、ドレイン電極１１６の外側には素子分離絶縁膜１２８が形成されている。
次に、本実施の形態における半導体装置１００の製造手順を説明する。図７および図８は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、半導体基板１０２表面にｎ型埋込領域１０６を形成した後、エピタキシャル成長により、半導体基板１０２上に半導体層１０４を形成する。これにより、ｎ型埋込領域１０６が半導体層１０４内にも広がる（図７（ａ））。次いで、半導体層１０４上に所定の開口パターンを有するレジスト膜１５０を形成し、レジスト膜１５０をマスクとしてｐ型不純物イオン１５２をイオン注入する。ここで、ｐ型不純物イオン１５２は、ボロン（Ｂ）とすることができる。これにより、半導体層１０４表面にｐ型低濃度領域１１０が形成される（図７（ｂ））。
つづいて、半導体層１０４表面に素子分離絶縁膜１２８、素子分離絶縁膜１３０、素子分離絶縁膜１３２、素子分離絶縁膜１３４、および酸化膜１５４を形成する。これらの素子分離絶縁膜は、ＬＯＣＯＳ（local oxidation of silicon）により形成することができる。また、本実施の形態においても、素子分離絶縁膜１３４は、素子分離絶縁膜１３２や素子分離絶縁膜１３０と比較して、膜厚を薄く、また幅を狭く形成することができる。
その後、半導体層１０４上に所定の開口パターンを有するレジスト膜１５６を形成し、レジスト膜１５６をマスクとしてｎ型不純物イオン１５８をイオン注入する。ここで、ｎ型不純物イオン１５８は、リン（Ｐ）とすることができる。これにより、ｎ型シンカー領域１０８が形成される（図７（ｃ））。
次いで、高温埋込処理（たとえば１２００℃程度で数時間）を行い、ｎ型埋込領域１０６、ｎ型シンカー領域１０８、ｐ型低濃度領域１１０を拡散させる。これにより、ｐ型低濃度領域１１０の周囲にｎ型埋込領域１０６とｎ型シンカー領域１０８とが連続的に形成された構成となる（図８（ａ））。
つづいて、半導体層１０４上に所定の開口パターンを有するレジスト膜１６０を形成し、レジスト膜１６０をマスクとしてｎ型不純物イオン１６２をイオン注入する。ここで、ｎ型不純物イオン１６２は、リン（Ｐ）とすることができる。これにより、ｐ型低濃度領域１１０中の、素子分離絶縁膜１３２の下方および素子分離絶縁膜１３０の素子分離絶縁膜１３２側の端部下方にｎ型ドレイン側拡散領域１１２が形成される。また、ｐ型低濃度領域１１０中の、素子分離絶縁膜１３４の下方にｎ型ソース側拡散領域１１４が形成される（図８（ａ））。
次いで、半導体層１０４上に、ゲート絶縁膜１３６を形成する。ここで、ゲート絶縁膜１３６は、膜厚がたとえば５０ｎｍ〜２００ｎｍ程度とすることができる。ついで、ゲート絶縁膜１３６上にゲート電極１３８を構成する導電層を形成し、ゲート電極１３８および導電層をゲート形状にパターニングする。その後、ゲート電極１３８の側壁にサイドウォールを形成する。
この後、ドレイン電極１１８、ソース電極１２０、およびバックゲート電極１２２を形成することにより、図５に示したのと同様の構成の半導体装置１００が得られる。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。
（シミュレーション結果）
図９は、第１の実施の形態で説明したのと同様の構成の半導体装置１００を想定し、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合の素子分離絶縁膜１３４の幅と膜厚との関係のシミュレーション結果を示す図である。
図１０は、第１の実施の形態で説明したのと同様の構成の半導体装置１００を想定し、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合の素子分離絶縁膜１３４の幅と、その下方に形成されるｎ型ソース側拡散領域１１４におけるピーク濃度部分の深さとの関係のシミュレーション結果を示す図である。
図１１は、第１の実施の形態で説明したのと同様の構成の半導体装置１００を想定し、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合の素子分離絶縁膜１３４の幅と、高耐圧ＭＯＳトランジスタ１４２のオン抵抗との関係のシミュレーション結果を示す図である。ここで、ドレインソース間電圧（Ｖｄｓ）＝０．１Ｖ、ゲートソース間電圧（Ｖｇｓ）＝１２Ｖとした。
図９に示すように、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合、幅を狭くすることにより、その膜厚も小さくなる。また、図１０に示すように、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合、幅を狭くすることにより、その下方に形成されるｎ型ソース側拡散領域１１４におけるピーク濃度部分の深さも深くなる。これは、素子分離絶縁膜１３４の幅が狭くなることにより、素子分離絶縁膜１３４の膜厚も小さくなり、素子分離絶縁膜１３４越しにイオン注入される不純物イオンがより深く注入されるためである。
さらに、図１１に示すように、素子分離絶縁膜１３４をＬＯＣＯＳで形成した場合、幅を狭くすることにより、高耐圧ＭＯＳトランジスタ１４２のオン抵抗も低くなる。これは、ｎ型ソース側拡散領域１１４のピーク濃度部分の深さが深くなる効果、および素子分離絶縁膜１３４の幅が短くなり、チャネル領域１１０ａとソース電極１２０との距離が短くなることの両方の効果による。
素子分離絶縁膜１３４の幅と膜厚とは、幅が１μｍ〜２μｍの範囲内においては、図９に示されるように線形の関係にあるが、幅が１μｍより小さくなり、幅＝０．５μｍ程度となると、幅の低下に比較して、膜厚が大きく低下する。素子分離絶縁膜１３４の幅が小さくなり、膜厚が小さくなると、その下方に形成されるｎ型ソース側拡散領域１１４におけるピーク濃度部分の深さも深くなる。また、素子分離絶縁膜１３４の幅＝０．５μｍ程度となると、幅の低下に比較して、膜厚が大きく低下する影響で、オン抵抗も直線関係から推定されるラインよりも大きく低下する。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態における高耐圧ＭＯＳトランジスタ１４２は、たとえば、ドレイン高耐圧、ゲート低耐圧の通常のＬＤＭＯＳやゲート・ドレイン双方向高耐圧ＭＯＳと混載して形成することができる。この場合、たとえば、ｐ型低濃度領域１１０を形成する工程やｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４を形成する工程は、それぞれ、他のデバイスのｐ型低濃度領域を形成する工程やソース・ドレイン領域を形成する工程と同時に行うことができ、工程数を追加することなく、半導体装置１００を形成することができる。
さらに、半導体装置１００は、図１２に示すような構成とすることもできる。
図１２において、半導体装置１００は、ｎ型ドレイン側拡散領域１１２のソース電極１２０下方に形成されたｎ型ウェル領域１７０、およびバックゲート電極１２２の下方に形成されたｐ型ウェル領域１７２を含む。ｎ型ウェル領域１７０およびｐ型ウェル領域１７２は、ｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４を形成する工程の前に形成することができる。
以上の実施の形態において、第１導電型をｐ型、第２導電型をｎ型として説明したが、反対とした構成とすることもできる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態で説明したのと同様の構成の半導体装置を想定したシミュレーション結果を示す図である。 本発明の実施の形態で説明したのと同様の構成の半導体装置を想定したシミュレーション結果を示す図である。 本発明の実施の形態で説明したのと同様の構成の半導体装置を想定したシミュレーション結果を示す図である。 本発明の実施の形態における半導体装置の構成の他の例を示す断面図である。
符号の説明
１００ 半導体装置
１０２ 半導体基板
１０４ 半導体層
１０６ ｎ型埋込領域
１０８ ｎ型シンカー領域
１１０ ｐ型低濃度領域
１１０ａ チャネル領域
１１２ ｎ型ドレイン側拡散領域
１１４ ｎ型ソース側拡散領域
１１６ ドレイン電極
１１８ ドレイン電極
１２０ ソース電極
１２２ バックゲート電極
１２８ 素子分離絶縁膜
１３０ 素子分離絶縁膜
１３２ 素子分離絶縁膜
１３４ 素子分離絶縁膜
１３６ ゲート絶縁膜
１３８ ゲート電極
１４２ 高耐圧ＭＯＳトランジスタ
１５０ レジスト膜
１５２ ｐ型不純物イオン
１５４ 酸化膜
１５６ レジスト膜
１５８ ｎ型不純物イオン
１６０ レジスト膜
１６２ ｎ型不純物イオン
１７０ ｎ型ウェル領域
１７２ ｐ型ウェル領域

Claims (6)

  1. 基板と、前記基板の表面に形成されたゲート長Ｌのチャネル領域、当該チャネル領域上に形成されたゲート電極、当該ゲート電極の両側方に形成されたソース電極およびドレイン電極を含む電界効果トランジスタと、を含む半導体装置であって、
    前記電界効果トランジスタは、
    前記基板表面に形成された第１導電型の低濃度領域と、
    前記第１導電型の前記低濃度領域表面に設けられ、表面の一部に前記ドレイン電極が形成された第２導電型のドレイン側拡散領域と、
    前記第１導電型の前記低濃度領域表面において、前記ドレイン側拡散領域との間に前記チャネル領域を挟んで設けられ、表面の一部に前記ソース電極が形成された前記第２導電型のソース側拡散領域と、
    前記第２導電型の前記ドレイン側拡散領域上に形成され、前記基板表面で当該ドレイン側拡散領域を分離するとともに前記チャネル領域と前記ドレイン電極とを分離する第１の素子分離絶縁膜と、
    前記第２導電型の前記ソース側拡散領域上に、前記基板表面で当該ソース側拡散領域を分離するとともに前記チャネル領域と前記ソース電極とを分離する第２の素子分離絶縁膜と、
    を含み、
    前記第１の素子分離絶縁膜が前記第２の素子分離絶縁膜よりも膜厚が厚く形成され、前記ソース側拡散領域において、前記ドレイン側拡散領域よりも、前記第２導電型の不純物の濃度が最も高いピーク濃度部分が深い位置に形成された半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１の素子分離絶縁膜が前記第２の素子分離絶縁膜よりも幅が広く形成された半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記ドレイン側拡散領域と前記ソース側拡散領域とが、同一のイオン注入工程で形成された半導体装置。
  4. 基板と、前記基板の表面に形成されたゲート長Ｌのチャネル領域、当該チャネル領域上に形成されたゲート電極、当該ゲート電極の両側方に形成されたソース電極およびドレイン電極を含む電界効果トランジスタと、を含む半導体装置の製造方法であって、
    前記基板表面に形成された第１導電型の低濃度領域の表面に、互いに距離を隔てて形成された第１の素子分離絶縁膜および第２の素子分離絶縁膜を形成する工程と、
    前記第１導電型の前記低濃度領域表面に、前記第１の素子分離絶縁膜で分離される第２導電型のドレイン側拡散領域および、前記ドレイン側拡散領域との間に前記チャネル領域を挟んで設けられるとともに前記第２の素子分離絶縁膜で分離される前記第２導電型のソース側拡散領域を形成する工程と、
    前記ドレイン側拡散領域表面の前記第１の素子分離絶縁膜で前記チャネル領域から分離された側に前記ドレイン電極を形成する工程と、
    前記ソース側拡散領域表面の前記第２の素子分離絶縁膜で前記チャネル領域から分離された側に前記ソース電極を形成する工程と、
    を含み、
    前記第１の素子分離絶縁膜および前記第２の素子分離絶縁膜を形成する工程において、前記第１の素子分離絶縁膜を前記第２の素子分離絶縁膜よりも膜厚が厚くなるように形成する半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記第１の素子分離絶縁膜および前記第２の素子分離絶縁膜を形成する工程において、前記第１の素子分離絶縁膜および前記第２の素子分離絶縁膜を、ＬＯＣＯＳにより形成し、前記第１の素子分離絶縁膜が前記第２の素子分離絶縁膜よりも幅が広くなるように形成する半導体装置の製造方法。
  6. 請求項４または５に記載の半導体装置の製造方法において、
    前記ドレイン側拡散領域および前記ソース側拡散領域を形成する工程において、前記ドレイン側拡散領域と前記ソース側拡散領域とを、同一のイオン注入工程で形成する半導体装置の製造方法。
JP2008253366A 2008-09-30 2008-09-30 半導体装置およびその製造方法 Expired - Fee Related JP5349885B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008253366A JP5349885B2 (ja) 2008-09-30 2008-09-30 半導体装置およびその製造方法
US12/568,906 US8129799B2 (en) 2008-09-30 2009-09-29 Semiconductor device
US13/347,180 US8227862B2 (en) 2008-09-30 2012-01-10 Semiconductor device
US13/553,300 US8513736B2 (en) 2008-09-30 2012-07-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008253366A JP5349885B2 (ja) 2008-09-30 2008-09-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010087150A true JP2010087150A (ja) 2010-04-15
JP5349885B2 JP5349885B2 (ja) 2013-11-20

Family

ID=42056465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008253366A Expired - Fee Related JP5349885B2 (ja) 2008-09-30 2008-09-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (3) US8129799B2 (ja)
JP (1) JP5349885B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI584476B (zh) * 2011-08-25 2017-05-21 聯華電子股份有限公司 高壓金氧半導體電晶體元件及其製作方法
JP5849670B2 (ja) * 2011-12-09 2016-02-03 セイコーエプソン株式会社 半導体装置
US8492835B1 (en) * 2012-01-20 2013-07-23 United Microelectronics Corporation High voltage MOSFET device
US9754950B2 (en) * 2015-04-28 2017-09-05 SK Hynix Inc. Semiconductor device including transistor having offset insulating layers
JP6775369B2 (ja) * 2016-09-28 2020-10-28 エイブリック株式会社 半導体装置
US10103258B2 (en) * 2016-12-29 2018-10-16 Texas Instruments Incorporated Laterally diffused metal oxide semiconductor with gate poly contact within source window
CN108807379B (zh) * 2017-05-05 2021-08-27 立锜科技股份有限公司 具有可调整临界电压的高压耗尽型mos元件及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177376A (ja) * 1992-12-04 1994-06-24 Toyota Motor Corp Ｍｏｓ電界効果半導体装置の製造方法
JPH09293713A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置の製造方法
JPH118388A (ja) * 1997-06-18 1999-01-12 Seiko Epson Corp Ｍｏｓ型半導体装置の高耐圧ドレイン構造
JP2001094103A (ja) * 1999-09-24 2001-04-06 Matsushita Electronics Industry Corp 高耐圧ｍｏｓトランジスタの構造及び製造方法
JP2002208694A (ja) * 2001-01-09 2002-07-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004071586A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004241710A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 半導体装置
JP2007165398A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
JPH0734475B2 (ja) * 1989-03-10 1995-04-12 株式会社東芝 半導体装置
US5262345A (en) * 1990-01-25 1993-11-16 Analog Devices, Inc. Complimentary bipolar/CMOS fabrication method
DE69125794T2 (de) * 1990-11-23 1997-11-27 Texas Instruments Inc Verfahren zum gleichzeitigen Herstellen eines Feldeffekttransistors mit isoliertem Gate und eines Bipolartransistors
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
JP2997377B2 (ja) * 1993-01-06 2000-01-11 シャープ株式会社 半導体装置及びその製造方法
US5902128A (en) * 1996-10-17 1999-05-11 Micron Technology, Inc. Process to improve the flow of oxide during field oxidation by fluorine doping
US5849613A (en) * 1997-10-23 1998-12-15 Chartered Semiconductor Manufacturing Ltd. Method and mask structure for self-aligning ion implanting to form various device structures
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
JP2002134627A (ja) * 2000-10-23 2002-05-10 Sharp Corp 半導体装置及びその製造方法
KR100395879B1 (ko) * 2001-08-30 2003-08-25 삼성전자주식회사 얕은 트렌치 소자분리를 갖는 반도체 장치 및 그 제조방법
US7312481B2 (en) * 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
DE102004048626B3 (de) * 2004-10-06 2006-04-13 X-Fab Semiconductor Foundries Ag Oxidationsverfahren von Siliziumscheiben zur Reduzierung von mechanischen Spannungen
JP2009032962A (ja) * 2007-07-27 2009-02-12 Panasonic Corp 半導体装置及びその製造方法
JP2009038068A (ja) * 2007-07-31 2009-02-19 Nec Electronics Corp 半導体装置およびその製造方法
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177376A (ja) * 1992-12-04 1994-06-24 Toyota Motor Corp Ｍｏｓ電界効果半導体装置の製造方法
JPH09293713A (ja) * 1996-04-25 1997-11-11 Nec Corp 半導体装置の製造方法
JPH118388A (ja) * 1997-06-18 1999-01-12 Seiko Epson Corp Ｍｏｓ型半導体装置の高耐圧ドレイン構造
JP2001094103A (ja) * 1999-09-24 2001-04-06 Matsushita Electronics Industry Corp 高耐圧ｍｏｓトランジスタの構造及び製造方法
JP2002208694A (ja) * 2001-01-09 2002-07-26 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2004071586A (ja) * 2002-08-01 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004241710A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 半導体装置
JP2007165398A (ja) * 2005-12-09 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010067955A (ja) * 2008-08-13 2010-03-25 Seiko Instruments Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120104494A1 (en) 2012-05-03
US8513736B2 (en) 2013-08-20
US20120280321A1 (en) 2012-11-08
JP5349885B2 (ja) 2013-11-20
US20100078721A1 (en) 2010-04-01
US8227862B2 (en) 2012-07-24
US8129799B2 (en) 2012-03-06

Similar Documents

Publication Publication Date Title
JP5349885B2 (ja) 半導体装置およびその製造方法
US7687853B2 (en) System and method for making a LDMOS device with electrostatic discharge protection
JP4836427B2 (ja) 半導体装置及びその製造方法
US20060001110A1 (en) Lateral trench MOSFET
US20130062694A1 (en) Semiconductor device with high-voltage breakdown protection
US9543217B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008140817A (ja) 半導体装置
US7986004B2 (en) Semiconductor device and method of manufacture thereof
KR20060070403A (ko) 반도체 장치
JP2007087985A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5280142B2 (ja) 半導体装置およびその製造方法
JP2009152442A (ja) 半導体装置及びその製造方法
JP2008103378A (ja) 半導体装置とその製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP5542623B2 (ja) 半導体装置及びその製造方法
KR100990090B1 (ko) 개선된 트랜스컨덕턴스를 갖는 고전력 반도체 소자
JP2010056216A (ja) 半導体装置およびその製造方法
JP2010016154A (ja) 半導体装置
JP2009170598A (ja) 半導体装置及びその製造方法
JP2007115791A (ja) 半導体装置およびその製造方法
JP2008103417A (ja) 半導体装置及びその製造方法
JP2005322723A (ja) 半導体装置およびその製造方法
JP4150704B2 (ja) 横型短チャネルｄｍｏｓ
JP2008153495A (ja) 半導体装置及びその製造方法
KR20100111021A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130813

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130821

R150 Certificate of patent or registration of utility model

Ref document number: 5349885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees