JP2010056509A - 配線基板および半導体素子収納用パッケージならびに半導体装置 - Google Patents
配線基板および半導体素子収納用パッケージならびに半導体装置 Download PDFInfo
- Publication number
- JP2010056509A JP2010056509A JP2008300728A JP2008300728A JP2010056509A JP 2010056509 A JP2010056509 A JP 2010056509A JP 2008300728 A JP2008300728 A JP 2008300728A JP 2008300728 A JP2008300728 A JP 2008300728A JP 2010056509 A JP2010056509 A JP 2010056509A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal line
- wiring board
- bias
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
【解決手段】 誘電体基板1と、誘電体基板1の一方主面上に配置された信号線路導体2と、信号線路導体2の両側に間隔を設けて配置された接地導体3と、信号線路導体2の一端と接地導体3とを接続する第1の抵抗体4と、誘電体基板1の一方主面上に接地導体3と絶縁されて配置されたバイアス端子電極5と、誘電体基板1の他方主面上に配置された、一端が前記信号線路導体2の一端に、および他端がバイアス端子電極5にそれぞれ貫通導体6cを介して接続されており、両端間の少なくとも一部が第2の抵抗体6aからなるバイアス導体6とを具備している配線基板7である。信号線路導体2とバイアス導体6との電磁結合が小さく、電磁結合しても減衰して信号線路導体2への反射が小さいので良好な終端特性となる。
【選択図】 図1
Description
2:信号線路導体
3:接地導体
4:第1の抵抗体
5:バイアス端子電極
6:バイアス導体
6a:第2の抵抗体
6b:導体部
6c:貫通導体
7:配線基板
7a:スペーサ
8:基体
8a:搭載部
8b:凹部
8c:貫通孔
8d:基体固定孔
9:枠体
9a:固定孔
10:バイアス端子
11:半導体素子
12:蓋体
13:信号端子
14:封止材
15:中継基板
16:ボンディングワイヤ
Claims (7)
- 誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された接地導体と、前記信号線路導体の一端と前記接地導体とを接続する第1の抵抗体と、前記誘電体基板の一方主面上に前記接地導体と絶縁されて配置されたバイアス端子電極と、前記誘電体基板の他方主面上に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されており、両端間の少なくとも一部が第2の抵抗体からなるバイアス導体とを具備することを特徴とする配線基板。
- 前記バイアス導体の前記第2の抵抗体以外の導体部の長さが、前記信号線路導体により伝送する信号の波長の1/4未満であることを特徴とする請求項1に記載の配線基板。
- 上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された請求項1または請求項2に記載の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とする半導体素子収納用パッケージ。
- 前記基体が金属から成るとともに前記搭載部に凹部を有し、請求項1または請求項2に記載の配線基板が、前記バイアス導体が前記凹部内で前記基体と電気的に絶縁されるように前記凹部をまたいで搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。
- 前記基体が金属から成るとともに前記搭載部に上面から下面にかけて貫通する貫通孔を有し、請求項1または請求項2に記載の配線基板が、前記バイアス導体が前記貫通孔内で前記基体と電気的に絶縁されて前記貫通孔を塞ぐように前記基体の上面に搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。
- 前記基体が金属から成るとともに、請求項1または請求項2に記載の配線基板が、前記バイアス導体がスペーサを介して前記基体と電気的に絶縁されて前記搭載部に搭載されていることを特徴とする請求項3に記載の半導体素子収納用パッケージ。
- 請求項3乃至請求項6のいずれかに記載の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008300728A JP5178476B2 (ja) | 2008-07-29 | 2008-11-26 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008194592 | 2008-07-29 | ||
JP2008194592 | 2008-07-29 | ||
JP2008300728A JP5178476B2 (ja) | 2008-07-29 | 2008-11-26 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056509A true JP2010056509A (ja) | 2010-03-11 |
JP5178476B2 JP5178476B2 (ja) | 2013-04-10 |
Family
ID=42072065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008300728A Expired - Fee Related JP5178476B2 (ja) | 2008-07-29 | 2008-11-26 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5178476B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015055840A (ja) * | 2013-09-13 | 2015-03-23 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュールおよび光送信機 |
KR101923509B1 (ko) * | 2012-01-11 | 2018-11-29 | 삼성전자 주식회사 | 반도체 장치의 재가공 방법 |
CN112314062A (zh) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | 布线基板 |
WO2022045065A1 (ja) * | 2020-08-28 | 2022-03-03 | 京セラ株式会社 | 複合誘電体共振装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175208A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 増巾器の構成方法 |
JPH04323901A (ja) * | 1991-04-24 | 1992-11-13 | Sony Corp | 高周波処理装置 |
JP2002184900A (ja) * | 2000-12-19 | 2002-06-28 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
-
2008
- 2008-11-26 JP JP2008300728A patent/JP5178476B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59175208A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 増巾器の構成方法 |
JPH04323901A (ja) * | 1991-04-24 | 1992-11-13 | Sony Corp | 高周波処理装置 |
JP2002184900A (ja) * | 2000-12-19 | 2002-06-28 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101923509B1 (ko) * | 2012-01-11 | 2018-11-29 | 삼성전자 주식회사 | 반도체 장치의 재가공 방법 |
JP2015055840A (ja) * | 2013-09-13 | 2015-03-23 | 富士通オプティカルコンポーネンツ株式会社 | 光モジュールおよび光送信機 |
CN112314062A (zh) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | 布线基板 |
CN112314062B (zh) * | 2018-06-29 | 2023-10-10 | 京瓷株式会社 | 布线基板 |
WO2022045065A1 (ja) * | 2020-08-28 | 2022-03-03 | 京セラ株式会社 | 複合誘電体共振装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5178476B2 (ja) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5473583B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5409432B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP5309039B2 (ja) | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 | |
JP5725876B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2010245507A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5312358B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5743712B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2010103453A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2012178427A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5404484B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP2010056203A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5734072B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JPH0645468A (ja) | 電子部品収納用パッケージ | |
JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2010103452A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2010135712A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2010109407A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5178476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |