JP2010109407A - 配線基板および半導体素子収納用パッケージならびに半導体装置 - Google Patents
配線基板および半導体素子収納用パッケージならびに半導体装置 Download PDFInfo
- Publication number
- JP2010109407A JP2010109407A JP2008276384A JP2008276384A JP2010109407A JP 2010109407 A JP2010109407 A JP 2010109407A JP 2008276384 A JP2008276384 A JP 2008276384A JP 2008276384 A JP2008276384 A JP 2008276384A JP 2010109407 A JP2010109407 A JP 2010109407A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal line
- bias
- wiring board
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
【課題】 20GHz以上の高周波帯においても良好な終端特性を有し、搭載する半導体素子が正常に動作する配線基板を提供する。
【解決手段】 誘電体基板1の一方主面上の信号線路導体2と、信号線路導体2の両側に配置された第1の接地導体3と、誘電体基板1の内部に配置され第1の接地導体3と接続された第2の接地導体3aと、信号線路導体2の一端と第1の接地導体3とを接続する第1の抵抗体4と、一方主面上に配置されたバイアス端子電極5と、第2の接地導体3aと他方主面との間の誘電体基板1の内部に配置された、一端が信号線路導体2の一端に、他端がバイアス端子電極5に接続され、両端間の少なくとも一部が第2の抵抗体3aからなるバイアス導体6とを具備する配線基板7である。信号線路導体2とバイアス導体6との電磁結合が小さく、電磁結合しても減衰して信号線路導体2への反射が小さいので良好な終端特性となる。
【選択図】 図1
【解決手段】 誘電体基板1の一方主面上の信号線路導体2と、信号線路導体2の両側に配置された第1の接地導体3と、誘電体基板1の内部に配置され第1の接地導体3と接続された第2の接地導体3aと、信号線路導体2の一端と第1の接地導体3とを接続する第1の抵抗体4と、一方主面上に配置されたバイアス端子電極5と、第2の接地導体3aと他方主面との間の誘電体基板1の内部に配置された、一端が信号線路導体2の一端に、他端がバイアス端子電極5に接続され、両端間の少なくとも一部が第2の抵抗体3aからなるバイアス導体6とを具備する配線基板7である。信号線路導体2とバイアス導体6との電磁結合が小さく、電磁結合しても減衰して信号線路導体2への反射が小さいので良好な終端特性となる。
【選択図】 図1
Description
本発明は、終端抵抗により高周波信号を終端する機能を有する配線基板を用いた半導体素子収納用パッケージに関し、特に20GHz以上の高周波帯域で使用される半導体素子収納用パッケージおよび半導体装置に関するものである。
従来、高周波信号を用いる半導体素子を収納する半導体素子収納用パッケージには、高周波信号成分を含む終端用信号を電気エネルギーから熱エネルギーに変換し、終端用信号の反射によるノイズを抑制するために、終端抵抗を有する配線基板が搭載されたものがある。このような半導体素子収納用パッケージは、例えば、図8(a)に上面図で、図8(b)に断面図で、図8(c)に下面図で示すように、半導体素子111を搭載する搭載部108aを有する金属製の基体108上に搭載部108aを取り囲むような金属製の枠体109が接合されており、信号端子113がガラス等の封止材114により枠体109に設けられた固定孔109aに固定されている。信号端子113は搭載部108aに搭載された中継基板115に電気的に接続され、半導体素子111の搭載部108aを間に設けて終端抵抗を有する配線基板107が搭載される。
そして、半導体素子111を搭載部108aに搭載して、中継基板115と半導体素子111とをボンディングワイヤ116等により電気的に接続し、半導体素子111と配線基板107の信号線路導体102とを同様にボンディングワイヤ116により電気的に接続し、枠体109の上面に蓋体112を接合して封止することにより半導体装置となる。このときの配線基板107は、例えば、図9(a)に上面図で、図9(b)に図9(a)のA−A線における断面図で、また図9(c)に下面図で示すように、誘電体基板101の上面に信号線路導体102とこれを取り囲むように同一面接地導体103が形成され、信号線路導体102の先端と同一面接地導体103との間に高抵抗部、すなわち終端抵抗104が設けられている。配線基板107の下面には接地導体103aが形成されており、同一面接地導体103と接地導体103aとは誘電体基板101の側面に形成された導体により接続されている(例えば、特許文献1を参照。)。
近年、このような半導体装置の配線基板にバイアス端子電極を設けて半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することにより、半導体素子にバイアス専用の端子や導体を設けないことで半導体素子を小型化したり、バイアス供給用の回路基板を搭載しないことで半導体装置を小型化したりすることが行なわれるようになっている。配線基板に形成されるバイアス端子電極は、バイアス端子に接続して外部からバイアス電圧の供給を受けるのが容易となるように、信号線路導体および接地導体が形成された上面に形成される。
特開2002−319645号公報
しかしながら、信号線路導体102とバイアス端子電極とを接続するバイアス導体をそれらと同じ誘電体基板101の上面に形成すると、同一面にある接地導体103をバイアス導体が分断することとなり、信号線路導体102のインピーダンス整合が乱れて特性が劣化してしまうこととなる。そのため、誘電体基板101の下面に接地導体103aがある従来の配線基板では、誘電体基板101を多層化して誘電体基板101の内部にバイアス導体を設けることとなる。
誘電体基板101の内部にバイアス導体を設けると、信号線路導体102は同一面接地導体103だけでなく接地導体103aとも電磁結合するものであるので、バイアス導体が信号線路導体102と上面視して重なる部分や、重ならなくても距離が近い部分においては、信号線路導体102とバイアス導体とが電磁結合してしまい、信号線路導体102に不要な反射等が発生して信号線路導体102のインピーダンスが変化することにより伝送特性が低下し、配線基板107の終端特性が不十分となり、半導体素子111を正常に動作させることができなくなるという問題点があった。
本発明は上記問題点に鑑み完成されたものであり、その目的は、20GHz以上の高周波帯においても良好な終端特性を有し、半導体素子を正常に動作させることができる配線基板、およびそれを用いた高周波用半導体素子収納用パッケージならびに半導体装置を提供することにある。
本発明の配線基板は、誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された第1の接地導体と、前記誘電体基板の内部に配置された、前記第1の接地導体と接続導体を介して接続されている第2の接地導体と、前記信号線路導体の一端と前記第1の接地導体とを接続する第1の抵抗体と、前記誘電体基板の一方主面上に前記第1の接地導体と絶縁されて配置されたバイアス端子電極と、前記第2の接地導体と前記誘電体基板の他方主面との間の前記誘電体基板の内部に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されており、両端間の少なくとも一部が第2の抵抗体からなるバイアス導体とを具備することを特徴とするものである。
また、本発明の配線基板は、上記構成において、前記バイアス導体の前記第2の抵抗体以外の導体部の長さが、前記信号線路導体により伝送する信号の波長の1/4未満であることを特徴とするものである。
本発明の半導体素子収納用パッケージは、上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された上記構成のいずれかの本発明の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とするものである。
本発明の半導体装置は、上記各構成の本発明の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記第1の接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とするものである。
本発明の配線基板によれば、誘電体基板と、誘電体基板の一方主面上に配置された信号線路導体と、信号線路導体の両側に間隔を設けて配置された第1の接地導体と、誘電体基板の内部に配置された、第1の接地導体と接続導体を介して接続されている第2の接地導体と、信号線路導体の一端と第1の接地導体とを接続する第1の抵抗体と、誘電体基板の一方主面上に第1の接地導体と絶縁されて配置されたバイアス端子電極と、前記第2の接地導体と前記誘電体基板の他方主面との間の前記誘電体基板の内部に配置された、一端が信号線路導体の一端に、および他端がバイアス端子電極にそれぞれ貫通導体を介して接続されており、両端間の少なくとも一部が第2の抵抗体からなるバイアス導体とを具備することから、バイアス導体は信号線路導体と信号線路導体が電磁結合する接地導体との間に位置していないだけでなく信号線路導体とバイアス導体との間に第2の接地導体があることによって、信号線路導体とバイアス導体との電磁結合が大幅に減少するとともに、電磁結合によりバイアス導体に共振が発生したとしても、バイアス導体の一部が抵抗体でできているため共振が熱エネルギーに変わって減衰するので、信号線路導体に反射して返ることを減少させることができる。それによって、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板となる。また、バイアス導体が誘電体基板の表面に露出していないので、熱放散性の高い金属から成る基体の上に配線基板を搭載したとしても、バイアス導体の両端間が低抵抗の基体により短絡されることがないので、基体への搭載方法や搭載する基体の構造に対する制限が少ない配線基板となる。
また、本発明の配線基板によれば、上記構成において、バイアス導体の第2の抵抗体以外の導体部の長さが、信号線路導体により伝送する信号の波長の1/4未満であるときには、バイアス導体の第2の抵抗体以外の導体部が信号線路導体と容量結合したとしてもバイアス導体が共振することなく減衰するため、信号線路導体に反射して返ってくることがない。それによって、より良好な終端特性を得ることができるようになる。
本発明の半導体素子収納用パッケージによれば、上面に配線基板および半導体素子を搭載する搭載部を有する基体と、基体の上面に接合された搭載部を取り囲む枠体と、搭載部に搭載された上記構成のいずれかの本発明の配線基板と、配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することから、半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することができるとともに、本発明の配線基板により良好な終端特性が得られるので、高周波においても半導体素子が安定に動作する半導体装置を提供することができる。
本発明の半導体装置によれば、上記構成の本発明の半導体素子収納用パッケージと、搭載部に搭載されて信号線路導体および第1の接地導体に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備することから、本発明の配線基板により良好な終端特性が得られるので、高周波においても半導体素子が安定に動作する半導体装置となる。
本発明の配線基板および半導体素子収納用パッケージならびに半導体装置について添付の図面を参照しつつ詳細に説明する。
図1(a)は本発明の配線基板の実施の形態の一例を示す上面図であり、図1(b)は図1(a)のA−A線における断面図であり、図1(c)は図1(b)のA−A線における断面図であり、図1(d)は下面図である。図2(a)は本発明の配線基板の実施の形態の他の一例を示す上面図であり、図2(b)は図2(a)のA−A線における断面図であり、図2(c)は図2(b)のA−A線における断面図であり、図2(d)は下面図である。図3(a)は本発明の配線基板の実施の形態の他の例を示す上面図であり、図3(b)は下面図である。図4および図5は、図3と同様に、それぞれ(a)は本発明の半導体装置の実施の形態の一例を示す上面図であり、(b)は下面図である。図6は本発明の配線基板の等価回路図である。図1〜図5において、1は誘電体基板、1aは第1の誘電体層、1bは第2の誘電体層、1cは第3の誘電体層、2は信号線路導体、3は第1の接地導体、3aは第2の接地導体、3bは接続導体、4は第1の抵抗体、5はバイアス端子電極、6はバイアス導体、6aは第2の抵抗体、6bは導体部、6cは貫通導体、7は配線基板である。
本発明の配線基板7は、図1〜図5に示す例のように、誘電体基板1と、誘電体基板1の一方主面上に配置された信号線路導体2と、信号線路導体2の両側に間隔を設けて配置された第1の接地導体3と、誘電体基板1の内部に配置された、第1の接地導体3と接続導体3bを介して接続されている第2の接地導体3aと、信号線路導体2の一端と第1の接地導体3とを接続する第1の抵抗体4と、誘電体基板1の一方主面上に第1の接地導体3と絶縁されて配置されたバイアス端子電極5と、第2の接地導体3aと誘電体基板1の他方主面との間の誘電体基板1の内部に配置された、一端が信号線路導体2の一端に、および他端がバイアス端子電極5にそれぞれ貫通導体6cを介して接続されており、両端間の少なくとも一部が第2の抵抗体3aからなるバイアス導体6とを具備することから、バイアス導体6は信号線路導体2と信号線路導体2が電磁結合する第2の接地導体3aとの間に位置していないだけでなく信号線路導体2とバイアス導体6との間に第2の接地導体3aがあることによって、信号線路導体2とバイアス導体6との電磁結合が大幅に減少するとともに、電磁結合によりバイアス導体6に共振が発生したとしても、バイアス導体6の一部が抵抗体でできているため共振が熱エネルギーに変わって減衰するので、信号線路導体2に反射して返ることを減少させることができる。それによって、20GHz以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板7となる。また、バイアス導体6が誘電体基板1の表面に露出していないため、熱放散性の高い金属から成る基体の上に配線基板7を搭載したとしても、バイアス導体6の両端間が低抵抗の基体により短絡されることがないので、基体への搭載方法や搭載する基体の構造に対する制限が少ない配線基板7となる。
本発明の配線基板7を回路図で示すと図6のようになり、信号線路導体2はその端部で終端抵抗である第1の抵抗体4を介して第1の接地導体3および第2の接地導体3aに接続されている。また、信号線路導体2はバイアス端子電極5とはバイアス導体6を介して接続されており、バイアス導体6は第2の抵抗体6aとなっている。
また、本発明の配線基板7は、上記構成において、バイアス導体6の第2の抵抗体6a以外の導体部6bの長さ(図1にLで示す。)が、信号線路導体2により伝送する信号の波長の1/4未満であるときには、バイアス導体6の第2の抵抗体6a以外の導体部6bが信号線路導体2と容量結合したとしても共振することなく減衰するため、信号線路導体2に反射して返ってくることがない。それによって、より良好な終端特性を得ることができるようになる。
配線基板7は、誘電体基板1の一方主面上に信号線路導体2,第1の接地導体3,第1の抵抗体4,バイアス端子電極5が形成され、内部に第2の接地導体3aが形成され、第2の接地導体3aと誘電体基板1の他方主面との間の誘電体基板1の内部にバイアス導体6が形成されたものである。
図1〜図5では配線基板7の信号線路導体2が平行に2本配置された例を示しているが、信号線路導体2の数は使用される素子やモジュールに合わせることによって決まるものであるので、信号線路導体2の数が1本である場合や2本より多い場合もある。
第1の接地導体3と第2の接地導体3aとを接続する接続導体3bは、図1に示す例のように、誘電体基板1の側面に形成された側面導体であってもよいし、図2〜図5に示す例のように誘電体基板1を貫通する貫通導体であってもよい。接続導体3bを貫通導体として、図2〜図5に示す例のように、信号線路導体2を挟むように配置すると、擬似同軸構造となり高周波の信号をより良好に伝送することができるので好ましい。そして、このときの信号線路導体2を挟んだ接続導体3bの間隔(図2に示すW1)を信号線路導体2が伝送する信号の波長の1/2未満とし、また、信号線路導体2に沿って配置された接続導体3bの間隔(図2に示すW2)を伝送する信号の波長の1/4未満にすると、グラウンド付きコプレーナ線路のグラウンドがより強化されることで高次モードの共振を抑えることができ、特性をさらに優れたものとすることができるので好ましい。例えば、40GHzの信号を誘電体基板1に実効誘電率9.5の誘電体を用いて伝送するのであれば、接続導体3bの間隔W1を約1.2mm以下とし、W2を約0.6mm以下とすればよい。
図1(a)および図2(a)に示す例では、配線基板7を上面から透視すると、バイアス導体6と信号線路導体2とが平行に重なっている。信号線路導体2とバイアス導体6との電磁結合をより小さくするためには、図3(a)に示す例のようにバイアス導体6の形状を変えて信号線路導体2からずらし、信号線路導体2との重なりを小さくするのが好ましい。また、図4(a)に示す例では、信号線路導体2を端部付近で屈曲させることで、信号線路導体2とバイアス導体6との重なりを小さくして電磁結合がより小さくなるようにしている。さらに、配線基板7の大きさ等による制限はあるが、図5(a)に示す例のように、信号線路導体2とバイアス導体6とが各々の接続部以外では重ならないようにすると、電磁結合が最も小さくなるので最も好ましい。
なお、バイアス導体6は両端間の少なくとも一部が第2の抵抗体6aからなるものであれば上記のような効果が得られるが、バイアス導体6の全てを第2の抵抗体6aで形成しても構わない。また、貫通導体6cも第2の抵抗体6aで形成してもよい。
また、図1〜図5においては、バイアス導体6の導体部6bは、バイアス導体6の両端部であるバイアス導体6と貫通導体6cとの接続部に配置しているが、それ以外の部分に配置しても構わない。特に、配線基板7を上面から透視して信号線路導体2と重なる位置または信号線路導体2と近い位置に導体部6bを配置する場合は、導体部6bの長さを信号線路導体2により伝送する信号の波長の1/4未満とするのが好ましい。
誘電体基板1は、酸化アルミニウム(アルミナ:Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,ガラスセラミックス等のセラミックスから成る、第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層1cとが積層されたもの、あるいはセラミックスから成る第1の誘電体層1aと、ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等の絶縁性の樹脂から成る第2の誘電体層1bおよび第3の誘電体層1cとが積層されたもの、またはセラミックスから成る第1の誘電体層1aおよび第2の誘電体層1bと樹脂から成る第3の誘電体層1cとが積層されたものである。第2の誘電体層1bと第3の誘電体層1cとの間にバイアス導体6の第2の抵抗体6aおよび導体部6bが形成される。第1の誘電体層1aおよび第2の誘電体層1bおよび第3の誘電体層1cは、1層の誘電体層から成るものであってもよいし、複数の誘電体層から成るものであってもよい。また、例えば誘電体基板1がセラミックスから成る第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層1cとが積層されたものである場合は、第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層1cとが同時焼成により一体的に作製されたものであってもよいし、別々に作製した第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層1cとを接合したものであってもよい。
誘電体基板1の第1の誘電体層1a、第2の誘電体層1bおよび第3の誘電体層1cは、例えば、アルミナ(Al2O3)質セラミックスから成る場合であれば、以下のようにして作製される。まず、Al2O3,酸化珪素(SiO2),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに必要に応じて複数枚積層して生成形体を作製し、これを還元雰囲気中で約1600℃の温度で焼成することにより製作される。なお、生成形体は、Al2O3,SiO2,CaO,MgO等の原料粉末(必要に応じて有機バインダを加えて顆粒状とする。)を金型に充填してプレス成型することによって、所定の形状のものを作製してもよい。
配線基板7の誘電体基板1がセラミックスから成り、第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層が同時焼成により一体的に作製される場合は、第1の誘電体層1aとなるセラミックグリーンシートの上面に、信号線路導体2,第1の接地導体3,バイアス端子電極5用の金属ペースト、および第1の抵抗体4用の抵抗体ペーストを、また下面に第2の接地導体3用の金属ペーストを貫通導体6cと絶縁されるようにスクリーン印刷法等の塗布手段により印刷塗布して形成し、また、第2の誘電体層1bとなるセラミックグリーンシートの下面にバイアス導体6の導体部6b用の金属ペースト、およびバイアス導体6の抵抗体部6a用の抵抗体ペーストを印刷塗布し、第1の誘電体層1aとなるセラミックグリーンシートと第2の誘電体層1bとなるセラミックグリーンシートと第3の誘電体層1cとなるセラミックグリーンシートとを積層し、生成形体を作製しておけばよい。第2の接地導体3用の金属ペーストは、第2の誘電体層1bとなるセラミックグリーンシートの上面に印刷塗布してもよく、バイアス導体6の導体部6b用の金属ペーストおよびバイアス導体6の抵抗体部6a用の抵抗体ペーストは第3の誘電体層1cとなるセラミックグリーンシートの上面に印刷塗布してもよい。接続導体3bが貫通導体である場合は、第1の誘電体層1aとなるセラミックグリーンシートに貫通孔を形成して貫通孔に金属ペーストを充填しておくことにより形成することができる。貫通導体6cも同様に、第1の誘電体層1aとなるセラミックグリーンシートおよび第2の誘電体層1bとなるセラミックグリーンシートに貫通孔を形成して金属ペーストを充填しておけばよい。接続導体3bが側面導体である場合は、生成形体を作製した後に、その側面に金属ペーストを印刷塗布すればよい。金属ペーストは、金属粉末に適当な有機バインダや溶剤を添加混合して作製する。金属粉末は、例えば、第1の誘電体層1aおよび第2の誘電体層1bがアルミナ質セラミックスから成る場合であれば、タングステン(W),モリブデン(Mo),マンガン(Mn)等が用いられ、第1の誘電体層1aおよび第2の誘電体層1bがガラスセラミックスから成る場合であれば、銅(Cu),銀(Ag),パラジウム(Pd),Ag−Pd合金等が用いられる。
誘電体基板1の外表面の信号線路導体2,第1の接地導体3,第1の抵抗体4,バイアス端子電極5,側面導体(接続導体3b)は、セラミックグリーンシートとの同時焼成による形成ではなく、内部の第2の接地導体3aや貫通導体6cや接続導体3bである貫通導体およびバイアス導体6が形成された誘電体基板1を作製した後に、蒸着法等の薄膜形成法にて形成してもよい。特に第1の抵抗体4は、終端抵抗値を所望の値に精度よく合わせて形成することができるので、薄膜形成法にて形成するのが好ましい。
配線基板7の誘電体基板1が別々に作製したセラミックスから成る第1の誘電体層1aと第2の誘電体層1bと第3の誘電体層1cとを接合したものである場合は、信号線路導体2,第1の接地導体3,第2の接地導体3a,バイアス端子電極5は、これらの導体用の金属ペーストを、第1の誘電体層1aとなるセラミックグリーンシートまたは焼成後の第1の誘電体層1aにスクリーン印刷法等の塗布手段により印刷塗布し、焼成することによって第1の誘電体層1aに形成することができる。この第1の誘電体層1aと、同様にしてバイアス導体6を形成した第2の誘電体層1bと、同様にして形成した第3の誘電体層とを積層して接合することによって配線基板7を形成することができる。第2の接地導体3aは第2の誘電体層1bとなるセラミックグリーンシートまたは焼成後の第2の誘電体層1bの上面に、あるいは第1の誘電体層1aの下面と第2の誘電体層1bの上面の両方に形成してもよい。貫通導体6c、貫通導体である接続導体3bは、グリーンシートに貫通孔を形成して貫通孔に金属ペーストを充填しておくことにより、あるいは焼成後の誘電体層1a,1bに形成した貫通孔に金属ペーストを充填して焼成することにより形成することができる。また、この場合も信号線路導体2,第1の接地導体3,第2の接地導体3a,第1の抵抗体4,バイアス端子電極5,バイアス導体6(第2の抵抗体6aおよび導体部6b)は、内部に貫通導体6cおよび接続導体3である貫通導体が形成された第1の誘電体層1aおよび第2の誘電体層1bを作製した後に、蒸着法等の薄膜形成法にて形成してもよい。接続導体3bが側面導体である場合は、第1の誘電体層1aと第2の誘電体層1bとを積層して接合した後に薄膜形成法により形成すればよい。第1の誘電体層1aと第2の誘電体層1bとを接合するには、それぞれに形成された貫通導体6c同士をはんだや導電性接着剤等の導電性接合材で接続した後に、周囲をエポキシ樹脂等の絶縁性樹脂で接合したり、異方性導電樹脂により接着したりすればよい。第2の接地導体3aを第1の誘電体層1aの下面と第2の誘電体層1bの上面の両方に形成した場合は、第2の接地導体3a同士をはんだや導電性接着剤等の導電性接合材で接続することができる。第3の誘電体層1cはバイアス導体6と外部の導体、例えば配線基板7を搭載する金属製の基体との絶縁のために設けられた層であるので、バイアス導体6を覆うように絶縁性の接着剤で接着すればよい。
配線基板7の誘電体基板1が、例えばセラミックスから成る第1の誘電体層1aと絶縁性の樹脂から成る第2の誘電体層1bおよび第3の誘電体層1cとが積層されたものである場合は、上記と同様にして作製された、信号線路導体2,第1の接地導体3,第2の接地導体3a,第1の抵抗体4,バイアス端子電極5,貫通導体6cおよび接続導体3bが形成された第1の誘電体層1aの上に、上述したような絶縁性樹脂から成る誘電体層1bを形成し、第1の誘電体層1aの貫通導体6cに接続するように、第2の誘電体層1bにも貫通導体6cを形成して、その上に薄膜形成法によりバイアス導体6(第2の抵抗体6aおよび導体部6b)を形成し、さらにその上に絶縁性樹脂から成る誘電体層1cを形成する。
セラミックスから成る第1の誘電体層1aの上に絶縁性樹脂から成る第2の誘電体層1bを形成するには、例えば、絶縁性樹脂がポリイミド樹脂から成る場合には、ワニス状のポリイミド前駆体を第1の誘電体層1aの上面にスピンコート法,ダイコート法,カーテンコート法,印刷法等の塗布法により塗布し、しかる後、400℃程度の熱で硬化させてポリイミド化させることによって、10μm〜100μm程度の厚みに形成する。あるいは、上記絶縁性樹脂から成る10μm〜100μm程度のシートの下面に、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂,エポキシ樹脂等の樹脂接着剤を乾燥厚みで5μm〜20μm程度にドクターブレード法等の塗布法にて塗布して乾燥させることで接着剤層を形成し、これを第1の誘電体層1aの上に重ねて加熱プレスすることで形成する。塗布・硬化や加熱プレスを繰り返すことにより10μm〜50μmの絶縁性樹脂層を複数層積層して、上記の厚みの第2の誘電体層1bとしてもよい。フィルムの樹脂を用いる方法は、複数のフィルムを一括してプレスすることが可能であり、1層毎に塗布および硬化を行なう必要がないので、製造工程を短くすることができる。第2の誘電体層1bの上への絶縁性樹脂から成る第3の誘電体層1cの形成も同様にして行なえばよい。
絶縁性樹脂から成る第2の誘電体層1bに貫通導体6cを形成する場合は、例えば、直径20μm〜100μmの貫通孔を形成して貫通孔内に導体を形成することで貫通導体を形成する。貫通孔の形成方法は、まず絶縁性樹脂層上に開口を有するレジスト膜を形成するとともにこのレジスト膜の開口に位置する絶縁性樹脂層をエッチングすることによって、あるいはレーザを使い直接絶縁性樹脂層の一部を除去することによって形成される。このときのレーザはエキシマレーザ,CO2レーザ等を用いることができるが、貫通孔の内壁の形状を垂直に近く調整でき、さらに貫通孔の内壁面を滑らかに加工できる紫外線レーザで形成しておくのが望ましい。あるいは、ワニス状の樹脂を塗布する方法の場合であれば、感光性の樹脂を用いて、例えば露光により貫通孔が形成される部分以外を硬化させて、貫通孔が形成される部分の樹脂をエッチングにより除去することにより貫通孔を形成してもよい。貫通孔内に導体を形成するには、例えば、銅等の金属粉末と樹脂を主成分とする導体ペーストを絶縁性樹脂層の貫通孔に充填しておくことにより貫通孔が導体により充填されたものが形成される。あるいは、貫通孔の底面に位置する第1の誘電体層に形成された貫通導体が露出した面および貫通孔の内面に薄膜形成法により導体層を形成し、その上にめっき法により銅(Cu),金(Au),ニッケル(Ni)等の電気抵抗の小さい金属から成るめっき皮膜を形成してもよい。このめっき皮膜の厚みを厚くすると貫通孔が導体により充填されたものとすることができる。
信号線路導体2,第1の接地導体3,第2の接地導体3a,バイアス端子電極5,バイアス導体6の導体部6bを薄膜形成法を用いて形成する場合は、窒化タンタル(Ta2N),ニッケル−クロム(Ni−Cr)合金,チタン(Ti)等から成る密着金属層の上に、ニッケル(Ni),ニッケル−クロム(Ni−Cr)合金,パラジウム(Pd),白金(Pt)等から成る拡散防止層を介して、銅(Cu),金(Au),ニッケル(Ni)等の電気抵抗の小さい金属から成る主導体層を形成する。薄膜形成法で信号線路導体2等の配線を貫通導体6cおよび接続導体3bの貫通導体の上に形成する場合は、貫通導体6cおよび接続導体3bの貫通導体が誘電体基板1の表面から露出する部分には、ニッケル(Ni)や金(Au)等の表面保護層を形成しておくことが好ましい。
第1の抵抗体4の終端抵抗値およびバイアス導体6の第2の抵抗体6aの抵抗値は、伝送される高周波信号の周波数や信号線路導体2の特性インピーダンスに応じて、適当な材質を選択し、その厚みや幅および形状を適宜設定して所望の値に設定される。
第1の抵抗体4およびバイアス導体6の第2の抵抗体6aは、所定の抵抗値が得られるものであれば特に制限はなく、薄膜形成法により第1の抵抗体4および第2の抵抗体6aを形成する場合は、例えば窒化タンタル(Ta2N),ニクロム(Ni−Cr合金)等の薄膜を用いて形成する。また、抵抗体ペーストを印刷塗布して焼成することにより形成する場合は、RuO2等を主成分とする厚膜を用いて形成する。抵抗体ペーストは、主にガラス組成物、導電性材料、抵抗値および温度特性の調整等を目的とした金属酸化物等の添加物からなり、これらが有機ビヒクルと混合されてなるものである。ガラス組成物は、例えばCaO,B2O3,SiO2およびMnOを含むCa−B−Si−Mn−O系の鉛を含まないガラス組成が挙げられる。導電性材料としては、RuO2等のルテニウム酸化物や、Ag−Pd合金,Ag−Pt合金,TaN,WC,LaB6,MoSiO2,TaSiO2および金属(Ag,Au,Pt,Pd,Cu,Ni,W,Mo等)が挙げられる。金属酸化物等の添加物としては、例えばV2O5,CuO,ZnO,CoO,MnO2,Mn3O4が挙げられる。
配線基板7は、例えば、比誘電率が9.5の酸化アルミニウム質焼結体から成り、厚みが0.2mmである第1の誘電体層1aを用いた場合であれば、信号線路導体2の幅を0.1mmとし、厚みを0.002mmとして、その両側に0.053mmの間隔を設けて同じ厚みで第1の誘電体層1aの上面の外周縁まで第1の接地導体3を形成し、第1の誘電体層1aの下面の全体に第2の接地導体3aを形成して接続導体3bにより接続することにより、信号線路導体2を50Ωにインピーダンス整合させたグラウンド付きコプレーナ線路とすることができる。インピーダンスは第1の誘電体層1aだけで決まるので、この下面に、例えば、任意の厚みで比誘電率が3.4のポリイミド樹脂から成る第2の誘電体層1bおよび第3の誘電体層1cを形成することにより、50Ωにインピーダンスを整合させた誘電体基板1とすることができる。また、終端抵抗である第1の抵抗体4は抵抗値が50Ωになるように形成する。例えば第1の抵抗体4を薄膜で形成する場合であれば、窒化タンタル(Ta2N)薄膜の幅を0.1mmとし、長さを0.1mmとし、厚みを約0.1μmとすることで、第1の抵抗体4の抵抗値が約50Ωとなる。必要に応じて形成した第1の抵抗体4の一部をレーザ加工により除去することで、抵抗値をさらに精度良く調整すればよい。
バイアス導体6の一部が第2の抵抗体6aである場合に、第2の抵抗体6aの単位長さ当たりの電気抵抗が導体部6bの100倍以上であると、電磁結合による共振を第2の抵抗体6aでほとんど熱エネルギーに変換して減衰することができ、その共振によるノイズが信号線路導体2に反射して返ることを減少させることができるので好ましい。ここで第2の抵抗体6aが窒化タンタル(Ta2N)の場合は、窒化タンタルの比抵抗は125μΩ・cmであり、導体部6bが銅(Cu)の場合は、銅の比抵抗は1.55μΩ・cmであるので、バイアス導体6において第2の抵抗体6aと導体部6bが同じ幅であれば、導体部6bの銅の厚みを第2の抵抗体6aの窒化タンタルよりも約25%厚く形成することで、第2の抵抗体6aの単位長さ当たりの電気抵抗を導体部6bの単位長さ当たりの電気抵抗の100倍以上にすることができる。
また、バイアス導体6に信号線路導体2の高周波信号が漏れないように、コンデンサを第1の抵抗体4と信号線路導体2との間に配置してもよい。このコンデンサは、バイアス導体6に流れる電流は直流であるので、その電流をカットして終端抵抗(第1の抵抗体4)に流れ込むことを防ぐ働きをする。
図7(a)は本発明の半導体装置の実施の形態の一例を示す平面図であり、図7(b)は図7(a)のA−A線における断面図である。これらの図において、8は基体、8aは搭載部、8bは基体固定孔、9は枠体、9aは固定孔、10はバイアス端子、11は半導体素子、12は蓋体、13は信号端子、14は封止材、15は中継基板、16はボンディングワイヤである。なお、これらの図のうち平面図は、蓋体12を外した状態を示している。
本発明の半導体素子収納用パッケージは主として基体8と、基体8の上面に接合された枠体9と、枠体9内の基体8の上面に搭載された配線基板7と、配線基板7のバイアス端子電極5に電気的に接続されたバイアス端子10とで構成され、この半導体素子収納用パッケージに半導体素子11を搭載して配線基板7の信号線路導体2および第1の接地導体3に電気的に接続し、蓋体12を枠体9の上面に接合することにより封止して、本発明の半導体装置が構成される。
本発明の半導体素子収納用パッケージは、上面に配線基板7および半導体素子11を搭載する搭載部8aを有する基体8と、基体8の上面に接合された搭載部8aを取り囲む枠体9と、搭載部8aに搭載された上記構成のいずれかの本発明の配線基板7と、配線基板7のバイアス端子電極5に電気的に接続されたバイアス端子10とを具備することを特徴とするものである。このような構成としたことから、半導体素子11に配線基板7の信号線路導体2を介してバイアス電圧を供給することができるとともに、本発明の配線基板7により良好な終端特性が得られるので、高周波においても半導体素子11が安定に動作する半導体装置を提供することができる。
本発明の半導体装置は、例えば図7に示す例のように、上記構成の本発明の半導体素子収納用パッケージと、搭載部8aに搭載されて信号線路導体2および第1の接地導体3に電気的に接続された半導体素子11と、枠体9の上面に接合された蓋体12とを具備するものである。このような構成としたことから、本発明の配線基板7により良好な終端特性が得られるので、高周波においても半導体素子11が安定に動作する半導体装置を提供することができる。
基体8は、Fe−Ni−Co合金等の金属やCu−W焼結材等の金属や酸化アルミニウム(アルミナ:Al2O3)質焼結体,窒化アルミニウム(AlN)質焼結体,窒化珪素(Si3N4)質焼結体等のセラミックスから成る板状体である。基体8の搭載部8aに搭載される半導体素子11に発生する熱を良好に放出するためには、熱伝導率の大きい、金属や窒化アルミニウム等の高熱伝導率のものを用いるのが好ましく、さらにコストを考慮すると金属から成るものが好ましい。また、基体8が金属から成る場合は、基体8を半導体素子11や金属製の枠体9に固定された信号端子13の共通の接地導体として用いることができる。
基体8が金属から成る場合であれば、例えば金属インゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法により、または射出成形したものに切削加工等を施すことによって、所定の形状に製作される。また、基体8がセラミックスから成る場合であれば、誘電体基板1の第1の誘電体層1aおよび第2の誘電体層1bがセラミックスから成る場合と同様にして作製することができる。なお、基体8は、図7に示す例のような四角形の板状体に限定されるものではなく、円形または多角形状の板状体であってもよい。また、図7に示す例のように、例えば、基体8を外部基板にねじ止めして固定するために用いる基体固定孔8bを基体8のコーナー部に設けてもよい。
配線基板7の基体8への搭載は、エポキシ樹脂等の接着剤あるいはガラスやはんだなどで固定して行なわれる。配線基板7を基体8にAu−SnやPb−Sn等のはんだで接合する場合には、配線基板7の下面に厚膜法や薄膜法で金属接合層を形成しておけばよい。基体8がセラミックスから成る場合は、搭載部8aにも同様の金属接合層を形成しておくとよい。
基体8と、基体8の搭載部8aを取り囲む枠体9とにより、内側に半導体素子11を収容する空所を有する容器体となる。
枠体9は、基体8と同様のFe−Ni−Co合金やCu−Wの焼結材等の金属や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体等のセラミックスから成るものである。なお、枠体9がセラミックスから成る場合は、その表面にメタライズ層等の導体層が形成されているのが好ましい。枠体9は、金属から成るか、または表面に導体層が形成された誘電体材料から成ることにより、内部の半導体素子11によって発生する放射ノイズまたは枠体9の外側から侵入して来る放射ノイズを遮蔽することができる。
基体8および枠体9が金属から成る場合であれば、基体8と枠体9とを同時に一体成形するか、打ち抜き加工等の金属加工法により作製した枠体9を、基体8にAgろう等のろう材によりろう付けする、または、シーム溶接法等の溶接法により接合することで作製することができる。基体8および枠体9の一方がセラミックスから成り、他方が金属から成る場合は、セラミックから成る方の接合面にメタライズ等で金属層を形成しておけば、同様にろう付けやシーム溶接法等の溶接法により接合するか、活性金属を含むろう材により直接接合することで作製することができる。基体8および枠体9がセラミックスから成る場合であれば、基体8と枠体9とを同時に一体成形するか、それぞれの枠体9の基体8との接合面に金属層を形成しておいてろう材で接合するか、あるいは活性金属を含むろう材により直接接合することにより作製することができる。
図7に示す例では、外部より半導体素子11に駆動信号等を入力させる入出力用の信号端子13が枠体9に設置されている。Fe−Ni−Co合金等の金属から成る信号端子13は枠体9の側面に形成された固定孔9aにガラスから成る封止材14の中心を貫通して固定されている。あるいは、信号端子13を金属環内に封止材14で固定した後に、固定孔9a内に金属環を嵌め込むとともにAu−Sn半田やPb−Sn半田等の封着材により固定孔9aに接合してもよい。
基体8および枠体9が金属から成る場合は、その表面には、耐食性に優れ、ろう材との濡れ性に優れた厚さが0.5〜9μmのNi層と厚さが0.5〜5μmのAu層とをめっき法により順次被着させておくのがよい。これにより、基体1が酸化腐食するのを有効に防止することができるとともに、配線基板7や半導体素子11をはんだにより良好に接合することができる。また、基体8および枠体9がセラミックスから成る場合に、表面に形成される金属層の表面にも同様のめっき皮膜を被着させておくのがよい。
バイアス端子10は、Fe−Ni−Co合金等の金属を打ち抜き加工等の金属加工法により加工することで作製され、ガラス等により枠体9の側面に形成された貫通孔内に固定される。
枠体9内の基体8の上面に搭載された配線基板7のバイアス端子電極5とバイアス端子10とを電気的に接続することで、本発明の半導体素子収納用パッケージとなる。バイアス端子電極5とバイアス端子10との電気的接続は、ボンディングワイヤ16により行なう。
半導体素子11は、IC(Integrated circuit),LSI(Large Scale Integrated circuit),LD(Laser Diode),PD(Photo Diode)であり、基体8の搭載部8aへの搭載は、Agろう,Ag−Cuろう等のろう材により、またはAu−SnはんだやPb−Snはんだ等のはんだにより、またはエポキシ樹脂等の接着剤により、基体8の上面に強固に接着固定することによって行なう。
半導体素子11は、その電極が配線基板7の信号線路導体2および第1の接地導体3にそれぞれボンディングワイヤ16を介して電気的に接続される。また、図7に示す例では、半導体素子11と信号端子13とが、それらの間の基体8の上面に搭載された中継基板15を介して電気的に接続されている。具体的には、半導体素子11の電極と中継基板15の上面に形成された信号線路導体とがボンディングワイヤ16により電気的に接続され、中継基板15の信号線路導体と信号端子13とがろう材等から成る導電性接着材を介して電気的に接続される。
中継基板15は、セラミックスから成る誘電体基板上に信号線路導体が形成されたものであり、配線基板7と同様にして作製することができ、配線基板7と同様の方法で基体8の上に搭載される。配線基板7や半導体素子11、およびその他の中継基板15等の部品の基体8への搭載は、フラックス等の有機物を含まないAu−SnやPb−Sn等のはんだを用いて接合すると、後工程で加熱される工程を経たとしても有機物起因のガスが発生しないので好ましい。
そして、本発明の半導体素子収納用パッケージに半導体素子11を搭載して、半導体素子11と配線基板7の信号線路導体2および第1の接地導体3とを電気的に接続した後に、ろう付け法やシームウエルド法等の溶接法により枠体9の上面に蓋体12を接合し、パッケージ内部を気密に封止することによって、本発明の半導体装置となる。
蓋体12は、Fe−Ni−Co合金やCu−Wの焼結材等の金属や酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,窒化珪素質焼結体等のセラミックスから成る、板状のものである。図7に示す例のように、蓋体12の下面に段差を設けると、枠体9との位置合わせが容易となるのでよい。また、蓋体12がセラミックスから成る場合は、下面の周縁部に厚膜法や薄膜法で金属接合層を形成しておくことにより、ろう材による接合が可能となる。
なお、本発明は、上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、半導体素子11は、これに代えてLiNbO3(ニオブ酸リチウム:LN)の単結晶基板を用いた光変調素子を搭載したLN光変調器であっても構わない。
1:誘電体基板
1a:第1の誘電体層
1b:第2の誘電体層
1c:第3の誘電体層
2:信号線路導体
3:第1の接地導体
3a:第2の接地導体
3b:接続導体
4:第1の抵抗体
5:バイアス端子電極
6:バイアス導体
6a:第2の抵抗体
6b:導体部
6c:貫通導体
7:配線基板
8:基体
8a:搭載部
8b:基体固定孔
9:枠体
9a:固定孔
10:バイアス端子
11:半導体素子
12:蓋体
13:信号端子
14:封止材
15:中継基板
16:ボンディングワイヤ
1a:第1の誘電体層
1b:第2の誘電体層
1c:第3の誘電体層
2:信号線路導体
3:第1の接地導体
3a:第2の接地導体
3b:接続導体
4:第1の抵抗体
5:バイアス端子電極
6:バイアス導体
6a:第2の抵抗体
6b:導体部
6c:貫通導体
7:配線基板
8:基体
8a:搭載部
8b:基体固定孔
9:枠体
9a:固定孔
10:バイアス端子
11:半導体素子
12:蓋体
13:信号端子
14:封止材
15:中継基板
16:ボンディングワイヤ
Claims (4)
- 誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された第1の接地導体と、前記誘電体基板の内部に配置された、前記第1の接地導体と接続導体を介して接続されている第2の接地導体と、前記信号線路導体の一端と前記第1の接地導体とを接続する第1の抵抗体と、前記誘電体基板の一方主面上に前記第1の接地導体と絶縁されて配置されたバイアス端子電極と、前記第2の接地導体と前記誘電体基板の他方主面との間の前記誘電体基板の内部に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されており、両端間の少なくとも一部が第2の抵抗体からなるバイアス導体とを具備することを特徴とする配線基板。
- 前記バイアス導体の前記第2の抵抗体以外の導体部の長さが、前記信号線路導体により伝送する信号の波長の1/4未満であることを特徴とする請求項1に記載の配線基板。
- 上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された請求項1または請求項2に記載の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とする半導体素子収納用パッケージ。
- 請求項3に記載の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記第1の接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276384A JP2010109407A (ja) | 2008-10-28 | 2008-10-28 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276384A JP2010109407A (ja) | 2008-10-28 | 2008-10-28 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010109407A true JP2010109407A (ja) | 2010-05-13 |
Family
ID=42298465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276384A Pending JP2010109407A (ja) | 2008-10-28 | 2008-10-28 | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010109407A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122269A1 (ja) * | 2016-01-12 | 2017-07-20 | 三菱電機株式会社 | 終端器及び高周波回路 |
-
2008
- 2008-10-28 JP JP2008276384A patent/JP2010109407A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017122269A1 (ja) * | 2016-01-12 | 2017-07-20 | 三菱電機株式会社 | 終端器及び高周波回路 |
JP6279189B2 (ja) * | 2016-01-12 | 2018-02-14 | 三菱電機株式会社 | 終端器及び高周波回路 |
JPWO2017122269A1 (ja) * | 2016-01-12 | 2018-03-29 | 三菱電機株式会社 | 終端器及び高周波回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5473583B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP5334887B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP2009158511A (ja) | 入出力端子及び半導体素子収納用パッケージ | |
JP2013140925A (ja) | 減衰器 | |
JP5926290B2 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2010056203A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2003152124A (ja) | 高周波用パッケージ | |
JP2010103453A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP2010109407A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP3935082B2 (ja) | 高周波用パッケージ | |
JP2010129647A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP5404484B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
JP4003650B2 (ja) | 非可逆回路素子、非可逆回路素子の実装構造および通信装置 | |
JP2010135712A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP5171751B2 (ja) | 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置 | |
JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP2002319645A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP2003069315A (ja) | 積層型方向性結合器 |