JP5171751B2 - 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置 - Google Patents

配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置 Download PDF

Info

Publication number
JP5171751B2
JP5171751B2 JP2009171758A JP2009171758A JP5171751B2 JP 5171751 B2 JP5171751 B2 JP 5171751B2 JP 2009171758 A JP2009171758 A JP 2009171758A JP 2009171758 A JP2009171758 A JP 2009171758A JP 5171751 B2 JP5171751 B2 JP 5171751B2
Authority
JP
Japan
Prior art keywords
wiring conductor
resistor
active element
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009171758A
Other languages
English (en)
Other versions
JP2010135738A (ja
Inventor
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009171758A priority Critical patent/JP5171751B2/ja
Publication of JP2010135738A publication Critical patent/JP2010135738A/ja
Application granted granted Critical
Publication of JP5171751B2 publication Critical patent/JP5171751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Waveguide Connection Structure (AREA)

Description

本発明は、配線基板ならびにこれを用いた能動素子収納用パッケージおよび能動素子装置に関するものである。能動素子装置は、例えば、光通信および無線通信の高周波通信の分野で好適に用いることができる。
従来から、能動素子装置には、終端抵抗基板として、一端が能動素子に電気的に接続され、他端が終端抵抗を介して接地される、高周波信号を伝送する線路導体と、線路導体の途中に一方の端部が接続されるとともに他方の端部が直流電源に接続されたバイアス線路と、このバイアス線路の途中に配置された抵抗体(バイアス抵抗)とを備えた配線基板が用いられている(例えば、特許文献1を参照。)。この配線基板によれば、バイアス線路に抵抗体を備えることで、バイアス線路への高周波信号の流れ込みを抑制することができ、バイアス線路からの高周波信号の反射によるノイズによって、能動素子が誤作動するのを防ぐことができる。
また、この従来の配線基板では、終端抵抗とバイアス線路の接続部との間にコンデンサを挿入して、バイアス線路から供給される直流電流が終端抵抗へ流れないようにすることも行なわれている。
特開2006−13351号公報
しかしながら、近年、伝達する情報量の増加に伴い、より高速な信号処理に対応可能な配線基板が求められている。高速信号に含まれる低周波成分を通すためには高容量のコンデンサが求められ、また、LN変調器に用いられる配線基板においては、駆動電圧が高いことから高耐電圧のコンデンサを搭載する場合が多く、いずれの場合でも大型のコンデンサを搭載することが求められるようになっている。
従来の配線基板において、バイアス線路から終端抵抗へ流れる直流成分を遮断するための大型のコンデンサが搭載される場合は、コンデンサの幅が線路導体の幅より大きくなることから、コンデンサの部分で線路導体の幅が大きくなることによって高周波信号の反射が発生してしまうので、また、高周波領域におけるコンデンサ自体の周波数特性による高周波信号の反射が発生するので、反射によるノイズによって信号線路による高周波信号の伝送特性が低下してしまい、信号線路の端部に接続された終端抵抗による信号の終端ができなくなってしまう場合があるという問題点があった。
本発明は、上記課題に鑑みてなされたものであり、終端抵抗を備えた配線基板において、搭載するコンデンサを大型化しても、高周波信号の反射によるノイズ量がより低減され、終端抵抗による良好な終端が可能な配線基板ならびにこれを用いた能動素子収納用パッケージおよび能動素子装置を提供することを目的とする。
本発明の配線基板は、誘電体基板と、該誘電体基板の主面上に配置され、一方の端部が終端抵抗を介して接地導体に接続されて、他方の端部が能動素子に電気的に接続される第1の配線導体と、該第1の配線導体の前記他方の端部と前記終端抵抗との間の途中に直列に接続されたコンデンサと、前記第1の配線導体の前記他方の端部と前記コンデンサとの間の途中に直列に接続された第1の抵抗体と、一方の端部が前記第1の配線導体の前記他方の端部と前記コンデンサとの間において前記第1の配線導体と電気的に接続され、他方の端部が直流電源と電気的に接続される第2の配線導体と、前記第1の配線導体と前記第2の配線導体との間または前記第2の配線導体の前記一方の端部と前記他方の端部との間の途中に直列に接続された第2の抵抗体とを備えており、前記第1の抵抗体の抵抗値をR1、前記第2の抵抗体の抵抗値をR2、前記終端抵抗の抵抗値をRt、前記能動素子のインピーダンスをZ1とした場合に、R1<Z1<R2,0.8Z1≦R1+Rt≦1.2Z1の関係式を満たすことを特徴とするものである。
また、本発明の配線基板は、上記構成において、前記第1の配線導体は、前記他方の端部から前記第1の抵抗体との第1の接続部にかけて幅が大きくなっており、該第1の接続部から前記コンデンサとの第2の接続部にかけて幅がさらに大きくなっており、前記他方の端部と前記第2の接続部との間における、前記他方の端部より幅が大きく前記第2の接続部より幅が小さい部分の長さは、前記第1の配線導体を伝送する高周波信号の波長の4分の1以下であることを特徴とするものである。
また、本発明の配線基板は、上記各構成において、前記第1の抵抗体が、前記第1の配線導体における前記第2の配線導体の接続部分と前記他方の端部との間に配置されていることを特徴とするものである。
また、本発明の配線基板は、上記各構成において、前記第1の抵抗体が、前記第1の配線導体における前記第2の配線導体の接続部分と前記コンデンサとの間に配置されていることを特徴とするものである。
また、本発明の能動素子収納用パッケージは、主面上に能動素子を搭載する搭載部を有する基体と、該基体の主面上に前記搭載部に近接して配設された請求項1乃至請求項4のいずれかに記載の配線基板および回路基板と、前記基体の主面上に、前記搭載部、前記配線基板および前記回路基板を囲うように配設された枠体とを備えていることを特徴とするものである。
また、本発明の能動素子装置は、上記構成の本発明の能動素子収納用パッケージと、前記基体の前記搭載部に搭載され、前記回路基板および前記配線基板に電気的に接続された能動素子と、前記枠体に接合され、前記回路基板、前記配線基板および前記能動素子を封止する蓋体とを備えていることを特徴とするものである。
本発明の配線基板によれば、コンデンサと第1の配線導体の他方の端部との間の途中に直列に接続された第1の抵抗体を備えていることから、コンデンサ自体の周波数特性による高周波信号の反射を吸収することができ、反射によって第1の配線導体に入射するノイズ量を低減することができるので、第1の配線導体によって高周波信号を良好に伝送して、第1の配線導体の端部に接続された終端抵抗によって高周波信号を終端させることができる配線基板となる。
また、本発明の配線基板によれば、上記構成において、第1の配線導体は、他方の端部から第1の抵抗体との第1の接続部にかけて幅が大きくなっており、第1の接続部からコンデンサとの第2の接続部にかけて幅がさらに大きくなっており、他方の端部と第2の接続部との間における、他方の端部より幅が大きく第2の接続部より幅が小さい部分の長さは、第1の配線導体を伝送する高周波信号の波長の4分の1以下であるときには、能動素子のインピーダンスとマッチングするように微細な幅で形成された第1の配線導体の他方の端部に対して、大型のコンデンサを搭載するために第2の接続部の幅を大きくした場合であっても、それらの間の部分の幅をそれらの幅の中間の幅としているので、第1の配線導体におけるインピーダンスのミスマッチが低減されるとともに、この部分の長さが第1の配線導体を伝送する高周波信号の波長の4分の1以下であることから、この部分における信号の反射が抑えられ、ノイズ量がより低減された配線基板となる。
また、本発明の配線基板によれば、上記構成において、第1の抵抗体が、第1の配線導体における第2の配線導体の接続部分と他方の端部との間に配置されているときには、第1の配線導体と第2の配線導体との接続部分および第2の配線導体の第1の配線導体との接続部分から第2の抵抗体までの間の部分での反射によって、第1の配線導体の他方の端部(に接続される能動素子)に向かって流れ込んだ高周波信号(反射信号)の一部を、第1の抵抗体によって吸収することができ、ノイズ量をより低減することができる。
また、本発明の配線基板によれば、上記構成において、第1の抵抗体が、第1の配線導体における第2の配線導体の接続部分とコンデンサとの接続部との間に配置されているときには、直流電源が接続される第2の配線導体の他方の端部と能動素子が接続される第1の配線導体の他方の端部との間には、第1の抵抗体は存在せずに第2の抵抗体のみが存在することから、この間の抵抗値が小さいものとなるので第2の配線導体によって能動素子に供給する直流バイアス電流を低電圧にすることができる。
本発明の能動素子収納用パッケージによれば、主面上に能動素子を搭載する搭載部を有する基体と、基体の主面上に搭載部に近接して配設された上記構成の本発明の配線基板および回路基板と、基体の主面上に、搭載部、配線基板および回路基板を囲うように配設された枠体とを備えていることから、良好な終端特性を有する能動素子収納用パッケージを提供することができる。
本発明の能動素子装置によれば、上記構成の本発明の能動素子収納用パッケージと、基体の搭載部に搭載され、回路基板および配線基板に電気的に接続された能動素子と、枠体に接合され、回路基板、配線基板および能動素子を封止する蓋体とを備えていることから、内部に載置された能動素子の封止性に優れ、また、良好な終端特性によって能動素子が安定して動作する、信頼性の高い能動素子装置を提供することができる。
(a)は本発明の配線基板の実施の形態の一例(第1の実施形態)を示す平面図であり、(b)は(a)のA−A線における断面図である。 図1に示す配線基板の等価回路図である。 (a)は本発明の配線基板の実施の形態の他の例(第2の実施形態)を示す平面図であり、(b)は(a)のA−A線における断面図である。 図3に示す配線基板の等価回路図である。 (a)は本発明の配線基板の実施の形態のさらに他の例(第3の実施形態)を示す平面図であり、(b)は(a)のA部を拡大して示す平面図である。 (a)は本発明の配線基板の実施の形態のさらに他の例(第4の実施形態)を示す平面図であり、(b)は(a)のA部を拡大して示す平面図である。 本発明の能動素子収納用パッケージおよび能動素子装置の実施の形態の一例を示す断面図である。
以下、本発明の配線基板について図面を用いて詳細に説明する。図1〜図7において、1は配線基板、3は誘電体基板、3aは主面、5はコンデンサ、7は能動素子、9は第1の配線導体、11は第1の抵抗体、13は第2の配線導体、15は第2の抵抗体、17は接地導体、19は終端抵抗、21は能動素子収納用パッケージ、23は基体、25は回路基板、27は枠体、29は能動素子装置、31は蓋体、33はボンディングワイヤ、35は取出電極である。なお、図1(a),図3(a),図5および図6は平面図であるが、これらの図においては、コンデンサ5,第1の配線導体9,第1の抵抗体11,第2の配線導体13,第2の抵抗体15,接地導体17および終端抵抗19が認識しやすいようにハッチングを施してある。
図1〜図6に示す例のように、本発明の配線基板1は、誘電体基板3と、誘電体基板3の主面3a上に配置され、一方の端部が終端抵抗19を介して接地導体に接続され、他方の端部が能動素子7に電気的に接続される第1の配線導体9と、第1の配線導体9の他方の端部と終端抵抗19との間に直列に接続されたコンデンサ5と、コンデンサ5と第1の配線導体9の他方の端部との間に直列に接続された第1の抵抗体11と、一方の端部が第1の配線導体9と電気的に接続されており、他方の端部が直流電源と電気的に接続される、長さ方向の一部が第2の抵抗体15である第2の配線導体13とを備えている配線基板1である。そして、コンデンサ5と第1の配線導体9の他方の端部との間に直列に接続された第1の抵抗体11を備えていることを特徴とするものである。
図1に示す例では、第1の配線導体9の一方の端部は終端抵抗19の一端部に接続され、終端抵抗19の他端部は誘電体基板3の側面に配置された接地導体17に接続されている。この接地導体17は、配線基板1を能動素子収納用パッケージ21に搭載した際に、能動素子収納用パッケージ21の接地電位の部分に接続される。
本発明の配線基板1における第1の配線導体9は、その一方の端部が終端抵抗19を介して接地導体に接続されることで、他方の端部に電気的に接続される能動素子7を終端させるためのものである。第2の配線導体13は、第1の配線導体9および能動素子7に伝送する高周波信号にバイアス電圧をかけるためのものである。この第2の配線導体13と第1の配線導体9との間または第2の配線導体13の一方の端部と他方の端部との間の途中に直列に接続された第2の抵抗体15があることで、第1の配線導体9を伝送する高周波信号がバイアス線路である第2の配線導体13に流れ込むのを抑制しつつ、能動素子7にかかるバイアス電圧をコントロールすることができる。また、第1の配線導体9の他方の端部と終端抵抗19との間にコンデンサ5が直列に接続されていることでバイアス線路である第2の配線導体13から供給される直流電流が終端抵抗19へ流れないようにすることができる。このとき、交流である高周波信号は、コンデンサ5を通過して終端抵抗19まで流れるので、第1の配線導体9の他方の端部に電気的に接続される能動素子7は終端抵抗19により終端される。そして、コンデンサ5と第1の配線導体9の他方の端部との間に直列に接続された第1の抵抗体11を備えていることで、コンデンサ5自体の周波数特性による高周波信号の反射を吸収することができるので、第1の配線導体9に入射するノイズ量を低減することができる。その結果として、第1の配線導体9によって高周波信号を良好に伝送して、第1の配線導体9の端部に接続された終端抵抗19によって高周波信号を終端させることができる配線基板1となる。
第1の抵抗体11および第2の抵抗体15の抵抗値については、能動素子7のインピーダンスをZl、第1の抵抗体11の抵抗値をR1、第2の抵抗体15の抵抗値をR2とした場合に、R1<Zl<R2であることが好ましい。R1をZlより小さくすることによって、能動素子7から第1の配線導体9の他方の端部を介して入力された高周波信号が、第1の抵抗体11にて反射されることなく終端抵抗19まで伝送されるので、終端抵抗19によって効率よく終端させることができる。また、R2をZlより大きくすることで、第2の抵抗体15によって、第1の配線導体9を伝送する高周波信号がバイアス線路である第2の配線導体13に流れ込むのを抑制することができる。
また、終端抵抗19の抵抗値をRtとした場合には、R1+Rt=Zlであることが好ましい。これにより、第1の配線導体9における終端抵抗19と第1の抵抗体11との間の距離よりも十分に長い、伝送される高周波信号に含まれる低周波成分もインピーダンスがマッチングされるので、低周波成分の反射によるノイズ量を低減することができ、ノイズがより低減されてより良好な終端特性を有する配線基板となる。また、実用上は、(R1+Rt)とZlとが同じ値でなくても、それらの差が20%程度以内(R1+Rt=0.8〜1.2Zl)であれば、低周波成分のインピーダンスのミスマッチは大きな問題とはならないので、第1の抵抗体11の抵抗値R1および終端抵抗19の抵抗値Rtと能動素子7のインピーダンスZlとの関係をこのようにすればよい。
コンデンサ5は、第2の配線導体13から供給される直流電流が終端抵抗19へ流れないようにするためのものであるので、第2の配線導体13から供給される直流電流に対して十分に耐電圧が確保されている必要があり、コンデンサの定格電圧等を考慮して選ばれる。一方、第1の配線導体9を伝送する高周波信号が終端抵抗19まで流れるようにするために、高周波信号に含まれる低周波成分が十分に通過するような静電容量を有するものが選ばれる。例えば、高周波信号が16kHz以上の周波数成分からなる場合であれば、最低周波数である16kHzの通過量が3dB以上となるようにするには、コンデンサ5は静電容量が0.1μF以上であるものを用いればよい。
第1の配線導体9の寸法,第1の抵抗体11の寸法および抵抗値,第2の配線導体13および第2の抵抗体15の寸法や配置および誘電体基板3の比誘電率や厚みは、能動素子7のインピーダンス等に合わせて適宜設定される。
例えば、配線基板1が、比誘電率が9.6の酸化アルミニウム質焼結体からなり、厚みが0.5mmである誘電体基板3を用いた場合であれば、第1の配線導体9は、幅を0.52mmとして、厚みを0.002mmとすることにより、50Ωにインピーダンス整合させたマイクロストリップ線路とすることができる。第2の配線導体13は、第1の配線導体9と同じ厚みで幅を0.1mmとして、その一部を厚みが0.1μmで長さが0.2mmの窒化タンタルからなる第2の抵抗体15とすれば、R2は約100ΩとなってZl<R2となる。第2の配線導体13の一部を第2の抵抗体15とするには、一部を薄膜や厚膜による抵抗体で形成するか、チップ抵抗を搭載すればよい。また、コンデンサ5は、例えば、静電容量が0.1μFで定格電圧が16Vであるものとして、第1の配線導体9と同等の幅の市販のチップコンデンサを搭載すればよい。また、第1の抵抗体11を厚みが0.1μmで長さが0.26mmの窒化タンタルによって形成して、その抵抗値をR1=25Ωとすれば、このようなコンデンサ5の周波数特性による高周波信号の反射を吸収することができ、R1<Zl<R2となる。そして、終端抵抗19をRt=25Ωとすると、良好に高周波信号終端することができるとともに、R1+Rt=Zlとなる。
図1および図2に示す例のような、本発明の第1の実施形態では、第1の抵抗体11が、第1の配線導体9と第2の配線導体13との接続部分と、能動素子7が接続される他方の端部との間に位置している。これにより、コンデンサ5自体の周波数特性による反射信号に加えて、第1の配線導体9と第2の配線導体13との接続部および第2の配線導体13の第1の配線導体9との接続部分から第2の抵抗体13までの間の部分において発生した反射信号を第1の抵抗体11で熱として吸収することができ、このような反射信号(によるノイズ)の第1の配線導体9の他方の端部に接続される能動素子7への入射を抑制することができる。
図3および図4に示す例のような、本発明の第2の実施形態における配線基板1では、第1の実施形態における配線基板1と比較して、第1の抵抗体11が、第1の配線導体9と第2の配線導体13との接続部分と、コンデンサ5との間に位置している。これにより、コンデンサ5自体の周波数特性による高周波信号の反射については、第1の抵抗体11で熱として吸収することができ、かつ、直流電源が接続される第2の配線導体13の他方の端部と能動素子7が接続される第1の配線導体9の他方の端部との間には、第1の抵抗体11は存在せずに第2の抵抗体15のみが存在することから、この間の抵抗値が小さいものとなるので、第2の配線導体13によって能動素子7に供給する直流バイアス電流を低電圧にすることができる。直流バイアス電流が低電圧になると、直流バイアス電流を供給する装置を小型にすることができることから、配線基板1を搭載した能動素子装置が組み込まれたシステムを小型にすることができるので好ましい。
図3に示す例のような第2の実施形態における配線基板1では、第1の配線導体9は一方の端部から他方の端部にかけてその幅が一定であるのに対して、図5に示す例のような本発明の第3の実施形態における配線基板1では、第1の配線導体9は、他方の端部から第1の抵抗体11との第1の接続部にかけて幅が大きくなっており、第1の接続部からコンデンサ5との第2の接続部にかけて幅がさらに大きくなっている。第1の配線導体9は、他方の端部の能動素子7との接続部の幅はW1であり、コンデンサ5との第2の接続部の幅はW1より大きいW3である。そして、その間の幅W2はW1よりも大きくW3よりも小さい。つまり、第1の配線導体9は、他方の端部からコンデンサ5との第2の接続部にかけて幅がW1<W2<W3と段階的に大きくなっている。これにより、能動素子7のインピーダンスとマッチングするように微細な幅W1で形成された第1の配線導体9の他方の端部に対して、高周波信号に含まれる低周波成分が十分に通過するような高容量で、第2の配線導体13から供給される直流電流が終端抵抗19へ流れないような高耐電圧である大型のコンデンサ5を搭載するために、コンデンサ5との第2の接続部の幅W3を大きくした場合であっても、それらの間の部分の幅W2をそれらの幅の中間の幅としているので、第1の配線導体9におけるインピーダンスのミスマッチが低減される。このとき、幅W2の部分に直列に接続されている第1の抵抗体9の幅は、第1の抵抗体9の部分で線路の幅が変わることによって信号の反射が発生しないように、同じくW2とするのが好ましい。また、この幅がW2の部分の長さLが第1の配線導体9を伝送する高周波信号の波長の4分の1以下であると、この部分における信号の反射が抑えられ、ノイズ量がより低減するので好ましい。
本発明の第3の実施形態における配線基板1は、例えば、比誘電率が9.6の酸化アルミニウム質焼結体からなり、厚みが0.25mmである誘電体基板3を用いた場合であれば、第1の配線導体9の他方の端部の幅W1を0.265mmとし、厚みを0.002mmとすることにより、上述した第1の実施形態の例と同様に50Ωにインピーダンス整合させた微細なマイクロストリップ線路とすることができる。第2の配線導体13および第2の抵抗体15は、上述した第1の実施形態の例と同様にすればよい。第3の実施形態の場合は、コンデンサ5としては、第1の配線導体9の他方の端部の幅W1より大きいサイズのものを選択することができ、例えば、静電容量0.1μFで定格電圧16Vのものとして市販のチップコンデンサから幅が0.5mmである1005型のものを選択して用いることができる。より高静電容量で高定格電圧が必要な場合は、1608型等のより大型のコンデンサを選択することができる。このときの第1の配線導体9のコンデンサ5との接続部分における幅W3は、コンデンサ5の幅と同じ0.5mmとする。
第1の抵抗体11は、その幅をW1より大きくW3より小さい幅であるW2=0.38mmとした場合は、厚みが0.1μmで長さが0.15mmの窒化タンタルによって形成して、その抵抗値をR1=20Ωとすれば、このようなコンデンサ5の周波数特性による高周波信号の反射を吸収することができ、R1<Zl<R2となる。このときの第1の配線導体9の第1の抵抗体11との接続部分の幅も、この部分での反射を抑えるためにW2であり、第1の抵抗体11を含めた、幅がW2である部分9aの長さLが、第1の配線導体9を伝送する高周波信号の高周波成分が例えば40GHzである場合であれば、波長=3.11mmの4分の1以下となるようにその長さを設定する。この場合は、第1の抵抗体11の両側の第1の配線導体9の長さをともに0.31mm以下の接続部とすればよい。また、終端抵抗19は、第1の配線導体9と終端抵抗19との接続部での反射を抑えるために、その幅を第1の配線導体9のコンデンサ5との接続部分における幅W3と同じく0.5mmとし、厚みが0.1μmで長さが0.3mmの窒化タンタルで形成することによって、その抵抗値Rt=30Ωとすることができ、R1+Rt=Zlとなる。
図6に示す例のような、本発明の第4の実施形態における配線基板1は、図5に示す第3の実施形態における配線基板1と比較して、第1の配線導体9は、その幅がW1である部分とW2である部分との間、およびW2である部分とW3である部分との間では、幅が狭いほうから広い方にかけて徐々に幅が広くなるように逆テーパー状となっている。これにより、第1の配線導体9の線幅が変化することによって発生するインピーダンスのミスマッチがさらに低減され、この部分における信号の反射が抑えられて、ノイズ量をより低減することができる。この場合は、幅がW2である部分とその両側の線幅が徐々に変化する部分を含めた長さLが、第1の配線導体9を伝送する高周波信号の波長の4分の1以下であると、この部分における信号の反射が抑えられ、ノイズ量がより低減することができるので好ましい。
誘電体基板3としては、絶縁性の部材を用いることができる。具体的には、酸化アルミニウム,窒化アルミニウム,窒化珪素,ムライト等を主成分とするセラミック材料,ガラス,あるいはガラスとセラミックフィラーとの混合物を焼成して形成されたガラスセラミック材料,エポキシ樹脂,ポリイミド樹脂,四フッ化エチレン樹脂を始めとするフッ素系樹脂等の有機樹脂系材料,有機樹脂−セラミック(ガラスも含む)複合系材料等を用いることができる。
特に、誘電体基板3としてはセラミック材料を用いることが好ましい。これは、セラミック材料は低損失材料であることから、高周波信号を損失なく伝送することができるからである。また、熱伝導率が高く、温度による物性変化が小さいため、抵抗体等で発生した熱による特性変動を抑えることができるからである。
誘電体基板3は、例えば酸化アルミニウム質焼結体から成る場合であれば、まずアルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状とし、これを周知のドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1600℃の温度で焼成することによって製作される。または、Al,SiO,CaO,MgO等の原料粉末に必要に応じて有機バインダーを加えたものを金型に充填してプレス成型することによって所定の形状に成形して、この成形体を約1600度の温度で焼成することによって製作される。
第1の配線導体9,第2の配線導体13および接地導体17としては、導電性の良い部材を用いればよい。具体的には、Au,Ag,Cu,Al,Pt,Pd,WおよびMoのような金属部材を用いることができる。
第1の配線導体9,第2の配線導体13および接地導体17の形成は、誘電体基板3がセラミック材料からなる場合であれば、上記金属部材の粉末に適当な有機バインダーや溶剤を添加混合してペースト状にしたものを、従来周知のスクリーン印刷法により、セラミックグリーンシートまたはその積層体あるいはセラミックスの成形体に所定形状に印刷塗布しておき、これらと同時焼成することによって形成される。誘電体基板3を作製した後に、誘電体基板3上に同様のペーストを印刷塗布して焼成することによって、メタライズ層を焼き付けてもよい。誘電体基板3が有機樹脂からなる場合は、銅(Cu)等の金属箔をエッチング加工により第1の配線導体9,第2の配線導体13および接地導体17の形状に加工したものを転写する方法がある。
また、第1の配線導体9,第2の配線導体13および接地導体17を形成する方法としては、誘電体基板3を作製した後に蒸着法やフォトリソグラフィ法により形成する方法がある。半導体素子等の能動素子7の配線は微細であり、これと接続される第1の配線導体9も対応して微細なものとなるため、蒸着法やフォトリソグラフィ法等の薄膜形成法により形成する方法が好ましい。この場合は、第1の配線導体9,第2の配線導体13および接地導体17の形成前に、必要に応じて基板1aの主面に研磨加工を施すとよい。
以下、第1の配線導体9,第2の配線導体13および接地導体17となる配線導体等を薄膜形成技術により形成する場合について詳細に説明する。配線導体は、例えば密着金属層,拡散防止層および主導体層が順次積層された3層構造の導体層から成る。
密着金属層は、セラミックス等から成る絶縁基板2との密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金および窒化タンタル(TaN)等の熱膨張率がセラミックスと近い金属のうちの少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を誘電体基板3に強固に密着させることが困難となる傾向がある。一方、密着金属層の厚みが0.2μmを超えると、成膜時の内部応力によって密着金属層が誘電体基板3から剥離し易くなる傾向がある。
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金およびTi−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力により拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は誘電体基板3との密着性が良好なため、密着金属層を省くことも可能である。
主導体層は、電気抵抗の小さい金(Au),Cu,Niおよび銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の厚みが0.1μm未満では、電気抵抗が大きなものとなって接続基板1の第1の配線導体9,第2の配線導体13および接地導体17となる配線導体に要求される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力により主導体層が拡散防止層から剥離し易く成る傾向がある。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
第1の抵抗体11,第2の抵抗体15および終端抵抗19としては、抵抗率の高い材料を用いればよい。具体的には、窒化タンタル(TaN),酸化ルテニウム(RuO),ニッケルクロム合金(Ni−Cr)、銅ニッケル合金(Cu−Ni)または銅マンガン合金(Cu−Mn)等の抵抗体材料を用いることができる。
第1の抵抗体11,第2の抵抗体15および終端抵抗19の形成は、例えば抵抗体材料がTaNからなる場合であれば、薄膜形成技術によって、第1の配線導体9および第2の配線導体13が形成された誘電体基板3上に形成すればよい。あるいは抵抗体材料が、例えばRuOのような酸化物やNi−Crのような金属の場合であれば、その粉末を主成分とするペーストを第1の配線導体9,第2の配線導体13および接地導体17が形成された誘電体基板3上に印刷塗布して焼結させる厚膜法によって形成すればよい。薄膜によって形成すると、寸法精度に優れることから、抵抗値の精度が高いものとなるので好ましい。厚膜法で形成する場合は、レーザ等によるトリミングで抵抗値を調整するとよい。あるいは、チップ抵抗器をはんだや導電性接着剤により実装してもよい。また、終端抵抗19は、図7に示す例のように、誘電体基板3の側面に形成してもよい。
また、第2の抵抗体15は、第2の配線導体13の第1の配線導体9との接続部近傍に設置されることが好ましい。特に、第2の抵抗体15は第2の配線導体13より抵抗値が高いので、第2の配線導体13の第1の配線導体9との接続部から第2の抵抗体15までの部分がスタブ線路とみなされ、その長さが第1の配線導体9を伝送する信号の波長のn/4(nは奇数)倍であると共振によるノイズが発生するので、第2の抵抗体15までの長さは第1の配線導体9を伝送する信号に含まれる最も短い波長(最も周波数が高い信号の波長)の4分の1以下とするのが好ましい。また、第2の配線導体13の第1の配線導体9との接続部から第2の抵抗体15までの間の部分によって寄生容量が発生すると、特性インピーダンスの変化により高周波信号が反射するので、この部分の長さは0とすることが、すなわち第1の配線導体9と第2の配線導体13との間に第2の抵抗体15が配置されることが好ましい。
接地導体17は、図3に示す例のように、誘電体基板3の側面から、第1の配線導体9が形成された主面と対向する主面にかけて配置してもよい。このようにすると、配線基板1を能動素子収納用パッケージ21に搭載する際に、はんだ等の接合材によって容易に能動素子収納用パッケージ21に固定することができる。
コンデンサ5としては、積層セラミックコンデンサや単層セラミックコンデンサ等のチップコンデンサを用いればよい。静電容量や定格電圧、または使用環境に合わせて、高誘電率系もしくは温度補償用のチップコンデンサを選ぶことができる。コンデンサ5の第1の配線導体9との電気的接続方法としては、はんだや導電性接着剤(銀ペースト)を用いることができる。
次に、本発明の能動素子収納用パッケージおよび能動素子装置の実施の形態の一例について説明する。
図7に示すように、本例の能動素子収納用パッケージ21は、主面を有する基体23と、基体23の主面上に配設された上記の例に代表される配線基板1と、基体23の主面上に配設された回路基板25と、基体23の主面上に配設され、配線基板1および回路基板25を囲うように配設された枠体27とを備えている。
また、本例の能動素子装置29は、上記の能動素子収納用パッケージ21と、基体23の主面上に配設され、配線基板1および回路基板25に電気的に接続された能動素子7と、枠体27に接合され、配線基板1、回路基板25および能動素子7を封止する蓋体31とを備えている。
基体23は、能動素子7および本発明の配線基板1ならびに回路基板25を搭載するためのものであり、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属や銅(Cu)−タングステン(W)の焼結材料等から成る四角形状等の板状体である。これらの焼結材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または押出成形法と切削加工法とを組み合わせて施すこと等によって、所定の形状に製作される。
枠体27は、基体23に搭載された能動素子7、配線基板1および回路基板25を取り囲むように基体23の主面上に形成され、これらを保護するためのものであり、基体23と同様の金属材料からなるものである。枠体27は、基体23と同様にして作製され、Agろう等のろう材を介したろう付け、またはシーム溶接法等の溶接法により基体23と接続される。あるいは、例えばメタル・インジェクション・モールド法等によって基体23と枠体27とを一体成形してもよい。
枠体27には、能動素子7と外部回路との間の信号の入出力を行なうための取り出し電極35が設けられている。図7に示す例では、取り出し電極35は、Fe−Ni−Co合金等の金属からなるものが、枠体27に設けられた貫通孔に封止ガラスによって固定されている。Fe−Ni−Co合金等の金属から成る円筒形等の筒状の外周導体にホウケイ酸ガラス等の絶縁体(封止ガラス)が充填され、その中心を貫通して取り出し電極35である線状の中心導体を固定することによって同軸コネクタを作製し、この同軸コネクタの外周導体の外面と枠体27に設けられた貫通孔の内面とを金(Au)−錫(Sn)合金や鉛(Pb)−錫(Sn)合金からなるろう材(はんだ)で接合するとともに封止することによって取り出し電極35を設けてもよい。
回路基板25は、能動素子7と取出電極35とを電気的に接続するためのものであり、例えば、配線基板1と同様の誘電体基板の上面に形成された一方の端部が能動素子7に接続され、他方の端部が取出電極35に接続される線路導体(図示せず)と下面に形成された接地導体(図示せず)とによってマイクロストリップ線路型の伝送線路が形成されている。このような回路基板25は、配線基板1と同様にして作製される。
能動素子7としては、具体的には、半導体素子あるいは光変調素子を用いることができる。半導体素子としては、例えば、Si,GaAsまたはInPを主成分とする基板上に回路等が形成された、レーザーダイオード,フォトダイオード,アンプ,ICおよびLSIが挙げられる。また、光変調素子としては、例えば、ニオブ酸リチウム(LiNbO)やInPまたはポリマー材からなる基板を用いたマッハツェンダー型変調器が挙げられる。
能動素子7は、Au−Sn合金やPb−Sn合金等からなるはんだ、または銀ペースト等の導電性の樹脂接着材を用いることにより、能動素子7を基体23の主面上に固定することができる。
また、基体23の主面上には回路基板25および上記の例に代表される配線基板1が配設されている。回路基板25および配線基板1は、能動素子7と同様に、はんだや樹脂接着材を用いることによって、基体23の主面上に固定される。回路基板25および配線基板1は、能動素子7と電気的に接続されている。具体的には、回路基板25の上面に被着形成されている線路導体と、配線基板1の第1の配線導体9とにそれぞれボンディングワイヤ33を介して電気的に接続されている。
このように、本発明の能動素子収納用パッケージおよび能動素子装置は、上記の例に代表されるように、信号の反射によるノイズ量がより低減された本発明の配線基板を備えている。そのため、能動素子における誤作動の発生の可能性が低減されるので、信頼性の高い能動素子収納用パッケージおよび能動素子装置を提供することが可能となる。
本例の能動素子装置29においては、配線基板1における信号の反射によるノイズ量が低減されているので、ボンディングワイヤ33を介して能動素子7にノイズが伝わることによる、能動素子7の誤作動の可能性が低減される。
なお、本発明は、上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうことは何ら差し支えない。例えば、図1,図3,図5および図6に示す例では高周波伝送線路としてマイクロストリップラインの場合を示したが、高周波伝送線路は一部もしくは全体にわたって第1の配線導体9と同一面に接地導体が配置されたコプレーナ線路等であっても構わない。また、終端抵抗19は接地導体17に対して並列に2つ以上に分割しても構わない。その場合には、2つ以上の終端抵抗19の合成抵抗値を終端抵抗値Rtとする。
1・・・配線基板
3・・・誘電体基板
5・・・コンデンサ
7・・・能動素子
9・・・第1の配線導体
11・・・第1の抵抗体
13・・・第2の配線導体
15・・・第2の抵抗体
17・・・接地導体
19・・・終端抵抗
21・・・能動素子収納用パッケージ
23・・・基体
25・・・回路基板
27・・・枠体
29・・・能動素子装置
31・・・蓋体
33・・・ボンディングワイヤ
35・・・取出電極

Claims (6)

  1. 誘電体基板と、該誘電体基板の主面上に配置され、一方の端部が終端抵抗を介して接地導体に接続されて、他方の端部が能動素子に電気的に接続される第1の配線導体と、該第1の配線導体の前記他方の端部と前記終端抵抗との間の途中に直列に接続されたコンデンサと、前記第1の配線導体の前記他方の端部と前記コンデンサとの間の途中に直列に接続された第1の抵抗体と、一方の端部が前記第1の配線導体の前記他方の端部と前記コンデンサとの間において前記第1の配線導体と電気的に接続され、他方の端部が直流電源と電気的に接続される第2の配線導体と、前記第1の配線導体と前記第2の配線導体との間または前記第2の配線導体の前記一方の端部と前記他方の端部との間の途中に直列に接続された第2の抵抗体とを備えており、
    前記第1の抵抗体の抵抗値をR1、前記第2の抵抗体の抵抗値をR2、前記終端抵抗の抵抗値をRt、前記能動素子のインピーダンスをZ1とした場合に、
    R1<Z1<R2
    0.8Z1≦R1+Rt≦1.2Z1
    の関係式を満たすことを特徴とする配線基板。
  2. 前記第1の配線導体は、前記他方の端部から前記第1の抵抗体との第1の接続部にかけて幅が大きくなっており、該第1の接続部から前記コンデンサとの第2の接続部にかけて幅がさらに大きくなっており、前記他方の端部と前記第2の接続部との間における、前記他方の端部より幅が大きく前記第2の接続部より幅が小さい部分の長さは、前記第1の配線導体を伝送する高周波信号の波長の4分の1以下であることを特徴とする請求項1に記載の配線基板。
  3. 前記第1の抵抗体が、前記第1の配線導体における前記第2の配線導体の接続部分と前記他方の端部との間に配置されていることを特徴とする請求項1または請求項2に記載の配線基板。
  4. 前記第1の抵抗体が、前記第1の配線導体における前記第2の配線導体の接続部分と前記コンデンサとの間に配置されていることを特徴とする請求項1または請求項2に記載の配線基板。
  5. 主面上に能動素子を搭載する搭載部を有する基体と、該基体の主面上に前記搭載部に近接して配設された請求項1乃至請求項4のいずれかに記載の配線基板および回路基板と、前記基体の主面上に、前記搭載部、前記配線基板および前記回路基板を囲うように配設され
    た枠体とを備えていることを特徴とする能動素子収納用パッケージ。
  6. 請求項5に記載の能動素子収納用パッケージと、前記基体の前記搭載部に搭載され、前記回路基板および前記配線基板に電気的に接続された能動素子と、前記枠体に接合され、前記回路基板、前記配線基板および前記能動素子を封止する蓋体とを備えていることを特徴とする能動素子装置。
JP2009171758A 2008-10-28 2009-07-23 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置 Active JP5171751B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009171758A JP5171751B2 (ja) 2008-10-28 2009-07-23 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008277183 2008-10-28
JP2008277183 2008-10-28
JP2009171758A JP5171751B2 (ja) 2008-10-28 2009-07-23 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置

Publications (2)

Publication Number Publication Date
JP2010135738A JP2010135738A (ja) 2010-06-17
JP5171751B2 true JP5171751B2 (ja) 2013-03-27

Family

ID=42346686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171758A Active JP5171751B2 (ja) 2008-10-28 2009-07-23 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置

Country Status (1)

Country Link
JP (1) JP5171751B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318804A (ja) * 1993-05-10 1994-11-15 Mitsubishi Electric Corp 無反射終端器
JPH077307A (ja) * 1993-06-15 1995-01-10 Fujitsu Ltd マイクロ波終端器
JP2007149955A (ja) * 2005-11-28 2007-06-14 Kyocera Corp 高周波用終端抵抗基板および電子装置
JP2008186966A (ja) * 2007-01-30 2008-08-14 Kyocera Corp 配線基板、パッケージおよび高周波デバイス

Also Published As

Publication number Publication date
JP2010135738A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5334887B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5240726B2 (ja) 半導体装置と回路基板との接続構造
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
US6936921B2 (en) High-frequency package
WO2013099936A1 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
WO2015029942A1 (ja) 高周波回路基板ならびにこれを用いた高周波半導体パッケージおよび高周波半導体装置
JP5178476B2 (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5171751B2 (ja) 配線基板、これを用いた能動素子収納用パッケージおよび能動素子装置
JP5361637B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2007123806A (ja) 電子部品搭載用基板および電子装置
JP2007123804A (ja) 電子部品搭載用基板および電子装置
JP2006319409A (ja) 周波数調整デバイス及び周波数調整デバイスを有する半導体パッケージ
JP2005243970A (ja) 複合回路基板
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010056203A (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP2010103453A (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP4272570B2 (ja) 高周波用伝送線路
JP4646699B2 (ja) 高周波伝送用回路基板および高周波回路基板
JP3702241B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2010109407A (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP4164011B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150