JP2010055160A - バンドギャップ電源回路およびその起動方法 - Google Patents

Abstract

【課題】バンドギャップ電源回路が立上らない現象を生じさせることがないバンドキャップ電源回路を提供する。
【解決手段】第１のダイオードの順方向電圧と第１のダイオードに直列に接続された抵抗の電圧降下との和が、第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路が、起動時において差動増幅回路に起動信号を出力して差動増幅回路を起動させ、差動増幅回路の立上りを検出した後、起動信号の出力を停止する起動制御回路を有する。
【選択図】図１

Description

本発明は、主として各種のLSI（Large Scale Integration）に用いられる、低電圧用のバンドギャップ電源回路およびその起動方法に関する。

バンドギャップ電源回路は、温度依存、電源電圧依存性の小さい理想的な基準を供給する回路として各種の LSIに広く使用されている。また、電源電圧がバンドギャップ電源の出力電圧である 1.2V程度であるため、低電圧用のバンドギャップ電源の提案が多くの文献でなされてきている。例えば、非特許文献1に報告されている低電圧バンドギャップ電源回路の例を図6に示す。このバンドギャップ電源回路の動作について説明する。

ダイオード D1と、ダイオード D2の接合面積の比は１：Nとする。また、簡単の為に抵抗 R1と R2は等しい値で、MOS型電界効果トランジスタ（以下、トランジスタという）MP1,MP2、および トランジスタMP3の Pチャネル MOSのゲート幅とゲート長は等しいと仮定する。 トランジスタMN1,MN2,MN3,MP4,および MP5から構成される差動増幅回路によって、電圧Vx1と 電圧VxNが等しくなるように、電流I1,I2,および I3が制御される。即ち、次式が成り立つと仮定する。

I1=I2=I3・・・(式１)

Vx1 = Vf1、Vx1 = VxN、かつ R1 = R2であるから、抵抗 R1と R2に流れる電流 I1b, I2bは次の通りである。

I1b = I2b =Vf1 / R1 ・・・(式２)

ダイオード D1に流れる電流 I1aとダイオードD2に流れる電流 I2aは次のように表すことができる。

I1a = Is・A・exp{Vf1 / (kT/q)} ・・・(式３)

I2a = Is・NA・exp{Vf2 / (kT/q)} ・・・(式４)

ここで、Isは単位面積あたりの接合の逆方向飽和電流、Aは ダイオードD1の接合面積である。I1=I2、I1b=I2bであるから、I1a=I2aであり、式３と式４の比を取って Vf1と Vf2の差を求めると次のようになる。

Vf1 - Vf2 = (kT/q)・ln(N)・・・(式５)

Vx1=VxNなので、式５は抵抗 R3に掛かる電圧 dVfと等しいから、次の通りである。

dVf = Vf1 - Vf2 =(kT/q)・ln(N) ・・・(式６)

式６から R3に流れる電流 I2aが次の様に求まる。

I1a=I2a = dVf / R3 =(1 / R3)・(kT/q)・ln(N) ・・・(式７)

以上より、I3が次のように求まる。

I3 = I2 = I2a + I2b = (1 / R3)・(kT/q)・ln(N) + Vf1 / R1 ・・・(式８)

これより、Vrefが次のように求まる。

Vref = R4・I3 = (R4 / R1)・｛Vf1 + (R1 / R3)・(kT/q)・ln(N)｝・・・(式９)

式９の{ }内は、通常のバンドギャップ電源と同じ形である。{ }内第１項の Vf1が負の温度係数を持ち、{ }内第２項の(kT/q)・ln(N)は正の温度係数を持つので、R1/R3の値を適切に調整すると温度係数を相殺する事ができる。詳細は省略するが、

Vf1 + (R1 / R3)・(kT/q)・ln(N) = 1.2V

程度で温度係数がゼロになることが知られている。従って、R4/R1=0.5〜0.6 に調節すると、Vref = 0.6〜0.72Vが得られるので、1.2V電源程度の低電圧 LSI向けのバンドギャップ電源として適切な基準電圧を得る事ができる。
H. Banba et al., "A CMOS Bandgap Reference Circuit with Sub-1-V Operation" in IEEE Journal of Solid-State Circuits, Vol.34, No.5, May 1999, pp.670-673

ところで、このバンドギャップ電源回路には、これまで説明してきた動作状態の他に、電流ゼロの安定状態が存在する。これは、図6の トランジスタMN3に流れるテール電流 I0がゼロの状態で、このときI1〜I6の全てがゼロとなり、差動増幅回路の入力電圧 VxNと Vx1はほぼ接地電位付近となる。その結果、出力電圧Vrefもほぼゼロ付近の値となる。パワーアップ時にこのような出力電圧の立上らない状態になると、このバンドギャップ電源回路はこの状態から自力で抜け出す事が出来ない。そこで、通常外部から電源電圧の立上りを検出した信号PwrUpを図6の信号端子に供給して、トランジスタMN5によって トランジスタMP1〜MP3、および MP6のゲート電位を強制的に下げて、電圧Vx1と VxNを上昇させる。電圧Vx1と VxNがテール電流を流すのに十分なだけ上昇すれば、差動増幅回路によって、自律的に電流 I1〜I3,および I6を流せるので、正常な状態に立上る事が可能である。

図7に、電源電圧の立上りを検出する回路の一例を示す。抵抗R6と R7によって分割された電源電圧の電位とトランジスタMN11が抵抗R8に十分な電流を流せるVGSとの比較結果で、出力信号PwrUpが遷移する回路である。即ち、電源が低い時には PwrUp=Highであり、電源電圧が上昇すると PwrUp=Lowに遷移する。
このような例の問題点は、トランジスタMN11の閾値電圧 Vthのバラツキや、電源電圧の立上り速度などにより、バンドギャップ電源が立上る前に 信号PwrUpが Lowに遷移してしまうケースが存在し得ることである。図8は、図6の低電圧バンドギャップ電源回路の電源立上り時のシミュレーション波形の例である。図8(A-1)と(A-2)は、VDDが 0Vから 1.2Vまで 100msで立上り、信号PwrUpが 0.8Vで Low遷移した場合の、出力 Vrefの立上る様子を示している。(A-1)の太線が 信号PwrUp、(A-2)の太線が出力Vrefである。
ところが、同図(B-1)と(B-2)は、信号PwrUpの遷移電圧を 0.7Vに変動した場合である
が、同図(B-2)太線の Vref波形に示したように、信号PwrUpが Lowに遷移したとほぼ同時に 0V付近まで低下してしまい、電流ゼロの安定状態になってしまっていることが分かる。
本発明は、このような問題を解決する為に考案されたもので、例えば、バンドギャップ電源回路が立上らない現象をまったく生じさせることがないバンドキャップ電源回路およびその起動方法を提供する。

この発明は上述した課題を解決するためになされたもので、第１のダイオードの順方向電圧と前記第１のダイオードに直列に接続された抵抗の電圧降下との和が、前記第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように前記第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路が、起動時において前記差動増幅回路に起動信号を出力して前記差動増幅回路を起動させ、前記差動増幅回路の立上りを検出した後、前記起動信号の出力を停止する起動制御回路を有することを特徴とする。

また、この発明は、第１のダイオードの順方向電圧と前記第１のダイオードに直列に接続された抵抗の電圧降下との和が、前記第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように前記第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路の起動時において、前記差動増幅回路に起動信号を出力して前記差動増幅回路を起動させ、前記差動増幅回路の立上りを検出した後、前記起動信号の出力を停止することを特徴とするバンドギャップ電源回路の起動方法である。

本発明によれば、バンドギャップ電源回路が立上らない現象をまったく生じさせることがないという効果が得られる。すなわち、従来の外部からの電源立上り検出回路は、バンドギャップ電源回路の差動増幅回路の立上りを検出せずに遷移してしまうので、バンドギャップ電源回路が立上らない危険性があった。これに対し、本発明は、起動時において差動増幅回路に起動信号を出力して差動増幅回路を起動させ、差動増幅回路の立上りを検出した後、起動信号の出力を停止する。このように、本発明は、起動時において差動増幅回路を強制的に動作させておき、差動増幅回路が完全に立ち上がった後起動信号をオフとする。これによって、バンドギャップ電源回路が確実に立ち上がってから起動信号をオフとすることができ。バンドギャップ電源回路が立上らない現象を完全に防止することができる。

以下、図面を参照し、本発明の実施形態について説明する。
（第１実施形態）
電源電圧の立上りの検出信号を、バンドギャップ電源回路の外部から供給する従来の手段の本質的問題点は、バンドギャップ電源の差動増幅回路が動作状態であるのか、電流ゼロの状態であるのかを観測していないことである。
図１に本発明の第１実施形態のブロック図を示す。この図において、符号1は、１対の接合面積が異なるダイオードD1、D2を有するバンドギャップコア回路である。接合面積が小さいダイオードD1のカソードは接地電位VSSに接続され、アノードはPチャネルトランジスタMP1のドレインに接続されている。トランジスタMP1のソースは電源電圧VDDに接続され、また、ダイオードD1に並列に抵抗R1が接続されている。

接合面積が大きいダイオードD2のカソードは接地電位VSSに接続され、アノードは抵抗R3を介してPチャネルトランジスタMP2のドレインに接続されている。トランジスタMP2のソースは電源電圧VDDに接続され、また、ダイオードD1および抵抗R3の直列回路に並列に抵抗R2が接続されている。出力部1aを構成する抵抗R4の一端は接地電位VSSに接続され、他端がPチャネルトランジスタMP3のドレインに接続されている。トランジスタMP3のソースは電源電圧VDDに接続されている。そして、トランジスタMP1〜MP3の各ゲートが差動増幅回路２の出力端に接続され、ダイオードD1のアノードが差動増幅回路2の負入力端に接続されている。抵抗R3とトランジスタMP2の接続点は差動増幅回路2の正入力端に接続され、トランジスタMP3と抵抗R4の接続点が出力端子Toに接続されている。

差動増幅回路2は、接合面積の大きいダイオードD2の順方向電圧と直列に接続された抵抗R3の電圧降下の和が、接合面積の小さいダイオードD1の順方向電圧と等しくなるように、ダイオードD1,D2に流れる電流を制御する回路である。
上述したバンドギャップコア回路１および差動増幅回路2を有するバンドギャップ電源回路に関して、パワーアップ時にバンドギャップ電源回路の出力電圧が立上らないという現象の発生を防止するため設けた回路が、起動制御回路10であり、差動増幅回路2の入力差動対を模擬したレプリカ回路3と、レプリカ回路3に所定の電流が流れた事を検出する電流電圧変換回路4と、電流電圧変換回路4の出力によって接合面積の小さいダイオードD1に電流を流す起動バイアス回路5である。そして起動バイアス回路５の出力である起動信号SCが差動増幅回路２およびバンドギャップコア回路１へ出力される。

レプリカ回路3は差動増幅回路を構成しており、差動対を構成するNチャネルトランジスタMN10、MN11の各ソースが共通接続されて定電流源IC1を介して接地VSSに接続されている。トランジスタMN11のドレインは電源VDDに接続され、トランジスタMN10のドレインがPチャネルトランジスタMP9のドレインおよびゲートに接続されている。トランジスタMP9のソースは電源VDDに接続されている。そして、トランジスタMN11のゲートがバンドギャップコア回路1のダイオードD1のアノードに接続され、トランジスタMN10のゲートがバンドギャップコア回路1の抵抗R3とトランジスタMP2の接続点に接続されている。
電流電圧変換回路4は、ゲートがレプリカ回路3のトランジスタMP9のゲートに接続され、ソースが電源VDDに接続されたPチャネルトランジスタMP8と、トランジスタMP8のドレインと接地VSSとの間に配置された定電流源IC2とから構成されている。
起動バイアス回路5はソースが電源VDDに接続され、ゲートが電流電圧変換回路4のトランジスタMP8のドレインに接続され、ドレインがバンドギャップコア回路1のダイオードD1のアノードに接続されたPチャネルトランジスタMP7によって構成されており、トランジスタMP７のドレイン電流が起動信号SCとして出力される。

上述したバンドギャップ電源回路は、差動増幅回路2のテール電流をレプリカ回路3で模擬して、その電流が流れていない場合には電流電圧変換回路4の出力が Lowとなる。これにより、起動バイアス回路5のトランジスタMP７がオンとなり、起動バイアス回路5から接合面積の小さいダイオードD1に電流が流され（起動信号SCが出力され）、差動増幅回路2の負入力端子 の電位が上昇する。この電位上昇により、差動増幅回路2のテール電流が流れ、動作可能となる。
差動増幅回路2の負入力端の電位が高いので、差動増幅回路2の出力 OUTは Low側にドライブされる。これにより、接合面積の大きいダイオードD2とそれに直列に接続された抵抗R3にも電流が流され、差動増幅回路2の正入力端の電位も上昇すると共に、レプリカ回路3の入力も上昇する。レプリカ回路3の差動対のうち、差動増幅回路2の正入力端にゲートが接続されている トランジスタMN10所定の電流が流れると、電流電圧変換回路4の出力が Highとなり、起動バイアス回路5のトランジスタMP７がオフとなり(起動信号SCが停止し)、起動バイアス回路5からの電流供給はストップする。即ち、起動バイアス回路5を停止するのは、差動増幅回路2自身であり、差動増幅回路2が立ち上がらない状態で起動信号SCが切れるという事は起こり得ないことになる。これにより、バンドギャップ電源回路の外部からの起動信号を必要とせずに、安定して立ち上げることができるバンドギャップ電源回路を実現できる。

（第２実施形態）
図2は本発明の第２の実施形態によるバンドギャップ電源回路の構成を示す回路図である。この図におけるバンドギャップコア回路11は、カソードが接地電位VSSに接続された第１のダイオード D1と、カソードが接地電位 VSSに接続され、その接合面積が第１のダイオード D1よりも大きい第２のダイオード D2とを有する。また、一端が接地電位 VSSに接続され、他端が第１のダイオード D1のアノードに接続された第１の抵抗 R1と、一端が接地電位 VSSに接続され、他端が抵抗R3の一端に接続された第２の抵抗 R2とを有する。また、一端が第２のダイオード D2のアノードに接続され、他端が第２の抵抗 R2のもう一方の端子に接続された第3の抵抗 R3と、一端が接地電位 VSSに接続され、他端がバンドギャップ電源の基準電圧出力端子Toに接続された第4の抵抗 R4とを有する。また、ソースが電源 VDDに接続され、ドレインが第１のダイオード D1のアノードに接続された第１の PチャネルトランジスタMP1と、ソースが電源 VDDに接続され、ゲートが第１の PチャネルトランジスタMP1のゲートに接続され、ドレインが第３の抵抗 R3と第２の抵抗 R2の接点に接続された第２の PチャネルトランジスタMP2とを有する。また、ソースが電源 VDDに接続され、ゲートが第１の PチャネルトランジスタMP1のゲートに接続され、ドレインがバンドギャップ電源の基準電圧出力端子Toに接続された第3の PチャネルトランジスタMP3を有している。ここで、トランジスタMP3と抵抗R4の直列回路が出力部11aを構成している。

差動増幅回路12は、ソースが電源 VDDに接続され、ドレインが第１の PチャネルトランジスタMP1のゲートに接続された第4の PチャネトランジスタMP4を有している。また、この差動増幅回路12は、ソースが電源 VDDに接続され、ゲートが自身のドレインに接続され、ドレインが第4の PチャネルトランジスタMP4のゲートに接続された第5の PチャネルトランジスタMP5を有している。また、ドレインが第4の PチャネルトランジスタMP4のドレインに接続され、ゲートが第１の PチャネルトランジスタMP1のドレインに接続された第１の NチャネルトランジスタMN1を有している。また、ソースが第１の NチャネルトランジスタMN1のソースに接続され、ドレインが第5の PチャネルトランジスタMP5のドレインに接続され、ゲートが第２の Pチャネル トランジスタMP2のドレインに接続された第２の NチャネルトランジスタMN2を有している。また、ソースが接地電位 VSSに接続され、ドレインが第１の NチャネルトランジスタMN1のソースに接続された第3の NチャネルトランジスタMN3を有している。また、ソースが接地電位 VSSに接続され、ドレインが第１の NチャネルトランジスタMN1のソースに接続された第6の NチャネルトランジスタMN6を有している。

第１バイアス回路16は、ソースが電源 VDDに接続され、ゲートが第１の PチャネルトランジスタMP1のゲートに接続され、ドレインが第3の NチャネルトランジスタMN3のゲートに接続された第6の PチャネルトランジスタMP6を有している。また、第１バイアス回路16は、ソースが接地電位 VSSに接続され、ゲートとドレインが第6の PチャネルトランジスタMP6のドレインに接続された第4の NチャネルトランジスタMN4を有している。
起動バイアス回路15は、ソースが電源 VDDに接続され、ドレインが第１の NチャネルトランジスタMN1のゲートに接続された第７の PチャネルトランジスタMP7によって構成されている。

電流電圧変換回路14は、ソースが電源 VDDに接続され、ドレインが第7の PチャネルトランジスタMP7のゲートに接続された第８の PチャネルトランジスタMP8を有している。また、電流電圧変換回路14は、ソースが接地電位 VSSに接続され、ゲートが第6の NチャネルトランジスタMN6のゲートに接続され、ドレインが第８の PチャネルトランジスタMP8のドレインに接続された第7の NチャネルトランジスタMN7を有している。

レプリカ回路１３は、ソースが電源 VDDに接続され、ゲートとドレインが第8の PチャネルトランジスタMP8のゲートに接続された第9の PチャネルトランジスタMP9を有している。また、ドレインが第9の PチャネルトランジスタMP9のドレインに接続され、ゲートが第２の NチャネルトランジスタMN2のゲートに接続された第１0の NチャネルトランジスタMN10を有している。また、ドレインが電源 VDDに接続され、ゲートが第１の NチャネルトランジスタMN1のゲートに接続され、ソースが第１0の NチャネルトランジスタMN10のソースに接続された第１1の NチャネルトランジスタMN11を有している。また、ソースが接地電位 VSSに接続され、ゲートが第6の NチャネルトランジスタMN6のゲートに接続され、ドレインが第１0の NチャネルトランジスタMN10のソースに接続された第8の NチャネルトランジスタMN8を有している。

第２バイアス回路17は、ソースが接地電位 VSSに接続され、ゲートとドレインが第6の NチャネルトランジスタMN6のゲートに接続された第9 のNチャネルトランジスタMN9を有している。また、一端が第9の NチャネルトランジスタMN9のドレインに接続され、他端が電源 VDDに接続された第5の抵抗 R5を有している。
上記の構成において、レプリカ回路13、電流電圧変換回路14、起動バイアス回路15が起動制御回路20を構成しており、トランジスタMP7のドレイン電流が起動信号SCである。
次に、上記構成によるバンドギャップ電源回路のパワーアップの時の動作を、図3の各部の電圧、電流波形の図を参照して説明する。

まず、パワーアップの初期で電源 VDDの電位が低い時には、すべてのトランジスタがオフ状態である。電源 VDDの電位が Nチャネルトランジスタの閾値電圧よりも高くなると、まず第２バイアス発生回路17の トランジスタMN9がオンして、これとカレントミラーの関係にある トランジスタMN6、MN7およびMN8がオンする。しかしながら、バンドギャップコア回路11には電流が流れていないので、トランジスタMN1とトランジスタMN2のゲート電位となる Vx1と VxNはほぼ 0Vである。図3はパワーアップの時の各部の電圧、電
流波形を示している。図3(C-1)に示すように、電源VDDは 0Vから 1.2Vまで 100msの時間で昇圧されている。電源VDDが 0.5V以下（時間軸で 41.6ms以下）の領域では、図3(C-10)、(C-11)に示すように、Vx1と VxNはほぼ 0Vである。更に電源 VDDの電位が上昇して、VDDが 0.5Vから 0.6V（時間軸で 41.6msから 50ms）の範囲では、図3(C-11)の Vx1が上昇し始める。これは図2のレプリカ回路13および電流電圧変換回路14には電流が流れておらず、一方 トランジスタMN8,MN7はオンしているので、電流電圧変換回路14の出力電圧 Vpubはほぼ 0Vであるため、起動バイアス回路15の トランジスタMP7がオンして、抵抗 R1に電流が流れて Vx1が上昇し始めたのである。図3(C-8)の I1は、この領域で R1に流れる電流を示しており、ダイオード D1にはまだ電流は流れていない。

更に電源 VDDの電位が上昇すると、トランジスタMP7のドレイン電流はゲート・ソース間電圧が閾値に近い領域なので指数関数的に増加して、電圧Vx1はほぼ 電源VDDのレベルにプルアップされてしまう。それが図3の時間軸 52ms付近の時刻t1のポイントである。図 3(C-11)の様に Vx1が 電源VDD付近までプルアップされると、トランジスタMN1がオンしてそのソース電位 Vcsも図3(C-2)のように上昇し始める。MN1がオンした事で、
差動増幅回路12のテール電流 I_tailも図3(C-4)のように流れ始める。電流I_tailは、この時点ではもっぱら トランジスタMN1に流れるので、トランジスタMP4のドレイン電圧 Vcの電位は図3(C-13)のように低下する。Vcが低下するとバンドギャップコア回路11の トランジスタMP1,MP2,MP3もオンするので、図3(C-10)および(C-1)のように 、電圧VxNと出力電圧Vrefも上昇する。電圧VxNが上昇したことで、トランジスタMN2もオンして トランジスタMP5にも電流が流れる。これにより、トランジスタMP5のドレイン電位 Vdも図3(C-12)のように低下する。この時点で、トランジスタMP4もオンする。但し、この時点ではまだ MP4と MP5は十分な電流を流せるだけのゲート・ソース間電圧が確保できないので、電圧Vdと電圧Vcは図3(C-12)(C-13)に示すようにほぼ図3(C-2)の 電圧Vcsの電位と等しく、差動増幅回路12まだ動作可能な状態とは言えない。

更に電源 VDDの電位が上昇していくと、図3(C-8)の I1aおよび図3(C-9)の I2aに示すように、バンドギャップコア回路11のダイオード D1と D2にも電流が流れ始め、図3(C-10)(C-11)に示すように トランジスタMN1と MN2のゲート電圧Vx1,VxNも所定のレベルへと近づいていく。これに伴い、差動増幅回路12のトランジスタ MN1と MN2のソース電位Vcs、および、レプリカ回路13のトランジスタ MN10と MN11のソース電位 Vcsrepは、図3(C-2)(C-3)に示すように上昇していく。これにより、差動増幅回路12のテール電流 I_tailは図3(C-4)のように上昇する。同様にして、レプリカ回路13の トランジスタMP9の電流 I_repも図3(C-5)のように上昇し、電流電圧変換回路14の電流 I_ivcも図3(C-6)のように上昇していく。

ここで、説明を簡単にするために、トランジスタMN10と MN11は同じサイズ、また トランジスタMP8と MP9も同じサイズでミラー比１と仮定する。この場合 起動バイアス回路15の トランジスタMN7のサイズを トランジスタMP8に対して 1/2程度の電流比となるように調節しておく。差動増幅回路12が動作可能な状態となるまでの間は、トランジスタMP7によって 電圧Vx1がプルアップされているので、電圧Vx1は 電圧VxNよりも高い。従って、レプリカ回路13の電流 I_repの大半は トランジスタMN11に流れてしまう。電源 VDDの上昇で差動増幅回路12のテール電流 I_tailが増加して、差動増幅回路12が動作可能な状態となると、差動増幅回路12は電圧Vx1と 電圧VxNを等しくするように動作を開始する。電圧Vx1と VxNが等しい電位に近づくと、レプリカ回路13の トランジスタMN10と MN11に流れる電流は等しくなってくる。トランジスタMP9と MP8のミラー比を１と仮定したので、電流電圧変換回路14に流れる電流 I_ivcは、レプリカ回路13の電流 I_repの 1/2の値に近づいていく。トランジスタMN7のサイズをトランジスタMN8に対して 1/2程度となるように調節しておくので、トランジスタMP7のゲート電位 Vpubは図3(C-7)のように Lowから Highに反転する。この境界点を図3の時間軸 62ms付近の時刻t2で示す。この時刻t2の右側では、トランジスタMP7はオフしているので、通常の低電圧バンドギャップ電源回路として動作する。

図3の時刻t1、t2の意味について整理すると、時刻t1は差動増幅回路12のテール電流I_tailが流れ始めるポイントである。この時刻t1の左側では電流ゼロの状態である。時刻t2は、差動増幅回路12が動作可能となって 電圧Vx1と VxNを等しくする動作が行われ始めるポイントである。レプリカ回路13と電流電圧変換回路14において、時刻t2の状態、即ち差動増幅回路12が動作可能な状態を検知して、起動バイアス回路15のトランジスタMP7の動作を切り替える。

これまでの説明で明らかなように、トランジスタMP7のオフ遷移は差動増幅回路12のテール電流I_tailが流れて、更に差動増幅回路12が動作開始したことを検知してから行われている。即ち、トランジスタMP7は差動増幅回路12がその動作を完全に開始したことを確認した後にオフする。従来の外部からの電源立上り検出回路は、差動増幅回路12の立上りを検出せずに遷移してしまうので、バンドギャップ電源回路が立上らない現象の危険性があったが、本発明によれば上記説明から明らかなようにその危険性はまったく無く、安定した動作を保証することができる。

（第3実施形態）
図4に本発明の第3の実施形態を示す。この実施形態は、レプリカ回路13aのみが図２に示す実施形態におけるレプリカ回路13と異なっており、他の構成は図２のものと同様である。すなわち、図４においては、図2におけるトランジスタMN11を省略し、また、トランジスタMN10のゲート端子を差動増幅回路12の正入力端子である MN2のゲートではなく、バンドギャップ電源回路の出力端子Toに接続したものである。この場合でも、出力電圧Vrefの立上りを検出することは、差動増幅回路12が立上ったことを検出するのと同じ意味を持つので、第２実施形態と同じ効果が得られる。図5に本実施形態における電源電圧立ち上げ時のシミュレーション波形の例を示す。同図(A-1)は 電源VDDと電流電圧変換回路14の出力(MP7のゲート)電圧Vpubである。同図(A-2)は 電源VDDとバンドギャップ電源回路の出力電圧 Vrefである。安定して立上るとともに、過剰な昇圧も無いことが分かる。なお、図4において、レプリカ回路13a、電流電圧変換回路14、起動バイアス回路15が起動制御回路30を構成し、また、トランジスタMP7のドレイン電流が起動信号SCである。

本発明の第１の実施形態の構成を示すブロック図である。 本発明の第２の実施形態の構成を示す回路図である。 同実施形態の動作を説明するための波形図である。 本発明の第3の実施形態の構成を示す回路図である。 同実施形態の動作を説明するための波形図である。 従来のバンドギャップ電源回路の構成例を示す回路図である。 同バンドギャップ電源回路を起動する起動回路の一例を示す回路図である。 図６および図７による回路の動作を説明するための波形図である。

符号の説明

1、11…バンドギャップコア回路、2,12…差動増幅回路、3,13…レプリカ回路、4,14…電流電圧変換回路、5,15…起動バイアス回路、11a…出力部、10、20、30…起動制御回路、D1、D2…ダイオード、MP1〜MP9…Pチャネルトランジスタ、MN1〜MN11…Nチャネルトランジスタ、SC…起動信号

Claims (4)

1. 第１のダイオードの順方向電圧と前記第１のダイオードに直列に接続された抵抗の電圧降下との和が、前記第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように前記第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路が、
   起動時において前記差動増幅回路に起動信号を出力して前記差動増幅回路を起動させ、前記差動増幅回路の立上りを検出した後、前記起動信号の出力を停止する起動制御回路
   を有することを特徴とするバンドギャップ電源回路。
2. 前記起動制御回路は、
   前記差動増幅回路の入力差動対を模擬したレプリカ回路と、
   前記レプリカ回路に所定の電流が流れたことを検出する電流電圧変換回路と、
   起動時において前記第２のダイオードに電流を流し、前記レプリカ回路に所定の電流が流れたことを前記電流電圧変換回路が検出した場合に、前記第２のダイオードに電流を流すことを停止する起動バイアス回路と
   を有することを特徴とする請求項１に記載のバンドギャップ電源回路。
3. 前記起動制御回路は、
   バンドギャップ電源回路の出力信号を増幅するレプリカ回路と、
   前記レプリカ回路に所定の電流が流れたことを検出する電流電圧変換回路と、
   起動時において前記第２のダイオードに電流を流し、前記レプリカ回路に所定の電流が流れたことを前記電流電圧変換回路が検出した場合に、前記第２のダイオードに電流を流すことを停止する起動バイアス回路と
   を有することを特徴とする請求項１に記載のバンドギャップ電源回路。
4. 第１のダイオードの順方向電圧と前記第１のダイオードに直列に接続された抵抗の電圧降下との和が、前記第１のダイオードより接合面積小さい第２のダイオードの順方向電圧と等しくなるように前記第１、第２のダイオードに流れる電流を制御する差動増幅回路を有するバンドギャップ電源回路の起動時において、
   前記差動増幅回路に起動信号を出力して前記差動増幅回路を起動させ、前記差動増幅回路の立上りを検出した後、前記起動信号の出力を停止する
   ことを特徴とするバンドギャップ電源回路の起動方法。
   
   

Images