JP2022125299A - 半導体装置及び半導体装置の起動方法 - Google Patents

Abstract

【課題】半導体装置を起動時に短時間で動作を安定させる。【解決手段】半導体装置は、差動アンプ（１０）と、起動回路（２０）と、バイポーラ型のトランジスタ（Ｑ０，Ｑ１）とを備え、起動時に、差動アンプ（１０）が出力ノード（ｖｂｇ）の電圧を規定の電圧まで上昇させるべく、ノード（ｖｐｇ、ｖｐｇｘ）の電圧を引き下げて、起動回路（２０）のトランジスタ（Ｐ２、Ｐ３）の作動により、トランジスタ（Ｑ０）に起動電流（Ｉｓｔ０）を供給し、トランジスタ（Ｑ１）に起動電流（Ｉｓｔ０）と予め定めた電流比の起動電流（Ｉｓｔ１）を供給する。トランジスタ（Ｑ０、Ｑ１）の各々に予め定めた電流比で起動電流（Ｉｓｔ０、Ｉｓｔ１）を供給することによって、起動時の出力電圧のオーバーシュート発生を抑制する。【選択図】図１

Description

特許法第３０条第２項適用申請有り 平成３０年１月１６日にラピスセミコンダクダ株式会社の顧客事業所にて試供品を配布

本発明は、半導体装置及び半導体装置の起動方法に関するものである。

近年、半導体を用いた各種の装置では、基準電圧発生回路を備えて、外部電源の外部電圧を降圧した基準電圧を発生させている。この基準電圧発生回路の一例として、ダイオード等の一方向に電流が流れる２個の一方向性素子を用いて、所謂バンドギャップ電圧に基づき、安定した所定の電圧を形成するバンドギャップリファレンス（Ｂａｎｄ Ｇａｐ Ｒｅｆｅｒｅｎｃｅ：ＢＧＲ）回路が知られている。また、２個の一方向性素子の各々に流れる電流差に基づいて、所定電圧を安定させる差動アンプを用いた基準電圧発生回路の差動段に起動電流を供給する技術も知られている。例えば、バンドギャップリファレンス回路の差動段の双方に起動電流を供給する技術が知られている（特許文献１参照）。

特開２００２－１５１６５３号公報

しかしながら、バンドギャップリファレンス回路の差動段の一方に起動電流を供給する場合、製造時の素子のバラつきなどにより差動段にかかる電流差が大きくなったり、安定した所定の電圧に到達するまでの立ち上がり時間を要する場合がある。また、バンドギャップリファレンス回路の差動段の双方に起動電流を供給する場合、供給する起動電流の関係により差動段の一方に起動電流を供給する場合と同様の課題を有する場合があり、起動時に短時間で動作を安定させるためには改善の余地がある。

本開示は、起動時に短時間で動作を安定させることができる半導体装置及び半導体装置の起動方法を提供することを目的とする。

本開示の半導体装置の第１態様は、
第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタにおける電圧に基づいて所定電圧を発生させる電圧発生部と、
前記第１トランジスタ及び前記第２トランジスタの各々に流れる電流差に基づいて起動電圧を出力する差動アンプと、
前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
前記検出部の検出結果に基づいて、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する出力部と、
を備える。

また、本開示の半導体装置の第２態様は、
バイアス電圧を生成するバイアス回路と、
前記バイアス電圧が供給され、起動電圧を出力する差動アンプと、
前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
前記検出部の検出結果に基づいて、前記バイアス回路に起動電流を出力する出力部と、
を備える。

また、本開示の半導体装置の起動方法は、
第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタにおける電圧に基づいて所定電圧を発生させる電圧発生部と、
前記第１トランジスタ及び前記第２トランジスタの各々に流れる電流差に基づいて起動電圧を出力する差動アンプと、
前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
前記検出部の検出結果に基づいて、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する出力部と、
を備えた半導体装置の起動方法であって、
出力電圧を予め定めた所定電圧に到達するように、作動を開始し、
電流供給源からの供給電流により定まる第１の電圧と、起動時に変化する前記第１の電圧と異なる第２の電圧とに基づいて、前記出力電圧が前記所定電圧に未到達の状態を検出することで、前記第１トランジスタ及び前記第２トランジスタの各々に起動電流を供給することを検出し、
前記未到達の状態である場合に、出力ノードの電圧を規定の電圧まで上昇させるように、前記第１の電圧を形成する第１ノード、及び前記第２の電圧を形成する第２ノードの各々に異なる起動電流を供給することで、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する。

本開示によれば、短時間で、起動時における動作の安定性を向上することができる、という効果を奏する。

第１実施形態に係り、半導体装置を適用した基準電圧発生回路を含むバンドギャップリファレンス回路の一例の構成を表す回路図である。 基準電圧発生回路の比較例の構成を表す回路図である。 起動時における出力ノードの電圧時間特性の一例を表すグラフである。 第１実施形態に係るバンドギャップリファレンス回路における動作流れの一例を表すフローチャートである。 第２実施形態に係り、半導体装置を適用した基準電流源回路の一例の構成を表す回路図である。 基準電流源回路の比較例の構成を表す回路図である。 起動時における出力ノードの電圧時間特性の一例を表すグラフである。 第３実施形態に係る起動回路の接続先を電圧レギュレータとした一例の構成を表す回路図である。 第４実施形態に係る第１変形例の構成を表す回路図である。 第４実施形態に係る第２変形例の構成を表す回路図である。

以下、図面を参照して実施形態を説明する。
＜第１実施形態＞
第１実施形態は、基準電圧発生回路に本開示の半導体装置を適用したものである。

（比較例）
まず、第１実施形態に係る半導体装置の説明に先立ち、基準電圧発生回路の比較例１を説明する。

図２に、比較例１に係る基準電圧発生回路として、差動アンプを用いたバンドギャップリファレンス（ＢＧＲ）回路１００の回路図の一例を示す。ＢＧＲ回路１００は、異なる２つのバイポーラ型のトランジスタＱ１とＱ２のベース、エミッタ間電圧差が定電圧となることを利用して基準の定電圧を発生させる。

図２に示すように、ＢＧＲ回路１００は、差動アンプ１１０と、起動回路１２０と、バイポーラ型のトランジスタＱ０，Ｑ１と、ＰＭＯＳ型のトランジスタＭＰ０、ＭＰ１、ＭＰＳと、電流源ＩＳＴを備える。

このＢＧＲ回路１００では、トランジスタＱ１とＱ２は、ベースとコレクタとが共通接続されてダイオード形態とされる。トランジスタＱ１とＱ２のベースとコレクタは、回路の接地電位点Ｖｓｓに接続される。トランジスタＱ０のエミッタは、抵抗Ｒ０を介して、ソースが電源電位点Ｖｄｄに接続されたＰＭＯＳ型のトランジスタＭＰ０のドレインに接続される。また、トランジスタＱ１のエミッタは、抵抗Ｒ１を介してソースが電源電圧Ｖｄｄに接続されたトランジスタＭＰ０とミラー形態のＰＭＯＳ型のトランジスタＭＰ１のドレインに接続される。トランジスタＭＰ１のドレインと抵抗Ｒ０との間は、出力ノードｖｂｇに接続される。また、トランジスタＱ０のエミッタと抵抗Ｒ０との間は、ノードｖｓｔ０とされ、トランジスタＭＰ１のドレインと抵抗Ｒ１との間は、ノードｖｓｔ１とされる。

差動アンプ１１０は、ノードｖｓｔ０とノードｖｓｔ１の電圧が共通電圧になるように作動する。具体的には、差動アンプ１１０は、ＰＭＯＳ型のトランジスタＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６と、ＮＭＯＳ型のトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４を含んで構成される。トランジスタＭＰ３、ＭＰ４と、トランジスタＭＰ５、ＭＰ６と、トランジスタＭＮ１、ＭＮ２と、トランジスタＭＮ３、ＭＮ４との各々は、電流ミラー形態に接続される。トランジスタＭＰ５、ＭＰ６と、トランジスタＭＮ１、ＭＮ２と、トランジスタＭＮ３、ＭＮ４とは直列に接続される。また、トランジスタＭＰ５、ＭＰ６の各ソースは電源電位点Ｖｄｄに接続され、トランジスタＭＮ３、ＭＮ４の各ドレインが接地電位点Ｖｓｓに接続される。トランジスタＭＰ５、ＭＰ６のゲートとトランジスタＭＰ５のドレインとは共通に接続され、ノードｖｐｇｘとされる。また、トランジスタＭＰ６のドレインはトランジスタＭＰ０、ＭＰ１のゲートと共通に接続され、ノードｖｐｇとされる。トランジスタＭＰ３、ＭＰ４の各ソースは共通に接続され、トランジスタＭＰ２を介して電源電位点Ｖｄｄに接続される。また、トランジスタＭＰ３のゲートは、ノードｖｓｔ０に接続され、トランジスタＭＰ４のゲートはノードｖｓｔ１に接続される。なお、差動アンプ１１０は、周知の構成であるため、詳細な説明を省略する。

起動回路１２０は、トランジスタＱ０、Ｑ１が起動するように作動する。具体的には、起動回路１２０は、ＰＭＯＳ型のトランジスタＰ０、Ｐ１、Ｐ２とＮＭＯＳ型のトランジスタＮ０、Ｎ１を含んで構成される。ゲートが共通に接続されたミラー形態のＰＭＯＳ型のトランジスタＰ１、Ｐ２は、各々ソースが電源電位点Ｖｄｄに接続される。トランジスタＰ１のドレインは、ソースが電源電位点Ｖｄｄに接続されたトランジスタＰ０のゲートに接続され、かつ、ドレインが接地電位点Ｖｓｓに接続されたトランジスタＮ１のソースに接続される。トランジスタＰ０のドレインは、ノードｖｓｔ０に接続される。トランジスタＰ２のドレインは、トランジスタＮ１のゲートに接続され、かつ、ドレインが接地電位点Ｖｓｓに接続されたトランジスタＮ０のソースに接続される。トランジスタＮ０のゲートは、ノードｖｂｇに接続される。

ＢＧＲ回路１００では、出力ノードｖｂｇの電圧がトランジスタＮ０の閾値（健闘値）を越えない限りトランジスタＮ０はオン（ＯＮ）せずに、トランジスタＰ０を通してトランジスタＱ０に起動電流Ｉｓｔ０が流れてトランジスタＱ０が起動する。このトランジスタＱ０の起動により、差動アンプ１１０がノードｖｓｔ０とノードｖｓｔ１の電圧を検知してトランジスタＱ１にも電流が流れ、回路全体が動作を開始する。

一方、出力ノードｖｂｇの電圧がトランジスタＮ０の閾値（健闘値）を越えるとトランジスタＮ０はオンしてトランジスタＰ０からの起動電流Ｉｓｔ０は停止する。なお、比較例１において起動回路１２０の回路構成は多種多様の構成が存在するが、回路方式としては出力ｖｂｇを検出する方式が一般的であった。

ところで、比較例１のＢＧＲ回路１００では、起動時に出力ノードｖｂｇの電圧はオーバーシュートを引き起こす等の課題を有している。

図３に、基準電圧発生回路の起動時における電圧時間特性の一例を示す。
図３には、出力ノードｖｂｇの電圧がオーバーシュートを引き起こす電圧時間特性が第１課題として１点鎖線で示されている。また、出力ノードｖｂｇの電圧が規定の電圧に上昇するまで経過時間を有する電圧時間特性が第２課題として２点鎖線で示されている。

すなわち、第１課題は、差動アンプ１１０により増幅されるノードｖｓｔ０、ｖｓｔ１の電位差に起因して発生する。例えば、製造バラツキ等によって起動電流Ｉｓｔ０が大きい、またはトランジスタＱ１がオンし難かった場合、ノードｖｓｔ０、ｖｓｔ１の電位差が大きくなる。ここで、差動アンプ１１０は回路構成上、十分な利得が必要であり、例えば、６０ｄＢから８０ｄＢの増幅率を持っている。このため、ノードｖｓｔ０、ｖｓｔ１の電位差が差動アンプ１１０によって増幅され、出力ノードｖｂｇの電圧がオーバーシュートを発生する。特に低消費電流でバイポーラ型のトランジスタＱ０、Ｑ１に流せる電流がｎＡオーダであった場合、発生するオーバシュートが顕著に表れる。

第２課題は、低消費電流における寄生容量及びリーク電流の影響に起因して発生する。例えば、トランジスタＮ０の閾値（健闘値）によって出力ノードｖｂｇの電圧レベルを検出して起動回路１２０が制御されるが、製造バラツキによって閾値（健闘値）も変動して、出力ノードｖｂｇの電圧が低レベルで検出されてオンとなる場合、起動回路１２０が停止する。また、低消費電流の場合は寄生容量及びリーク電流の影響が無視出来なくなり、電源の立上り時間、及び温度等の条件によって、出力ノードｖｂｇの電圧が高くなり、トランジスタＮ０が検出して起動回路１２０が停止する。したがって、出力ノードｖｂｇの電圧が規定の電圧まで上昇する以前、または出力ノードｖｂｇの電圧が回路全体の安定点に達する以前に起動回路１２０は停止し、出力ノードｖｂｇの電圧が立ち上がるまでに時間を要することになる。

そこで、第１実施形態では、上記第１課題及び第２課題を解消可能な回路、すなわち、基準電圧発生回路に含まれる少なくとも起動回路を提供する。

（回路構成）
図１に、第１実施形態に係る基準電圧発生回路として、差動アンプを用いたＢＧＲ回路１の回路図の一例を示す。なお、本開示のＢＧＲ回路１は、比較例１に示すＢＧＲ回路１００と同一部分について同一符号を付して詳細な説明を省略する。

図１に示すように、第１実施形態に係るＢＧＲ回路１は、ＢＧＲ回路１００と同様の構成の差動アンプ１０と、起動回路２０と、バイポーラ型のトランジスタＱ０，Ｑ１と、ＰＭＯＳ型のトランジスタＭＰ０、ＭＰ１、ＭＰＳと、電流源ＩＳＴを備える。

起動回路２０は、ＰＭＯＳ型のトランジスタＰ０、Ｐ１、Ｐ２、Ｐ３と、基準電流ＩＳＴＵＰを供給する電流源とを含んで構成される。トランジスタＰ０、Ｐ１は、ゲートが共通に接続されたミラー形態とされ、各々ソースが電源電位点Ｖｄｄに接続される。トランジスタＰ０のドレインは、ノードｖｓｔ０に接続され、トランジスタＰ１のドレインは、ノードｖｓｔ１に接続される。トランジスタＰ２、Ｐ３は、直列に接続され、トランジスタＰ２のソースが電源電位点Ｖｄｄに接続される。一方、トランジスタＰ３のドレインは、基準電流ＩＳＴＵＰを供給する電流源を介して接地電位点Ｖｓｓに接続される。トランジスタＰ２のゲートはノードｖｐｇｘに接続され、トランジスタＰ３のゲートはノードｖｐｇに接続される。これらトランジスタＰ２、Ｐ３と、基準電流ＩＳＴＵＰを供給する電流源とは、検出部２２を構成する。また、トランジスタＱ０に起動電流Ｉｓｔ０を流すトランジスタＰ０と、トランジスタＱ１に起動電流Ｉｓｔ１を流すトランジスタＰ１は、出力部２４を構成する。なお、基準電流ＩＳＴＵＰを供給する電流源の構成については抵抗やトランジスタを用いる等の多種多様でかつ一般的な構成のため、詳細な説明を省略する。

（回路動作）
起動時には、差動アンプ１０は、出力ノードｖｂｇの電圧を規定の電圧まで上昇（又は下降）させるため、ノードｖｐｇ、ｖｐｇｘの電圧を引き下げる（又は引き下げる）ように作動する。以下の説明では、出力ノードｖｂｇの電圧を規定の電圧まで上昇させ、ノードｖｐｇ、ｖｐｇｘの電圧を引き下げる場合を説明する。この差動アンプ１０の作動によって、ノードｖｐｇ、ｖｐｇｘに接続されたトランジスタＰ２、Ｐ３がオフし、トランジスタＰ０を通してトランジスタＱ０に起動電流Ｉｓｔ０が流れる。同様に、トランジスタＰ１を通してトランジスタＱ１に起動電流Ｉｓｔ１が流れる。これによって、ＢＧＲ回路１の回路全体が作動を開始する。

出力ノードｖｂｇの電圧が規定の電圧を越えるとノードｖｐｇ、ｖｐｇｘの電圧は回路全体の安定点となる電圧に達する。この電圧はトランジスタＰ２、Ｐ３の閾値（健闘値）であり、トランジスタＰ２とＰ３がオンしてトランジスタＰ０による起動電流Ｉｓｔ０の供給、及びトランジスタＰ１による起動電流Ｉｓｔ１の供給が停止される。

トランジスタＱ０、Ｑ１の各々に起動電流Ｉｓｔ０、Ｉｓｔ１を供給することによって、上記の第１課題である起動時にノードｖｐｇ、ｖｐｇｘの電位差が大きくなることを抑制でき、出力ノードｖｂｇの電圧がオーバーシュートを発生することを抑制できる。

ここで、ＢＧＲ回路１におけるトランジスタＱ０、Ｑ１の電流比は次に示す（１）式で表される。
Ｑ０＜Ｑ１ ・・・（１）
トランジスタＱ０、Ｑ１の電流比が（１）式に適合する場合、起動電流Ｉｓｔ０、Ｉｓｔ１の関係は次に示す（２）式で表される。
Ｉｓｔ０≦Ｉｓｔ１ ・・・（２）

起動電流Ｉｓｔ０が起動電流Ｉｓｔ１より大きい場合には、ノードｖｐｇ、ｖｐｇｘの電位が逆転し、ＢＧＲ回路１の回路全体の安定点が崩れ、差動アンプ１０が増幅してオーバーシュートを引き起こしてしまうので、（１）式、及び（２）式に適合する条件下で起動回路２０を作動させることが好ましい。このように、起動電流Ｉｓｔ１を起動電流Ｉｓｔ０より大きくすることは、トランジスタＱ０に流れる起動電流Ｉｓｔ０を形成するトランジスタＰ０の電圧より、トランジスタＱ１に流れる起動電流Ｉｓｔ１を形成するトランジスタＰ１の電圧を大きくするように電圧比を異ならせることに対応する。

このように、起動回路２０に含まれる検出部２２のトランジスタＰ２、Ｐ３を差動アンプ１０のノードｖｐｇ、ｖｐｇｘに接続することで、出力ノードｖｂｇの電圧が規定の電圧に達するまで起動回路２０が動作する。

これによって、上記の第１課題である出力ノードｖｂｇの電圧が低いレベルで起動回路２０が停止する、また、上記の第２課題である出力ノードｖｂｇの電圧がＢＧＲ回路１の回路全体の安定点に達する以前に起動回路２０が停止することを抑制可能になる。

また、ＢＧＲ回路１の起動時は、ノードｖｐｇ、ｖｐｇｘの電圧が不定であるため、何れか一方の電圧が検出部２２のトランジスタＰ２、Ｐ３の閾値（健闘値）を越えたとしても、他方はオフしているので、起動回路２０が停止することは無い。

すなわち、次に示す条件に適合する場合に、起動回路２０は停止する。
（停止条件）
・出力ノードｖｂｇの電圧が規定の電圧である
・回路全体が安定点に達している
・差動アンプのノードｖｐｇ、ｖｐｇｘの電圧が
（１）式、及び（２）式が成立する安定電圧である
したがって、上述の比較例１に比べて起動時の安定性が向上する。

このように、起動回路２０に含まれる検出部２２のトランジスタＰ２、Ｐ３を差動アンプ１０のノードｖｐｇ、ｖｐｇｘに接続し、出力ノードｖｂｇの電圧が規定の電圧に達するまで起動回路２０を作動させる。これによって、出力ノードｖｂｇの電圧が低いレベルの状態、及び出力ノードｖｂｇの電圧が回路全体の安定点に達する以前の状態の少なくとも一方の状態で、起動回路２０が停止することを抑制できる。

以上説明した半導体装置としてのＢＧＲ回路１は、起動時に、電流供給源からの供給電流により定まる第１の電圧と、前記起動時に変化する前記第１の電圧と異なる第２の電圧との差分を検出し、検出結果に基づいて、第１の電圧を形成する第１ノード、及び第２の電圧を形成する第２ノードの各々に異なる起動電流を供給するように作動する。

（ＢＧＲ回路の動作の流れ）
次に、ＢＧＲ回路１について、動作の流れを示すフローチャートを参照してさらに説明する。ＢＧＲ回路１は、電源が投入されると、図４に一例を示したフローチャートの処理にしたがって作動する。

半導体装置としてのＢＧＲ回路１は、起動時に、まず、ステップＳ１００で、出力電圧を規定の電圧に到達するように、作動を開始する。具体的には、出力ノードｖｂｇの電圧を規定の電圧まで上昇させるため、ノードｖｐｇ、ｖｐｇｘの電圧を引き下げるように、差動アンプ１０が作動する。

次に、ＢＧＲ回路１は、差動アンプ１０の作動に応じて、回路全体を作動させる。この場合、起動回路２０は、出力ノードｖｂｇの電圧が規定の電圧まで上昇していない場合に、トランジスタＱ１、Ｑ２に、起動時における起動電流が流れるように、作動する。具体的には、ステップＳ１０２で、検出部２２は、出力ノードｖｂｇの電圧が規定の電圧まで上昇していない未到達状態を検出する。検出部２２は、ステップＳ１０４で、未到達状態か否かを判定し、肯定判定の場合は、ステップＳ１０６で、出力部２４は、起動電流を供給し、否定判定の場合は、ステップＳ１０８で、起動電流の供給停止する。すなわち、起動回路２０による起動電流Ｉｓｔ０、Ｉｓｔ１の供給は、出力ノードｖｂｇの電圧が規定の電圧を越えるまで実行される。具体的には、未到達状態では、ノードｖｐｇ、ｖｐｇｘに接続されたトランジスタＰ２、Ｐ３がオフする。トランジスタＰ２、Ｐ３がオフすることにより、トランジスタＰ０を通してトランジスタＱ０に起動電流Ｉｓｔ０が流れ、トランジスタＰ１を通してトランジスタＱ１に起動電流Ｉｓｔ１が流れる。

このとき、起動回路２０は、ノードｖｓｔ０、ｖｓｔ１に、予め定めた電流比で起動電流Ｉｓｔ０、Ｉｓｔ１を供給する。すなわち、起動回路２０が供給する起動電流Ｉｓｔ０が、起動電流Ｉｓｔ１より大きい場合、ノードｖｐｇ、ｖｐｇｘの電位が逆転し、ＢＧＲ回路１の回路全体の安定点が崩れ、差動アンプ１０が増幅してオーバーシュートを引き起こす。このため、起動回路２０は、ノードｖｓｔ０、ｖｓｔ１に、トランジスタＱ０、Ｑ１の電流比（Ｑ０＜Ｑ１）に応じた起動電流Ｉｓｔ０、Ｉｓｔ１の関係（Ｉｓｔ０≦Ｉｓｔ１）で、起動電流Ｉｓｔ０、Ｉｓｔ１を供給する。

一方、出力ノードｖｂｇの電圧が規定の電圧を越えるとノードｖｐｇ、ｖｐｇｘの電圧は回路全体の安定点となる電圧に達する。この電圧はトランジスタＰ２、Ｐ３の閾値（健闘値）であり、トランジスタＰ２、Ｐ３がオンしてトランジスタＰ０による起動電流Ｉｓｔ０の供給、及びトランジスタＰ１による起動電流Ｉｓｔ１の供給が停止される。

以上説明したように、第１実施形態に係るＢＧＲ回路１は、起動時に、トランジスタＱ０、Ｑ１の各々に、トランジスタＱ０、Ｑ１の電流比（Ｑ０＜Ｑ１）に応じた起動電流Ｉｓｔ０、Ｉｓｔ１の関係（Ｉｓｔ０≦Ｉｓｔ１）で、起動電流Ｉｓｔ０、Ｉｓｔ１を供給することによって、起動時に発生するノードｖｐｇ、ｖｐｇｘの電位差が大きくなることを抑制でき、出力ノードｖｂｇの電圧がオーバーシュートを発生することを抑制できる。また、出力ノードｖｂｇの電圧が低いレベルで起動回路２０が停止する、また、出力ノードｖｂｇの電圧が回路全体の安定点に達する以前に起動回路２０が停止することを抑制可能になる。

なお、第１実施形態に係るＢＧＲ回路１では、バイポーラ型のトランジスタＱ０，Ｑ１を備えた形態について説明したが、当該形態に限定されず、ダイオード素子を用いてもよい。

＜第２実施形態＞
第２実施形態は、基準電流源回路（以下、バイアス回路と称する）に本開示の半導体装置を適用したものである。すなわち、第２実施形態は、バイアス回路の起動回路に本開示の半導体装置が適用される。

（回路構成）
図５に、第２実施形態に係るバイアス回路２の回路図の一例を示す。なお、バイアス回路２は、図１に示すＢＧＲ回路１と同様の構成であるため、同一部分について同一符号を付して詳細な説明を省略する。

図５に示すように、第２実施形態に係るバイアス回路２は、ＢＧＲ回路１００と同様の構成の差動アンプ１０と、起動回路２０Ａと、バイポーラ型のトランジスタＱ０，Ｑ１と、ＰＭＯＳ型のトランジスタＭＰ０、ＭＰ１と、ＰＭＯＳ型のトランジスタＰ１、Ｐ２と、ＮＭＯＳ型のトランジスタＮ２、Ｎ３と、を備える。

バイアス回路２を構成するトランジスタＰ１、Ｐ２は、ゲートが共通に接続されたミラー形態とされ、各々ソースが電源電位点Ｖｄｄに接続される。トランジスタＰ１のドレインは、ノードｖｐとされ、ＮＭＯＳ型のトランジスタＮ２及び抵抗Ｒ３を介して電源電位点Ｖｄｄに接続される。また、ノードｖｐは、差動アンプ１０に含まれるトランジスタＭＰ２のゲートにも接続される。トランジスタＰ２のドレインは、ノードｖｎとされ、ＮＭＯＳ型のトランジスタＮ３を介して電源電位点Ｖｄｄに接続される。トランジスタＮ２、Ｎ３は、ゲートが共通に接続されたミラー形態とされ、ノードｖｎにも接続される。なお、バイアス回路は一般的な構成のため、詳細な説明を省略する。

起動回路２０Ａは、ＰＭＯＳ型のトランジスタＰ４、Ｐ５と、基準電流ＩＳＴＵＰを供給する電流源とを含んで構成される。トランジスタＰ４、Ｐ５は、直列に接続され、トランジスタＰ４のソースが電源電位点Ｖｄｄに接続される。一方、トランジスタＰ５のドレインは、基準電流ＩＳＴＵＰを供給する電流源を介して接地電位点Ｖｓｓに接続される。また、トランジスタＰ４のドレインはノードｖｓとされ、バイアス回路のノードｖｎへ起動電流を供給するためのトランジスタＰ０のゲートに接続される。トランジスタＰ０のソースは電源電位点Ｖｄｄに接続され、トランジスタＰ０のドレインは、ノードｖｎに接続される。これらトランジスタＰ４、Ｐ５と、基準電流ＩＳＴＵＰを供給する電流源とは、検出部２２Ａを構成する。また、ノードｖｎへ起動電流を供給するためのトランジスタＰ０は、出力部２４Ａを構成する。

（回路動作）
起動時には、バイアス回路が起動しないとバンドギャップリファレンスに回路電流が流れない。
ノードｖｐｇｘと接続されたトランジスタＰ４とノードｖｐｇに接続されたトランジスタＰ５にも電流が流れず基準電流ＩＳＴＵＰによってノードｖｓの電位が引き下げられてトランジスタＰ０がオンとなり、ノードｖｎに起動電流が流れ、バイアス回路が起動する。

バイアス回路が起動するとバンドギャップリファレンスの回路電流も増加して規定の電流となるとトランジスタＰ４、Ｐ５の電流も増加して、ノードｖｓの電位は引き上げられてトランジスタＰ０がオフとなり起動回路２０Ａは停止する。

また、起動時は、バンドギャップリファレンスのノードｖｐｇ、ｖｐｇｘの電圧は不定であるため、何れか一方の電圧が検出部２２ＡのトランジスタＰ４、Ｐ５の閾値（健闘値）以下であれば、起動回路２０Ａが停止することは無い。

（比較例２）
ここで、一般的なバイアス回路と起動回路の比較例２を説明する。
図６に、比較例２に係るバイアス回路と起動回路の回路図の一例を示す。比較例２に係るバイアス回路２００は、バイアス回路２と同様に、トランジスタＰ１、Ｐ２、Ｎ２、Ｎ３と、抵抗Ｒ３とを備える。また、起動回路２２０は、トランジスタＰ０、Ｐ４と、基準電流ＩＳＴＵＰを供給する電流源とを含む。トランジスタＰ４のゲートはノードｖｐに接続され、トランジスタＰ４のドレインはノードｖｎに接続される。

比較例２に係るバイアス回路２００は、トランジスタＰ４の閾値（健闘値）によって起動回路２２０が作動するが、製造バラツキによってトランジスタＰ４の閾値（健闘値）も変動して低レベルでトランジスタＰ４がオフされてバイアス回路２００のバイアス電流が規定の電流値に到達するまで時間を要する場合がある。

図７に、バイアス回路の起動時における電圧時間特性の一例を示す。
図７には、バイアス電流が規定の電流値に到達するまで時間を要する電圧時間特性が第３課題として２点鎖線で示されている。特に消費電流がｎＡオーダーであった場合、この第３課題が顕著に表れる。一方、第２実施形態に係るバイアス回路２における電圧時間特性が実線で示されている。

図７から理解されるように、第２実施形態に係るバイアス回路２は、バイアス回路の起動回路の検出部２２Ａをバンドギャップリファレンスに接続するので、比較例２に係るバイアス回路２００に比べて、起動を早くすることができる。

＜第３実施形態＞
第３実施形態は、電圧レギュレータに本開示の半導体装置を適用したものである。電圧レギュレータとは、入力電圧及び出力電流が変化しても所定電圧を出力する集積回路である。

図８に、第３実施形態に係る本開示の起動回路の接続先を電圧レギュレータとした回路図の一例を示す。すなわち、第３実施形態は、起動回路の接続先を、ＢＧＲ回路に代えて電圧レギュレータ回路にしたものである。なお、第３実施形態は、上記実施形態と同一部分について同一符号を付して詳細な説明を省略する。また、

図８に示すように、第３実施形態に係る電圧レギュレータ回路３は、図５に示す起動回路２０Ａと同様の構成の起動回路２０Ｂを備える。すなわち、第３実施形態に係る起動回路２０Ｂは、図５に示す起動回路２０Ａの検出部２２Ａと同様の構成の検出部２２Ｂと、出力部２４Ａと同様の構成の出力部２４Ｂとを備える。

（回路動作）
起動時には、バイアス回路が起動しないと電圧レギュレータ回路に回路電流が流れない。ノードｖｐｇｘと接続されたトランジスタＰ４とノードｖｐｇに接続されたトランジスタＰ５にも電流が流れず基準電流ＩＳＴＵＰによってノードｖｓの電位が引き下げられてトランジスタＰ０がオンとなり、ノードｖｎに起動電流が流れ、バイアス回路が起動する。

バイアス回路が起動すると電圧レギュレータ回路の回路電流も増加して規定の電流となるとトランジスタＰ４、Ｐ５の電流も増加して、ノードｖｓの電位は引き上げられてトランジスタＰ０がオフとなり起動回路２０Ｂは停止する。また、起動時は、バンドギャップリファレンスのノードｖｐｇ、ｖｐｇｘの電圧は不定であるため、何れか一方の電圧が検出部２２ＡのトランジスタＰ４、Ｐ５の閾値（健闘値）以下であれば、起動回路２０Ｂが停止することは無い。

＜第４実施形態＞
第４実施形態は、第２実施形態の変形例である。
図９に第４実施形態に係る第１変形例と示し、図１０に第２変形例を示す。
図９に示す第１変形例の起動回路２０Ｃは、図５に示す起動回路２０ＡにおけるトランジスタＰ５のゲートの接続先をノードｖｐｇに代えて、ノードｖｐとした検出部２２Ｃとした点で相違する。図９に示す第１変形例の起動回路２０Ｃによる構成とした場合であっても、第２実施形態と同様の効果を奏する。

また、図１０に第２変形例の起動回路２０Ｄは、図５に示す起動回路２０Ａにおける検出部２２Ａを構成するトランジスタＰ４，Ｐ５に、ＰＭＯＳ型のトランジスタＰ６をさらに直列に接続しした構成の検出部２２Ｄとした点で相違する。図１０に示す第２変形例の起動回路２０Ｄによる構成とした場合であっても、第２実施形態と同様の効果を奏する。

なお、本開示の半導体装置に係る上記各実施形態では、差動アンプ、基準電圧源回路、基準電流源回路、電圧レギュレータ回路を備える形態について説明したが、当該形態に限定されず、差動アンプ、基準電圧源回路、基準電流源回路、電圧レギュレータ回路の一部または全部を、外付けの素子としてもよい。

また、上記各実施形態で説明した起動回路は図６に示す起動回路と組み合わせて構成することも可能である。

なお、上記各実施形態で説明した本開示の半導体装置に係る回路の構成及び動作等は一例であり、本開示の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。

１ バンドギャップリファレンス回路（基準電圧発生回路）
２ バイアス回路（基準電流源回路）
３ 電圧レギュレータ回路
１０ 差動アンプ
２０ 起動回路
２２ 検出部
２４ 出力部
ＩＳＴＵＰ 基準電流
Ｉｓｔ０ 起動電流
Ｉｓｔ１ 起動電流
Ｎ０、Ｎ１、Ｎ２、Ｎ３ トランジスタ
Ｐ０、Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ４、Ｐ５、Ｐ６ トランジスタ
Ｑ０、Ｑ１ トランジスタ
Ｖｄｄ 電源電位点
Ｖｓｓ 接地電位点
ｖｂｇ、ｖｎ、ｖｐ、ｖｐｇ、ｖｐｇｘ、ｖｓ、ｖｓｔ０、ｖｓｔ１ ノード

Claims (6)

1. 第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタにおける電圧に基づいて所定電圧を発生させる電圧発生部と、
   前記第１トランジスタ及び前記第２トランジスタの各々に流れる電流差に基づいて起動電圧を出力する差動アンプと、
   前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
   前記検出部の検出結果に基づいて、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する出力部と、
   を備えた半導体装置。
2. 前記所定電圧を発生するノードに前記第１トランジスタが接続され、かつ前記第１トランジスタに流れる電流の電流密度より、前記第２トランジスタに流れる電流の電流密度が大きい場合、
   前記出力部は、
   前記第１トランジスタに供給する第１の起動電流を、前記第２トランジスタに供給する第２の起動電流より小さくする
   請求項１に記載の半導体装置。
3. 前記電圧発生部は、前記第１トランジスタとして第１の起動電流が供給されることにより第１の電流が第１の方向に流れる第１の一方向性素子を含み、前記第２トランジスタとして前記第１の起動電流と異なる第２の起動電流が供給されることにより第２の電流が第２の方向に流れる第２の一方向性素子を含み、前記第１の一方向性素子及び前記第２の一方向性素子の各々におけるバンドギャップ電圧に基づいて、前記所定電圧を発生する
   請求項２に記載の半導体装置。
4. バイアス電圧を生成するバイアス回路と、
   前記バイアス電圧が供給され、起動電圧を出力する差動アンプと、
   前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
   前記検出部の検出結果に基づいて、前記バイアス回路に起動電流を出力する出力部と、
   を備えた半導体装置。
5. 前記差動アンプは、装置の作動時に、予め定めた第１の電圧と、前記第１の電圧と異なる第２の電圧との差分に基づいて、前記起動電圧を出力するレギュレータ素子を備え、
   前記出力部は、電流供給源からの供給電流を用いて、前記レギュレータ素子から前記起動電圧が出力されるように、前記起動電圧が規定の電圧に達するまで前記バイアス回路に前記起動電流を出力する
   請求項４に記載の半導体装置。
6. 第１トランジスタ及び第２トランジスタを有し、前記第１トランジスタ及び前記第２トランジスタにおける電圧に基づいて所定電圧を発生させる電圧発生部と、
   前記第１トランジスタ及び前記第２トランジスタの各々に流れる電流差に基づいて起動電圧を出力する差動アンプと、
   前記起動電圧が規定の電圧に達しているか否かを検出する検出部と、
   前記検出部の検出結果に基づいて、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する出力部と、
   を備えた半導体装置の起動方法であって、
   出力電圧を予め定めた所定電圧に到達するように、作動を開始し、
   電流供給源からの供給電流により定まる第１の電圧と、起動時に変化する前記第１の電圧と異なる第２の電圧とに基づいて、前記出力電圧が前記所定電圧に未到達の状態を検出することで、前記第１トランジスタ及び前記第２トランジスタの各々に起動電流を供給することを検出し、
   前記未到達の状態である場合に、出力ノードの電圧を規定の電圧まで上昇させるように、前記第１の電圧を形成する第１ノード、及び前記第２の電圧を形成する第２ノードの各々に異なる起動電流を供給することで、前記第１トランジスタ及び前記第２トランジスタの各々に異なる起動電流を出力する
   半導体装置の起動方法。

Images