JP2010050263A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】積層セラミック電子部品に備えるセラミック積層体が薄型化されると、外部電極からのガラス成分の浸潤が原因で、外部電極に覆われている部分とそうでない部分との境目に応力集中が起こり、クラックが生じやすい。
【解決手段】セラミック積層体３の外表面を規定する表層部を与える保護層１４と保護層１４以外の本体部１５とを構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有するが、保護層１４の組成は、本体部１５の組成に比べて、Ａ／Ｂ比が高く、またはＭｇ含有量もしくは希土類元素含有量が多くされ、保護層１４でのＳｉ濃度が高められるようにする。
【選択図】図３

Description

この発明は、積層セラミック電子部品に関するもので、特に、低背化された積層セラミック電子部品のクラック抑制のための改良に関するものである。

積層セラミック電子部品の一例としての積層セラミックコンデンサは、誘電体セラミックからなる積層された複数のセラミック層をもって構成されるセラミック積層体を備えている。セラミック積層体は、通常、対向する第１および第２の主面と相対向する第１および第２の側面と相対向する第１および第２の端面とを有する直方体状をなしている。

セラミック積層体の内部には、セラミック層間の特定の界面に沿って形成される複数の内部電極が形成される。内部電極の積層方向に隣り合うものは、セラミック層を介して互いに対向し、それによって静電容量を形成する。

典型的には、セラミック積層体の相対向する第１および第２の端面上には、それぞれ、第１および第２の外部電極が形成される。前述した複数の内部電極は、第１の外部電極に電気的に接続される第１の内部電極と第２の外部電極に電気的に接続される第２の内部電極とに分類されるが、第１および第２の内部電極は、積層方向に関して交互に配置される。

このような積層セラミックコンデンサは、小型化、特に薄型化すなわち低背化を図ることが要望されている。しかしながら、積層セラミックコンデンサが低背化されると、機械的強度が低下し、たとえば実装時の衝撃などにより、クラックが発生することがある。したがって、積層セラミックコンデンサにとって、上記のような実装時の衝撃などを考慮すると、機械的強度の確保が必要である。

機械的強度の確保のための一般的な対策としては、セラミック積層体において、内部電極が配置されず、容量形成に寄与しない外層部分を積層方向における両端部に設け、これら外層部分によって、内部電極が配置された容量形成部分を衝撃から保護するようにしている。

ところで、積層セラミックコンデンサには、通常の配線基板上に実装されるタイプのもののほか、多層配線基板などの配線基板の内部に埋め込まれるタイプのものもある。後者のタイプにあっては、さらなる低背化が求められる。低背化を実現するにあたっては、積層セラミックコンデンサの総厚みを薄くする必要があるが、この場合、容量形成部を犠牲にすることは望ましくなく、それゆえ、外層部分をできる限り薄くするようにされる。その結果、外層部分による機械的強度の確保といった機能が低減される。

この問題を解決し得る技術として、たとえば特開平１１‐３５４３７０号公報（特許文献１）に記載されたものがある。特許文献１では、外層部分を構成するセラミックの結晶粒子の粒径を小さくすることにより、機械的強度を向上させている。

しなしながら、特許文献１に記載の技術によっても、セラミック積層体の総厚みが薄くなると、特に以下の状況下において、クラックが発生しやすくなるといった問題は完全には解決されない。

すなわち、外部電極は、通常、導電性ペーストの焼き付けにより形成されるが、このような外部電極は、セラミック積層体の第１および第２の端面の各々上だけでなく、第１および第２の端面の各々に隣接する主面および側面の各一部をも覆うように形成される。このような場合、外部電極の形成のための焼き付け工程を実施したとき、セラミック積層体の主面および側面上に位置する外部電極の端縁部からクラックが進展することがある。これは、外部電極の端縁部近傍での応力集中によるものと推測される。

なお、以上のような問題は、積層セラミックコンデンサに限らず、他の積層セラミック電子部品においても遭遇し得る。
特開平１１‐３５４３７０号公報

そこで、この発明の目的は、上述したような問題を解決し得る積層セラミック電子部品を提供しようとすることである。

この発明は、積層された複数のセラミック層をもって構成される、セラミック積層体と、セラミック積層体の内部であって、セラミック層間の特定の界面に沿って形成された、内部電極と、内部電極と電気的に接続されながら、セラミック積層体の外表面の一部を覆うように形成される、外部電極とを備える、積層セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

すなわち、セラミック積層体の外表面を規定する表層部における、外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられる。

上記保護層およびセラミック積層体における保護層以外の本体部を構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有している。

そして、この発明の第１の実施態様では、保護層の組成は、本体部の組成に比べて、Ａ／Ｂ比が高くされることを特徴としている。

上記第１の実施態様において、保護層の厚みをｘ［μｍ］とし、ΔＡ／Ｂ＝（保護層のＡ／Ｂ比）−（本体部のＡ／Ｂ比）としたとき、
０＜ｘ≦１であれば、ΔＡ／Ｂ≧０．０２０とされ、
１＜ｘ≦３であれば、ΔＡ／Ｂ≧０．０１５とされ、
３＜ｘ≦５であれば、ΔＡ／Ｂ≧０．０１０とされ、
５＜ｘ≦１０であれば、ΔＡ／Ｂ≧０．００５とされ、
１０＜ｘであれば、ΔＡ／Ｂ≧０．００３とされることが好ましい。

この発明の第２の実施態様では、保護層の組成は、本体部の組成に比べて、Ｍｇ含有量が多くされることを特徴としている。

上記第２の実施態様において、保護層の厚みをｘ［μｍ］とし、ΔＭｇ＝（保護層のＭｇ量）−（本体部のＭｇ量）［ＡＢＯ_３１００モル部に対するモル部］としたとき、
０＜ｘ≦１であれば、ΔＭｇ≧２．０とされ、
１＜ｘ≦３であれば、ΔＭｇ≧１．５とされ、
３＜ｘ≦５であれば、ΔＭｇ≧１．０とされ、
５＜ｘ≦１０であれば、ΔＭｇ≧０．５とされ、
１０＜ｘであれば、ΔＭｇ≧０．３とされることが好ましい。

この発明の第３の実施態様では、保護層の組成は、本体部の組成に比べて、希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、ＬｕおよびＹから選ばれる少なくとも１種。）含有量が多くされることを特徴としている。

上記第３の実施態様において、保護層の厚みをｘ［μｍ］とし、ΔＲ＝（保護層の希土類元素量）−（本体部の希土類元素量）［ＡＢＯ_３１００モル部に対するモル部］としたとき、
０＜ｘ≦１であれば、ΔＲ≧２．０とされ、
１＜ｘ≦３であれば、ΔＲ≧１．５とされ、
３＜ｘ≦５であれば、ΔＲ≧１．０とされ、
５＜ｘ≦１０であれば、ΔＲ≧０．５とされ、
１０＜ｘであれば、ΔＲ≧０．３とされることが好ましい。

上述のような第１ないし第３の実施態様による組成に選ばれたとき、通常、保護層では、本体部に比べて、Ｓｉ濃度が高くなる。特に、保護層の表層およびその近傍にＳｉがより多く分布する。

この発明に係る積層セラミック電子部品の典型的な実施態様では、セラミック積層体は、相対向する第１および第２の主面と相対向する第１および第２の側面と相対向する第１および第２の端面とを有する直方体状をなし、外部電極は、第１および第２の端面の各々ならびに第１および第２の端面の各々に隣接する主面および側面の各一部を覆うように形成される。

上記の典型的な実施態様において、保護層は、セラミック積層体の第１および第２の主面ならびに第１および第２の側面に沿って形成されても、セラミック積層体の第１および第２の主面に沿って形成されても、セラミック積層体の第１および第２の側面に沿って形成されても、セラミック積層体の第１および第２の主面ならびに第１および第２の側面における、第１および第２の端面の各々の近傍にのみ沿って形成されてもよい。

この発明によれば、セラミック積層体の外表面を規定する表層部における、外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域を与える保護層において、焼成工程での焼結が本体部に比べて遅れるため、本体部からのＳｉが流入し、Ｓｉ濃度が高められる。特に保護層の表層およびその近傍にＳｉがより多く分布する。したがって、このＳｉの作用により、外部電極を形成するための焼き付け工程において、外部電極から保護層へガラス成分が浸潤することが抑制される。その結果、外部電極に覆われている部分と覆われていない部分との境目近傍において応力集中が生じることが防止され、結果として、クラックを生じさせにくくすることができる。

以下に、この発明を、積層セラミック電子部品の一例としての積層セラミックコンデンサについて説明する。

図１ないし図３は、この発明の第１の実施形態による積層セラミックコンデンサ１を説明するためのものである。ここで、図１は、積層セラミックコンデンサ１の外観を示す斜視図であり、図２は、積層セラミックコンデンサ１の断面図である。

積層セラミックコンデンサ１は、誘電体セラミックからなる積層された複数のセラミック層２をもって構成されるセラミック積層体３を備えている。このセラミック積層体３の外観が図３に斜視図で示されている。セラミック積層体３は、相対向する第１および第２の主面４および５と相対向する第１および第２の側面６および７と相対向する第１および第２の端面８および９とを有する直方体状をなしている。

セラミック積層体３の内部において、セラミック層２間の特定の界面に沿って、複数の内部電極１０および１１が形成されている。内部電極１０および１１の積層方向に隣り合うものは、セラミック層２を介して互いに対向し、それによって、静電容量を形成している。

セラミック積層体３の第１および第２の端面８および９上には、それぞれ、第１および第２の外部電極１２および１３が形成される。内部電極１０および１１は、第１の外部電極１２に接続される第１の内部電極１０と第２の外部電極１３に電気的に接続される第２の内部電極１１とがあり、これら第１および第２の内部電極１０および１１は、積層方向に関して交互に配置されている。

積層セラミックコンデンサ１を製造するにあたり、セラミック積層体３は焼成工程を経て得られるものである。また、外部電極１２および１３は、導電性ペーストを塗布し、焼き付けることによって形成される。この導電性ペーストの塗布工程に起因して、通常、第１の外部電極１２は、セラミック積層体３の第１の端面を覆うばかりでなく、第１の端面８に隣接する主面４および５ならびに側面６および７の各一部をも覆うように形成される。同様に、第２の外部電極１３は、セラミック積層体３の第２の端面９を覆うばかりでなく、第２の端面９に隣接する主面４および５ならびに側面６および７の各一部をも覆うように形成される。

セラミック積層体３の外表面を規定する表層部における、外部電極１２および１３の各々によって覆われている部分と覆われていない部分との境目を少なくとも含む領域は、後述する機能を有する保護層１４によって与えられる。この実施形態では、保護層１４は、セラミック積層体３の第１および第２の主面４および５ならびに第１および第２の側面６および７に沿って形成されている。

上記保護層１４およびセラミック積層体３における保護層１４以外の本体部１５を構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有している。

しかしながら、保護層１４の組成と本体部１５の組成とは、後述するように異ならされ、それによって、保護層１４が、本体部１５に比べて、焼成工程での焼結が遅れるようにされる。そのため、Ｓｉ成分が、本体部１５から保護層１４へ移行し、その結果、保護層１４でのＳｉ濃度が高められる。Ｓｉ濃度は、保護層１４の中でも、特に表層およびその近傍においてより高くなる。

上述のように、保護層１４においてＳｉ濃度が高められると、外部電極１２および１３の形成のための焼き付け工程において、外部電極１２および１３からのガラス成分が保護層１４へ浸潤することが抑制される。そのため、セラミック積層体３の外表面における外部電極１２および１３に覆われている部分と覆われていない部分との境目近傍、すなわち外部電極１２および１３の各々の端縁近傍において応力集中が生じにくくなり、結果として、クラックが発生しにくくなる。

保護層１４の焼結を、本体部１５の焼結より遅らせるため、第１の実施態様では、保護層１４の組成が、本体部１５の組成に比べて、ＡＢＯ_３におけるＡ／Ｂ比が高くされる。なお、Ａ／Ｂ比をどの程度高くすることが好ましいかについては、後述する実験例において明らかにする。

第２の実施態様では、保護層１４の組成が、本体部１５の組成に比べて、Ｍｇ含有量が多くされる。Ｍｇ含有量をどの程度多くすることが好ましいかについては、後述する実験例において明らかにする。

第３の実施態様では、保護層１４の組成が、本体部１５の組成に比べて、希土類元素含有量が多くされる。希土類元素含有量をどの程度多くすることが好ましいかについては、後述する実験例において明らかにする。

保護層１４を形成するための方法としては、たとえば、保護層１４となるべきセラミックスラリーを用意し、これを、セラミック積層体３の本体部１５の生の状態のものの表面に塗布する方法がある。このとき、セラミックスラリーではなく、セラミック原料粉末によって、本体部１５の生の状態のものの表面を被覆し、押圧して固着させてもよい。また、本体部１５の生の状態のものに対して予め脱バインダ工程を実施した後で、セラミック原料粉末を付与してもよい。さらに、保護層１４となるべきセラミックグリーンシートを予め作製しておき、本体部１５の生の状態のものの表面を覆うように配置してもよい。

図４、図５および図６は、それぞれ、この発明の第２、第３および第４の実施形態を説明するための図３に対応する図である。図４、図５および図６において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

図４に示した第２の実施形態では、保護層１４は、セラミック積層体３ａの第１および第２の主面４および５に沿って形成される。

図５に示した第３の実施形態では、保護層１４は、セラミック積層体３ｂの第１および第２の側面６および７に沿って形成される。

図６に示した第４の実施形態では、保護層１４は、セラミック積層体３ｃの第１および第２の主面４および５ならびに第１および第２の側面６および７における、第１および第２の端面８および９の各々の近傍にのみ沿って形成される。図６において、外部電極１２および１３の各々の端縁の位置を破線で示している。これら破線の位置からわかるように、外部電極１２および１３の各々の端縁は、保護層１４上に位置している。

なお、この発明が適用される積層セラミックコンデンサは、図示したような構造を有するものに限らず、たとえば、複数の内部電極がコンデンサ本体内部において直列容量を形成する構造のもの、あるいは、アレイ状の積層セラミックコンデンサまたは低ＥＳＬ化された積層セラミックコンデンサのような多端子構造のものであってもよく、さらには、この発明は、積層セラミックコンデンサに限らず、他の積層セラミック電子部品にも適用することができる。

以下に、この発明に基づいて実施した実験例について説明する。
［実験例１］
実験例１では、ＡＢＯ_３におけるＡ／Ｂ比の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。Ａ／Ｂ比以外のパラメータは固定した。

（Ａ）誘電体原料配合物の作製
まず、主成分ＡＢＯ_３として、ＢａＴｉＯ_３粉末を用意した。他方、副成分として、Ｄｙ_２Ｏ_３、ＭｇＣＯ_３、ＭｎＣＯ_３およびＳｉＯ_２の各粉末を用意した。そして、これらを、
組成式：１００ＢａＴｉＯ_３＋１．０ＤｙＯ_３/２＋０．５ＭｎＯ＋１．０ＭｇＯ＋１．５ＳｉＯ_２
で表される組成となるように秤量し、基本原料配合物を得た。

さらに、Ａ/Ｂ比調整用粉末として、ＢａＣＯ_３およびＴｉＯ_２の各粉末を用意した。そして、Ａ／Ｂ比を１より高くしたい場合には、上記基本原料配合物にＢａＣＯ_３粉末を添加し、１未満にしたい場合には、ＴｉＯ_２粉末を添加しながら、本体部用の秤量と保護層用の秤量とを行なって得られた各配合物を、水を媒体としてボールミルにより２４時間混合した。その後、蒸発乾燥により、表１の「本体部のＡ／Ｂ」および「保護層のＡ／Ｂ」に示すようなＡ／Ｂ比をそれぞれ有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１には、「保護層のＡ／Ｂ」−「本体部のＡ／Ｂ」である「ΔＡ／Ｂ」も示されている。

（Ｂ）積層セラミックコンデンサの作製
上記本体部用の誘電体原料配合物に、ポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、本体部用のセラミックスラリーを得た。このセラミックスラリーをドクターブレード法によりシート成形し、矩形のセラミックグリーンシートを得た。

次に、上記セラミックグリーンシート上に、Ｎｉを主成分とする導電ペーストをスクリーン印刷し、内部電極を構成するための導電ペースト膜を形成した。

次に、導電ペースト膜が形成されたセラミックグリーンシートを、導電ペースト膜の引き出されている側が互い違いになるように複数枚積層し、セラミック積層体における本体部の生の状態のものを得た。

他方、上記本体部の場合と同様の方法にて、保護膜用のセラミックスラリーを作製し、このセラミックスラリーを、上記生の本体部の両主面および両側面の各々上に塗布した。このようにして、セラミック積層体の生の状態のものを得た。

次に、この生のセラミック積層体を、Ｎ_２雰囲気中にて３００℃の温度に加熱し、バインダを燃焼させた後、酸素分圧１０^-9〜１０^-10ＭＰａのＨ_２−Ｎ_２−Ｈ_２Ｏガスからなる還元性雰囲気中にて１２００℃の温度で２時間焼成し、焼結したセラミック積層体を得た。

次に、上記セラミック積層体の両端面に、Ｂ_２Ｏ_３−Ｌｉ_２Ｏ−ＳｉＯ_２−ＺｎＯ−ＢａＯガラスフリットを含有するＣｕペーストを塗布し、Ｎ_２雰囲気中において８００℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成した。さらに、外部電極に、ＮｉめっきおよびＳｎめっきを施し、各試料に係る積層セラミックコンデンサを得た。

このようにして得られた積層セラミックコンデンサの外形寸法は、幅０．８ｍｍ、長さ１．６ｍｍ、厚さ１．０ｍｍであり、内部電極間に介在する誘電体セラミック層の厚みは１．０μｍであり、また、有効誘電体セラミック層の数は３５０であり、１層当たりの対向電極面積は０．８ｍｍ^２であった。また、保護層の厚みは５μｍであった。

（Ｃ）特性評価
特性評価として、表１に示すように、クラック発生数、信頼性試験での平均故障時間（ＭＴＴＦ）および誘電率（ε）を評価した。

クラック発生数は、試料数５０個につき、熱サイクル試験（測定温度：−５５℃〜１０５℃、１サイクル当たり６０分間を計５サイクル）を実施した後、セラミック積層体のクラックの有無を観察し、クラックが観察された試料を計数することによって求めた。

信頼性試験での平均故障時間は、試料数５０個につき、１２５℃、１２．６Ｖの条件で信頼性試験を実施し、故障に至る時間の平均値を求めたものである。

誘電率は、温度２５℃、１ｋＨｚ、０．５Ｖｒｍｓの条件下で測定した静電容量から求めた。

表１において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

ΔＡ／Ｂが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔＡ/Ｂをより大きくすることにより、発生数を０にすることができた。また、クラック発生数が０になった試料においては、ＭＴＴＦも良好なことがわかった。

［実験例２］
実験例２では、実験例１を発展させて、保護層の厚みによる影響を調べた。

（Ａ）誘電体原料配合物の作製
実験例１の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表２ないし表４には、本体部用の誘電体原料配合物のＡ／Ｂ比である「本体部のＡ／Ｂ」、保護層用の誘電体原料配合物のＡ／Ｂ比である「保護層のＡ／Ｂ」、および「ΔＡ／Ｂ」が示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを表２ないし表４に示すように変更したことを除いて、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。クラック発生数が表２に、平均故障時間（ＭＴＴＦ）が表３に、誘電率（ε）が表４にそれぞれ示されている。

まず、表２に示すように、実験例１の場合と同様、ΔＡ／Ｂが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをｘ［μｍ］としたとき、
０＜ｘ≦１であれば、ΔＡ／Ｂ≧０．０２０とされ、
１＜ｘ≦３であれば、ΔＡ／Ｂ≧０．０１５とされ、
３＜ｘ≦５であれば、ΔＡ／Ｂ≧０．０１０とされ、
５＜ｘ≦１０であれば、ΔＡ／Ｂ≧０．００５とされ、
１０＜ｘであれば、ΔＡ／Ｂ≧０．００３とされることにより、クラック発生数を０とすることができ、信頼性も改善されることがわかった。

［実験例３］
実験例３では、Ｍｇ含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。

（Ａ）誘電体原料配合物の作製
実験例１の場合と同様の操作を経て、ＢａＴｉＯ_３１００モル部に対するＭｇＯのモル部を表５に示すように変更したことを除いて、実験例１における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表５には、本体部用の誘電体原料配合物におけるＭｇ含有量である「本体部のＭｇ」、および保護層用の誘電体原料配合物におけるＭｇ含有量である「保護層のＭｇ」に加えて、「保護層のＭｇ」−「本体部のＭｇ」である「ΔＭｇ」も示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表５に示されている。

表５において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

ΔＭｇが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔＭｇをより大きくすることにより、発生数を０にすることができた。また、クラック発生数が０になった試料においては、ＭＴＴＦも良好なことがわかった。

［実験例４］
実験例４では、実験例３を発展させて、保護層の厚みによる影響を調べた。

（Ａ）誘電体原料配合物の作製
実験例３の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表６ないし表８には、本体部用の誘電体原料配合物のＭｇ含有量である「本体部のＭｇ」、保護層用の誘電体原料配合物のＭｇ含有量である「保護層のＭｇ」、および「ΔＭｇ」が示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを表６ないし表８に示すように変更したことを除いて、実験例３の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。クラック発生数が表６に、平均故障時間（ＭＴＴＦ）が表７に、誘電率（ε）が表８にそれぞれ示されている。

まず、表６に示すように、実験例３の場合と同様、ΔＭｇが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをｘ［μｍ］としたとき、
０＜ｘ≦１であれば、ΔＭｇ≧２．０とされ、
１＜ｘ≦３であれば、ΔＭｇ≧１．５とされ、
３＜ｘ≦５であれば、ΔＭｇ≧１．０とされ、
５＜ｘ≦１０であれば、ΔＭｇ≧０．５とされ、
１０＜ｘであれば、ΔＭｇ≧０．３とされることにより、クラック発生数を０とすることができ、信頼性も改善されることがわかった。

［実験例５］
実験例５では、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べた。

（Ａ）誘電体原料配合物の作製
実験例１の場合と同様の操作を経て、ＢａＴｉＯ_３１００モル部に対するＤｙＯ_３/２のモル部を表９に示すように変更したことを除いて、実験例１における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表９には、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のＲ」、および保護層用の誘電体原料配合物における希土類元素含有量である「保護層のＲ」に加えて、「保護層のＲ」−「本体部のＲ」である「ΔＲ」も示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表９に示されている。

表９において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

ΔＲが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。また、ΔＲをより大きくすることにより、発生数を０にすることができた。また、クラック発生数が０になった試料においては、ＭＴＴＦも良好なことがわかった。

［実験例６］
実験例６では、実験例５を発展させて、保護層の厚みによる影響を調べた。

（Ａ）誘電体原料配合物の作製
実験例５の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１０ないし表１２には、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のＲ」、保護層用の誘電体原料配合物における希土類元素含有量である「保護層のＲ」、および「ΔＲ」が示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを表１０ないし表１２に示すように変更したことを除いて、実験例５の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。クラック発生数が表１０に、平均故障時間（ＭＴＴＦ）が表１１に、誘電率（ε）が表１２にそれぞれ示されている。

まず、表１０に示すように、実験例５の場合と同様、ΔＲが０を超える試料においては、０または０以下の試料に比べて、クラック発生数の大幅な低減が見られた。

また、保護層の厚みをｘ［μｍ］としたとき、
０＜ｘ≦１であれば、ΔＲ≧２．０とされ、
１＜ｘ≦３であれば、ΔＲ≧１．５とされ、
３＜ｘ≦５であれば、ΔＲ≧１．０とされ、
５＜ｘ≦１０であれば、ΔＲ≧０．５とされ、
１０＜ｘであれば、ΔＲ≧０．３とされることにより、クラック発生数を０とすることができ、信頼性も改善されることがわかった。

［実験例７］
実験例７は、実験例５から派生したもので、Ｄｙ以外の希土類元素を用いながら、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

（Ａ）誘電体原料配合物の作製
実験例５の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１３には、用いられた希土類元素Ｒ（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、ＬｕおよびＹから選ばれる少なくとも１種。）の種類および割合、本体部用の誘電体原料配合物における希土類元素含有量である「本体部のＲ」、保護層用の誘電体原料配合物における希土類元素含有量である「保護層のＲ」、および「ΔＲ」が示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表１３に示されている。

表１３において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

表１３に示した結果から、希土類元素の種類を変更しても、実験例５の場合と同様の結果が得られることがわかった。

［実験例８］
実験例８についても、実験例５から派生したもので、用いた希土類元素の種類を本体部と保護層とで異ならせた場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

（Ａ）誘電体原料配合物の作製
本体部用の誘電体原料配合物において、希土類元素ＲとしてＤｙを用い、保護層用の誘電体原料配合物において、希土類元素ＲとしてＹを用いながら、実験例５の場合と同様にして、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１４には、本体部用の誘電体原料配合物におけるＤｙ含有量である「本体部のＤｙ」、保護層用の誘電体原料配合物におけるＹ含有量である「保護層のＹ」、および「保護層のＹ」−「本体部のＤｙ」である「ΔＲ」が示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表１４に示されている。

表１４において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

表１４に示した結果から、本体部と保護層とで希土類元素の種類が異なる場合でも、実験例５または７の場合と同様の結果が得られることがわかった。

［実験例９］
実験例９は、主成分ＡＢＯ_３としてのＢａＴｉＯ_３について、Ｂａの一部をＣａまたはＳｒに置換し、あるいはＴｉの一部をＺｒまたはＨｆに置換した場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

（Ａ）誘電体原料配合物の作製
まず、ＢａＣＯ_３およびＴｉＯ_２の各粉末に加えて、ＣａＣＯ_３、ＳｒＣＯ_３、ＺｒＯ_２およびＨｆＯ_２の各粉末を用いて、主成分ＡＢＯ_３となる、表１５の「主成分原料」の欄に示す組成の粉末を合成した。

次に、上記主成分１００モル部に対して、ＤｙＯ_３/２のモル部を表１５の「本体部のＲ」および「保護層のＲ」の各欄に示すように変更しながら、ＭｎＯを１．０モル部、ＭｇＯを１．０モル部、およびＳｉＯ_２を１．５モル部配合したことを除いて、実験例１の場合と同様の操作を経て、本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１５には、「保護層のＲ」−「本体部のＲ」である「ΔＲ」も示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表１５に示されている。

表１５において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

表１５に示した結果から、主成分の組成が変更されても、実験例５の場合と同様の結果が得られることがわかった。

［実験例１０］
実験例１０は、実験例１〜９において副成分として添加されていたＭｎ成分の少なくとも一部を他のＭ成分（Ｖ、Ｃｒ、Ｃｏ、Ｆｅ、Ｃｕ、ＮｉおよびＭｏ）に置換した場合において、希土類元素含有量の本体部と保護層とでの差がクラックや信頼性に与える影響を調べたものである。

（Ａ）誘電体原料配合物の作製
実験例１の場合と同様の操作を経て、ＢａＴｉＯ_３１００モル部に対して、ＤｙＯ_３/２のモル部を表１６の「本体部のＲ」および「保護層のＲ」の各欄に示すように変更し、かつＭ成分（Ｍｎ、Ｖ、Ｃｒ、Ｃｏ、Ｆｅ、Ｃｕ、ＮｉおよびＭｏ）を表１６の「Ｍ成分」の欄に示す種類および割合で用いたことを除いて、実験例１における基本原料配合物と同様の組成を有する本体部用の誘電体原料配合物および保護層用の誘電体原料配合物を得た。表１６には、「保護層のＲ」−「本体部のＲ」である「ΔＲ」も示されている。

（Ｂ）積層セラミックコンデンサの作製
保護層の厚みを５μｍに固定しながら、実験例１の場合と同様にして、各試料に係る積層セラミックコンデンサを得た。

（Ｃ）特性評価
実験例１の場合と同様に、特性評価を行なった。その結果が表１６に示されている。

表１６において、試料番号に＊を付したものは、この発明の範囲外の比較例である。

表１６に示した結果から、Ｍ成分が変更されても、実験例５の場合と同様の結果が得られることがわかった。

この発明の第１の実施形態による積層セラミックコンデンサ１の外観を示す斜視図である。 図１に示した積層セラミックコンデンサ１の断面図である。 図１に示した積層セラミックコンデンサ１に備えるセラミック積層体３の外観を示す斜視図である。 この発明の第２の実施形態を示す、図３に対応する図である。 この発明の第３の実施形態を示す、図３に対応する図である。 この発明の第４の実施形態を示す、図３に対応する図である。

符号の説明

１ 積層セラミックコンデンサ
２ セラミック層
３，３ａ，３ｂ，３ｃ セラミック積層体
４，５ 主面
６，７ 側面
８，９ 端面
１０，１１ 内部電極
１２，１３ 外部電極
１４ 保護層
１５本体部

Claims (12)

1. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
   前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
   前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
   を備え、
   前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
   前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有するが、
   前記保護層の組成は、前記本体部の組成に比べて、Ａ／Ｂ比が高い、
   積層セラミック電子部品。
2. 前記保護層の厚みをｘ［μｍ］とし、ΔＡ／Ｂ＝（保護層のＡ／Ｂ比）−（本体部のＡ／Ｂ比）としたとき、
   ０＜ｘ≦１であれば、ΔＡ／Ｂ≧０．０２０とされ、
   １＜ｘ≦３であれば、ΔＡ／Ｂ≧０．０１５とされ、
   ３＜ｘ≦５であれば、ΔＡ／Ｂ≧０．０１０とされ、
   ５＜ｘ≦１０であれば、ΔＡ／Ｂ≧０．００５とされ、
   １０＜ｘであれば、ΔＡ／Ｂ≧０．００３とされる、
   請求項１に記載の積層セラミック電子部品。
3. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
   前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
   前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
   を備え、
   前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
   前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有するが、
   前記保護層の組成は、前記本体部の組成に比べて、Ｍｇ含有量が多い、
   積層セラミック電子部品。
4. 前記保護層の厚みをｘ［μｍ］とし、ΔＭｇ＝（保護層のＭｇ量）−（本体部のＭｇ量）［ＡＢＯ_３１００モル部に対するモル部］としたとき、
   ０＜ｘ≦１であれば、ΔＭｇ≧２．０とされ、
   １＜ｘ≦３であれば、ΔＭｇ≧１．５とされ、
   ３＜ｘ≦５であれば、ΔＭｇ≧１．０とされ、
   ５＜ｘ≦１０であれば、ΔＭｇ≧０．５とされ、
   １０＜ｘであれば、ΔＭｇ≧０．３とされる、
   請求項３に記載の積層セラミック電子部品。
5. 積層された複数のセラミック層をもって構成される、セラミック積層体と、
   前記セラミック積層体の内部であって、前記セラミック層間の特定の界面に沿って形成された、内部電極と、
   前記内部電極と電気的に接続されながら、前記セラミック積層体の外表面の一部を覆うように形成される、外部電極と
   を備え、
   前記セラミック積層体の外表面を規定する表層部における、前記外部電極によって覆われている部分と覆われていない部分との境目を少なくとも含む領域が、保護層によって与えられ、
   前記保護層および前記セラミック積層体における前記保護層以外の本体部を構成するセラミックは、ＡＢＯ_３（Ａは、Ｂａ、またはＢａならびにＣａおよびＳｒの少なくとも一方を含む。Ｂは、Ｔｉ、またはＴｉならびにＺｒおよびＨｆの少なくとも一方を含む。）で表されるペロブスカイト型化合物を主成分とし、かつＳｉを副成分として含む組成を共通して有するが、
   前記保護層の組成は、前記本体部の組成に比べて、希土類元素（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、ＬｕおよびＹから選ばれる少なくとも１種。）含有量が多い、
   積層セラミック電子部品。
6. 前記保護層の厚みをｘ［μｍ］とし、ΔＲ＝（保護層の希土類元素量）−（本体部の希土類元素量）［ＡＢＯ_３１００モル部に対するモル部］としたとき、
   ０＜ｘ≦１であれば、ΔＲ≧２．０とされ、
   １＜ｘ≦３であれば、ΔＲ≧１．５とされ、
   ３＜ｘ≦５であれば、ΔＲ≧１．０とされ、
   ５＜ｘ≦１０であれば、ΔＲ≧０．５とされ、
   １０＜ｘであれば、ΔＲ≧０．３とされる、
   請求項５に記載の積層セラミック電子部品。
7. 前記保護層は、前記本体部に比べて、Ｓｉ濃度が高い、請求項１ないし６のいずれかに記載の積層セラミック電子部品。
8. 前記セラミック積層体は、相対向する第１および第２の主面と相対向する第１および第２の側面と相対向する第１および第２の端面とを有する直方体状をなし、前記外部電極は、前記第１および第２の端面の各々ならびに前記第１および第２の端面の各々に隣接する前記主面および前記側面の各一部を覆うように形成される、請求項１ないし７のいずれかに記載の積層セラミック電子部品。
9. 前記保護層は、前記セラミック積層体の前記第１および第２の主面ならびに前記第１および第２の側面に沿って形成される、請求項８に記載の積層セラミック電子部品。
10. 前記保護層は、前記セラミック積層体の前記第１および第２の主面に沿って形成される、請求項８に記載の積層セラミック電子部品。
11. 前記保護層は、前記セラミック積層体の前記第１および第２の側面に沿って形成される、請求項８に記載の積層セラミック電子部品。
12. 前記保護層は、前記セラミック積層体の前記第１および第２の主面ならびに前記第１および第２の側面における、前記第１および第２の端面の各々の近傍にのみ沿って形成される、請求項８に記載の積層セラミック電子部品。

Images