CN107799306B - 层叠陶瓷电容器及其制造方法 - Google Patents

层叠陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN107799306B
CN107799306B CN201710767431.4A CN201710767431A CN107799306B CN 107799306 B CN107799306 B CN 107799306B CN 201710767431 A CN201710767431 A CN 201710767431A CN 107799306 B CN107799306 B CN 107799306B
Authority
CN
China
Prior art keywords
laminated
internal electrodes
side edge
capacitor
covering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710767431.4A
Other languages
English (en)
Other versions
CN107799306A (zh
Inventor
水野高太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN107799306A publication Critical patent/CN107799306A/zh
Application granted granted Critical
Publication of CN107799306B publication Critical patent/CN107799306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供能够同时实现短路不良的抑制和电容的确保的层叠陶瓷电容器及其制造方法，层叠陶瓷电容器包括层叠部和侧边缘部，层叠部包括电容形成部和覆盖部，该电容形成部具有在第一方向上层叠的多个陶瓷层和配置在多个陶瓷层之间的以镍为主成分的多个内部电极，该覆盖部从第一方向覆盖电容形成部，侧边缘部从与第一方向正交的第二方向覆盖层叠部，多个内部电极具有与侧边缘部相邻接的、不均匀分布着与镍一起形成氧化物的金属元素的氧化区域，电容形成部包括与覆盖部相邻接的第一部分和在第一方向上与第一部分相邻接的、氧化区域的第二方向的尺寸比第一部分小的第二部分。

Description

层叠陶瓷电容器及其制造方法
技术领域
本发明涉及添加有侧边缘部的层叠陶瓷电容器及其制造方法。
背景技术
近年来，伴随电子设备的小型化和高性能化，对于电子设备中使用的层叠陶瓷电容器的大电容化等期望逐渐增强。为了响应该期望，例如将层叠陶瓷电容器的内部电极的交叉面积极力增大是有效的。
为了增大内部电极的交叉面积，在使内部电极露出于侧面的层叠芯片添加用于确保内部电极的周围的绝缘性的侧边缘部的方法是有效的。由此，能够将侧边缘部较薄地形成，能够相对地得到较大的内部电极的交叉面积。
另一方面，在层叠芯片的侧面添加有侧边缘部的层叠陶瓷电容器中，存在在制造过程中在层叠芯片的侧面附着来自内部电极的异物等的情况。由此，存在在层叠芯片的侧面、内部电极彼此彼此导通而发生内部电极间的短路不良的情况。
为了应对该问题，例如能够如专利文献1中记载的发明那样，通过在内部电极的端部形成导电性低的氧化区域，防止在层叠芯片的侧面的内部电极间的短路不良。
现有技术文献
专利文献
专利文献1：日本特开2009-016796号公报
发明内容
发明所要解决的问题
在层叠陶瓷电容器中，不仅存在在层叠芯片的侧面添加侧边缘部的情况，而且存在由于烧制时的不均匀的收缩举动等而内部电极发生变形的情况。内部电极的变形容易在内部电极的端部发生。存在由于这样的内部电极的变形而相邻的内部电极的端部彼此接触的情况。
在这种情况下，当如专利文献1中记载的发明那样，通过在内部电极的端部形成氧化区域来防止内部电极间的短路不良时，需要确保内部电极的端部的氧化区域宽。由此，对各内部电极的电容形成有贡献的区域的面积变小，由此层叠陶瓷电容器的电容降低。
鉴于以上那样的情况，本发明的目的在于，提供能够同时实现短路不良的抑制和电容的确保的层叠陶瓷电容器及其制造方法。
用于解决问题的方式
为了达成上述目的，本发明的一个方式的层叠陶瓷电容器具备层叠部和侧边缘部。
上述层叠部包括：在第一方向上层叠的多个陶瓷层和配置在上述多个陶瓷层之间的以镍为主成分的多个内部电极，上述覆盖部从上述第一方向覆盖上述电容形成部。
上述侧边缘部从与上述第一方向正交的第二方向覆盖上述层叠部。
上述多个内部电极具有与上述侧边缘部相邻接的、不均匀分布着与镍一起形成氧化物的金属元素的氧化区域。
上述电容形成部包括：与上述覆盖部相邻接的第一部分；和在上述第一方向上与上述第一部分相邻接的、上述氧化区域的上述第二方向的尺寸比上述第一部分小的第二部分。
该结构的多个内部电极具有与侧边缘部相邻接的氧化区域。由此，内部电极彼此经由层叠部的侧面的异物等的导通被抑制，由此抑制内部电极间的短路不良。
此外，在上述结构中，内部电极容易变形的第一部分的氧化区域较宽，内部电极不易变形的第二部分的氧化区域较窄。由此，在第一部分，相邻的内部电极彼此接触而引起的内部电极彼此的导通被有效地抑制。由此抑制层叠陶瓷电容器的短路不良。
另一方面，因为第二部分的氧化区域较窄，所以第二部分的电容损失被抑制。由此，层叠陶瓷电容器还能够确保电容。
上述金属元素可以是镁和锰中的至少一者。
本发明的一个方式的层叠陶瓷电容器的制造方法中，制作未烧制的层叠芯片，上述层叠芯片包括：电容形成部，其具有在第一方向上层叠的多个陶瓷层和配置在上述多个陶瓷层之间的、以镍为主成分的多个内部电极；从上述第一方向覆盖上述电容形成部，并且上述第一方向的厚度为15μm以下的覆盖部；和朝向与上述第一方向正交的第二方向的、露出上述多个内部电极的侧面。
通过用在上述第二方向的厚度为15μm以下的侧边缘部从上述第二方向覆盖上述侧面来制作未烧制的主体，上述侧边缘部包含与镍一起形成氧化物的金属元素，上述金属元素的浓度为上述覆盖部的上述金属元素的浓度以下。
对上述未烧制的主体进行烧制。
在该结构中，覆盖部的第一方向的厚度为15μm以下，侧边缘部的第二方向的厚度为15μm以下。
此外，覆盖部的与镍一起形成氧化物的金属元素的浓度为侧边缘部的该金属元素的浓度以上。
由此，在未烧制的主体的烧制时，在电容形成部的棱部附近的内部电极的端部，相比其它内部电极的端部被更多地供给与镍一起形成氧化物的金属元素和氧。
因而，在电容形成部的棱部附近的内部电极的端部，相比其它内部电极的端部更多地形成包含金属元素的复合氧化物，因此氧化区域较宽。由此，在烧制后的电容形成部的棱部附近，相邻的内部电极的端部彼此接触而引起的内部电极彼此的导通被有效地抑制。因而，层叠陶瓷电容器的短路不良被抑制。
另一方面，在未烧制的主体的烧制时，在电容形成部的棱部附近的内部电极的端部，相比其它内部电极的端部被更多地供给金属元素，因此位于电容形成部的中央附近的内部电极的端部的金属元素的供给量相对较少。
由此，在位于电容形成部的中央附近的内部电极的端部形成的氧化区域较窄，因此电容形成部的中央附近的电容损失被抑制。因而层叠陶瓷电容器还能够确保电容。
也可以通过对上述未烧制的主体进行烧制，在上述多个内部电极形成与上述侧边缘部相邻接的、不均匀分布着上述金属元素的氧化区域。
在上述电容形成部，也可以在与上述覆盖部相邻接的第一部分中的上述氧化区域的上述第二方向的尺寸，比在上述第一方向上与上述第一部分相邻接的第二部分中的上述氧化区域的上述第二方向的尺寸大。
上述金属元素也可以为镁和锰的至少一者。
发明的效果
能够提供能够同时实现短路不良的抑制和电容的确保的层叠陶瓷电容器及其制造方法。
附图说明
图1是本发明的一个实施方式的层叠陶瓷电容器的立体图。
图2是上述层叠陶瓷电容器的沿图1的A-A’线的截面图。
图3是上述层叠陶瓷电容器的沿图1的B-B’线的截面图。
图4是将上述层叠陶瓷电容器的图3的区域P放大表示的示意图。
图5是现有的层叠陶瓷电容器的主体的放大截面图。
图6是表示上述层叠陶瓷电容器的制造方法的流程图。
图7是表示上述层叠陶瓷电容器的制造过程的平面图。
图8是表示上述层叠陶瓷电容器的制造过程的立体图。
图9是表示上述层叠陶瓷电容器的制造过程的平面图。
图10是表示层叠陶瓷电容器的制造过程的截面图。
图11是表示上述层叠陶瓷电容器的制造过程的立体图。
图12是表示上述层叠陶瓷电容器的制造过程的立体图。
具体实施方式
以下，参照附图说明本发明的实施方式。
在图中，适当地表示彼此正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在所有图中是共通的。
1.层叠陶瓷电容器10的整体结构
图1～3是表示本发明的一个实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿图1的A-A’线的截面图。图3是层叠陶瓷电容器10的沿图1的B-B’线的截面图。
层叠陶瓷电容器10具备主体11、第1外部电极14和第2外部电极15。
主体11典型的是具有朝向Y轴方向的2个侧面和朝向Z轴方向的2个主面。连接主体11的各面的棱部被倒角。另外，主体11的形状并不限定于这样的形状。例如，主体11的各面也可以为曲面，主体11还可以作为整体为带圆角的形状。
第1和第2外部电极14、15覆盖主体11的X轴方向两个端面，延伸到与X轴方向两个端面连接的4个面。由此，在第1和第2外部电极14、15的任一电极中，与X-Z平面平行的截面和与X-Y轴平行的截面的形状均呈U字形。
主体11具有层叠部16和侧边缘部17。
层叠部16具有沿X-Y平面延伸的平板状的多个陶瓷层在Z轴方向上层叠的结构。
层叠部16具有电容形成部18和覆盖部19。
电容形成部18具有多个第1内部电极12和多个第2内部电极13。第1和第2内部电极12、13在多个陶瓷层之间沿Z轴方向交替地配置。第1内部电极12与第1外部电极14连接，与第2外部电极15绝缘。第2内部电极13与第2外部电极15连接，与第1外部电极14绝缘。
第1和第2内部电极12、13分别由导电性材料构成，作为层叠陶瓷电容器10的内部电极发挥作用。作为该导电性材料，采用以镍(Ni)为主成分的金属材料。
如图2和图3所示，如电容形成部18由与覆盖部19相邻接的第一部分18a和在Z轴方向上与第一部分18a相邻接的第二部分18b构成。即，第一部分18a构成电容形成部18的Z轴方向两个端部，第二部分18b构成电容形成部18的Z轴方向中央部。
如图3所示，第一部分18a从Z轴方向被覆盖部19覆盖，从Y轴方向被侧边缘部17覆盖。如该图所示，第二部分18b从Z轴方向被第一部分18a覆盖，从Y轴方向被侧边缘部17覆盖。
电容形成部18由陶瓷形成。在电容形成部18，为了使第1内部电极12与第2内部电极13之间的各陶瓷层的电容大，使用高介电常数的材料作为构成陶瓷层的材料。作为构成电容形成部18的材料，例如能够使用钛酸钡(BaTiO3)类材料的多晶体，即含有钡(Ba)和钛(Ti)的钙钛矿结构的多晶体。
此外，构成电容形成部18的材料除了钛酸钡(BaTiO3)类以外还可以为钛酸锶(SrTiO3)类、钛酸钙(CaTiO3)类、钛酸镁(MgTiO3)类、锆酸钙(CaZrO3)类、钛酸锆酸钙(Ca(Zr、Ti)O3)类、锆酸钡(BaZrO3)类或氧化钛(TiO2)类材料等多晶体。
覆盖部19是沿X-Y平面延伸的平板状，分别覆盖电容形成部18的Z轴方向上下表面。也可以在覆盖部19设置第1和第2内部电极12、13。
如图3所示，侧边缘部17形成在电容形成部18和覆盖部19的朝向Y轴方向的两个侧面S1、S2。
这样，在主体11，电容形成部18的设置有第1和第2外部电极14、15的X轴方向两个端面以外的面被侧边缘部17和覆盖部19覆盖。侧边缘部17和覆盖部19主要保护电容形成部18的周围，具有确保第1和第2内部电极12、13的绝缘性的功能。
侧边缘部17和覆盖部19也由陶瓷形成。形成侧边缘部17和覆盖部19的材料为绝缘性陶瓷，通过使用与电容形成部18同种的组成类的电介质来抑制主体11的内部应力。
侧边缘部17、覆盖部19和电容形成部18例如也可以进一步含有镁(Mg)、锰(Mn)、铝(Al)、钙(Ca)、钒(V)、铬(Cr)、锆(Zr)、钼(Mo)、钨(W)、钽(Ta)、铌(Nb)、硅(Si)、硼(B)、钇(Y)、铕(Eu)、钆(Gd)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、锂(Li)、钾(K)、钠(Na)等金属元素。
根据上述结构，在层叠陶瓷电容器10中，当对第1外部电极14与第2外部电极15之间施加电压时，电压施加到第1内部电极12与第2内部电极13之间的多个陶瓷层。由此，在层叠陶瓷电容器10中蓄积了与第1外部电极14与第2外部电极15之间的电压相应的电荷。
另外，本实施方式的层叠陶瓷电容器10包括层叠部16和侧边缘部17即可，关于其它结构，能够适当地变更。例如，第1和第2内部电极12、13的个数能够根据层叠陶瓷电容器10所要求的尺寸和性能适当地决定。
此外，在图2、3中，为了容易观察第1和第2内部电极12、13的相对状态，将第1和第2内部电极12、13的个数各保留了4个。但是，实际上，为了确保层叠陶瓷电容器10的电容，设置有更多的第1和第2内部电极12、13。
2.氧化区域E1、E2
图4是将图3所示的区域P放大表示的示意图，是将位于第一和第二部分18a、18b的内部电极12、13的端部放大表示的图。
如图4所示，第1和第2内部电极12、13在露出于层叠部16的侧面S1、S2的端部形成有作为由于氧化而导电性下降了的区域的氧化区域E1、E2。氧化区域E1、E2如图4所示那样与侧边缘部17相邻接。
此处，如图4所示，在第一部分18a中的内部电极12、13的端部形成的氧化区域E1的Y轴方向的尺寸D1，比在第二部分18b中的内部电极12、13的端部形成的氧化区域E2的Y轴方向的尺寸D2长。
另外，在图4中，为了便于说明，将多个氧化区域E1的尺寸D1表示为相等，将多个氧化区域E2的尺寸D2表示为相等。但是，也可以是各个氧化区域E1的尺寸D1不同，各个氧化区域E2的尺寸D2不同。在这种情况下，尺寸D1、D2能够取所有氧化区域E1、E2的平均值。
氧化区域E1虽然优选在第一部分18a内的内部电极12、13的全部端部形成，但也可以在一部分端部不形成。氧化区域E2也同样，虽然优选在第二部分18b内的内部电极12、13的全部端部形成，但也可以在一部分端部不形成。
本实施方式的主体11中，能够看到与镍(Ni)一起形成复合氧化物的金属元素不均匀分布在氧化区域E1、E2的特征性组成分布。作为这样的金属元素，例如能够列举镁(Mg)和锰(Mn)等。氧化区域E1、E2以含有该金属元素和镍(Ni)的复合氧化物为主成分构成。
构成氧化区域E1、E2的复合氧化物典型的是含有镁(Mg)或锰(Mn)和镍(Ni)的三元氧化物。但是，复合氧化物既可以含有镁(Mg)和锰(Mn)两者，也可以含有上述列举的其它金属元素。
氧化区域E1、E2的尺寸D1、D2例如能够在几百～几千nm左右的范围内。
图5是将现有的层叠陶瓷电容器210的主体211放大表示的部分截面图。参照图5，与现有的层叠陶瓷电容器210相比较地对本实施方式的氧化区域E1、E2的作用进行说明。如该图所示，层叠陶瓷电容器210的主体211包括：电容形成部218；从Z轴方向覆盖电容形成部218的覆盖部219；以及从Y轴方向覆盖电容形成部218和覆盖部219的侧边缘部217。
如图5所示，电容形成部218具有覆盖部219附近的内部电极212a和位于电容形成部218的中央附近的内部电极212b。
现有的层叠陶瓷电容器210存在在制造过程中在未烧制的电容形成部的侧面附着来自内部电极的异物等的情况。由此，存在在烧制后的电容形成部218的侧面S3，内部电极212a、212b彼此经由异物而导通，产生内部电极212a、212b间的短路不良的问题。
此外，层叠陶瓷电容器210由于侧边缘部217、电容形成部218和覆盖部219的烧制时的收缩举动分别不同，所以，在未烧制的主体的烧制时，应力容易集中在电容形成部218的沿X轴方向延伸的棱部R附近。
因此，在烧制后的主体211，存在如图5所示那样，处于电容形成部218的棱部R附近的内部电极212a的Y轴方向的端部发生变形的问题。
进一步，在层叠陶瓷电容器210，在制造过程中，由于后述的使用压切刀进行的切断(参照后述的步骤S03)，也存在处于棱部R附近的内部电极212a的Y轴方向的端部发生变形的问题。
层叠陶瓷电容器210存在如图5所示那样由于电容形成部218的棱部R附近的内部电极212a发生变形，因而内部电极212a的端部彼此接触、引起短路不良的问题。
与此相对，如图4所示，本实施方式的层叠陶瓷电容器10在内部电极12、13的端部形成有氧化区域E1、E2。由此，即使在制造过程中在未烧制的层叠芯片的侧面附着有异物等，内部电极12、13彼此的经由烧制后的层叠部16的侧面S1、S2的异物等的导通也被抑制。由此，内部电极12、13间的短路不良被抑制。
进一步，在本实施方式中，如图4所示，内部电极12、13容易变形的覆盖部19附近的第一部分18a的氧化区域E1较宽，位于内部电极12、13不易变形的电容形成部18的中央附近的第二部分18b的氧化区域E2较窄。
由此，在第一部分18a，相邻的内部电极12、13的端部彼此接触而引起的内部电极12、13彼此的导通被有效地抑制。因而，层叠陶瓷电容器10的短路不良被抑制。
另一方面，因为第二部分18b的氧化区域E2较窄，所以第二部分18b的电容损失被抑制。由此，层叠陶瓷电容器10还能够确保电容。
3.层叠陶瓷电容器10的制造方法
图6是表示层叠陶瓷电容器10的制造方法的流程图。图7～12是表示层叠陶瓷电容器10的制造过程的图。以下，按照图6，适当地参照图7～12对层叠陶瓷电容器10的制造方法进行说明。
3.1步骤S01：陶瓷片准备工序
在步骤S01，准备用于形成电容形成部18的第1陶瓷片101和第2陶瓷片102、以及用于形成覆盖部19的第3陶瓷片103。
陶瓷片103是含有与镍(Ni)一起形成复合氧化物的金属元素的陶瓷片。在本实施方式中，作为这样的金属元素，使用镁(Mg)。但是，在使用锰(Mn)等其它金属元素的情况下或使用两种以上金属元素的情况下，也能够得到与下述的说明相同的作用。
除上述那样的金属元素以外，陶瓷片103例如还可以进一步含有铝(Al)、钙(Ca)、钒(V)、铬(Cr)、锆(Zr)、钼(Mo)、钨(W)、钽(Ta)、铌(Nb)、硅(Si)、硼(B)、钇(Y)、铕(Eu)、钆(Gd)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、锂(Li)、钾(K)、钠(Na)等金属元素。
陶瓷片101、102也同样，也可以含有镁(Mg)、锰(Mn)、铝(Al)、钙(Ca)、钒(V)、铬(Cr)、锆(Zr)、钼(Mo)、钨(W)、钽(Ta)、铌(Nb)、硅(Si)、硼(B)、钇(Y)、铕(Eu)、钆(Gd)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、锂(Li)、钾(K)、钠(Na)等金属元素。
陶瓷片101、102、103作为未烧制的电介质生片构成，例如使用辊式涂敷机或刮刀形成为片状。
图7是陶瓷片101、102、103的平面图。在该阶段，陶瓷片101、102、103没有按每个层叠陶瓷电容器10切开。在图7表示按每个层叠陶瓷电容器10切开时的切断线Lx、Ly。切断线Lx与X轴平行，切断线Ly与Y轴平行。
如图7所示，在第1陶瓷片101形成有与第1内部电极12对应的未烧制的第1内部电极112，在第2陶瓷片102形成有与第2内部电极13对应的未烧制的第2内部电极113。另外，在与覆盖部19对应的第3陶瓷片103没有形成内部电极。
第1和第2内部电极112、113例如能够使用含有镍(Ni)的导电性膏形成。在利用导电性膏进行的第1和第2内部电极112、113的形成中，例如能够使用丝网印刷法或凹版印刷法。
第1和第2内部电极112、113在由切断线Ly分隔的在X轴方向上相邻的2个区域中配置，在Y轴方向上呈带状延伸。关于第1内部电极112和第2内部电极113，按由切断线Ly分隔的每1列区域在X轴方向上错开。即，从第1内部电极112的中央通过的切断线Ly从第2内部电极113之间的区域通过，从第2内部电极113的中央通过的切断线Ly从第1内部电极112之间的区域通过。
3.2步骤S02：层叠工序
在步骤S02，通过将在步骤S01所准备的陶瓷片101、102、103层叠来制作层叠片104。
图8是在步骤S02得到的层叠片104的立体图。在图8中，为了便于说明，将陶瓷片101、102、103分解表示。但是，在实际的层叠片104，陶瓷片101、102、103被利用流体静压加压、单轴加压等压接形成为一体。由此得到高密度的层叠片104。
在层叠片104，与电容形成部18对应的第1陶瓷片101和第2陶瓷片102在Z轴方向上交替地层叠。
此外，在层叠片104，在交替地层叠的第1和第2陶瓷片101、102的Z轴方向上下表面层叠与覆盖部19对应的第3陶瓷片103。
第3陶瓷片103在Z轴方向的整体厚度为15μm以下的范围内被层叠多个。另外，在图8所示的例子中，第3陶瓷片103分别各层叠3个，但第3陶瓷片103的个数能够适当地变更。
3.3步骤S03：切断工序
在步骤S03，通过利用旋转刀、压切刀(铡刀)等将在步骤S02得到的层叠片104切断来制作未烧制的层叠芯片116。
图9是步骤S03之后的层叠片104的平面图。层叠片104以被固定于保持部件C的状态沿切断线Lx、Ly被切断。由此，层叠片104被单片化，得到层叠芯片116。此时，保持部件C没有被切断，各层叠芯片116通过保持部件C被连接。
图10是表示层叠片104正被切断的状态的图。为了便于说明，在图10中令内部电极112、113的个数合计为4个，设陶瓷片101、102、103的个数合计为5个。但是，实际上设置有更多的内部电极112、113和陶瓷片101、102。
层叠片104在被压切刀等的切割刀片F切断时，存在将层叠片104切断中的切割刀片F牵引内部电极112、113，内部电极112、113的端部如图10所示那样向Z轴方向被拉伸的情况。由此，存在在层叠芯片116的侧面，内部电极112、113彼此经由被拉伸的内部电极而接触，从而引起短路不良的问题。
但是，本实施方式的内部电极112、113通过后述的烧制工序，如图4所示那样在端部良好地形成氧化区域E1、E2。因而，即使在层叠片104的切断时内部电极112、113被牵引，内部电极112、113的端部彼此经由被牵引的内部电极而接触，内部电极112、113间的短路不良也被抑制。
图11是在步骤S03得到的层叠芯片116的立体图。在层叠芯片116形成有未烧制的电容形成部118和覆盖部119。在层叠芯片116，未烧制的第1和第2内部电极112、113露出在作为切截面的朝向Y轴方向的两个侧面S4、S5。
3.4步骤S04：侧边缘部形成工序
在步骤S04，通过在步骤S03中所得到的层叠芯片116的侧面S4、S5设置未烧制的侧边缘部117，制作未烧制的主体111。
在步骤S04，为了在层叠芯片116的两个侧面S4、S5设置侧边缘部117，通过胶带等保持部件的重贴等适当地更改层叠芯片116的朝向。
特别是在步骤S04，在作为步骤S03的层叠芯片116的切截面的朝向Y轴方向的两个侧面S4、S5设置侧边缘部117。因此，在步骤S04，优选预先从保持部件C将层叠芯片116剥下，使层叠芯片116的朝向旋转90度。
图12是由步骤S04得到的未烧制的主体111的立体图。
侧边缘部117作为陶瓷片准备，该陶瓷片中作为与镍(Ni)一起形成复合氧化物的金属元素含有镁(Mg)。该陶瓷片中使用的金属元素也与陶瓷片103同样，也可以为镁(Mg)以外的锰(Mn)等。
接着，在层叠芯片116的侧面S4、S5粘贴侧边缘部117。
侧边缘部117也可以不仅含有上述那样的金属元素，而且进一步含有例如锰(Mn)、铝(Al)、钙(Ca)、钒(V)、铬(Cr)、锆(Zr)、钼(Mo)、钨(W)、钽(Ta)、铌(Nb)、硅(Si)、硼(B)、钇(Y)、铕(Eu)、钆(Gd)、镝(Dy)、钬(Ho)、铒(Er)、镱(Yb)、锂(Li)、钾(K)、钠(Na)等金属元素。
本实施方式的侧边缘部117的镁(Mg)的浓度为第3陶瓷片103的镁(Mg)的浓度以下。
侧边缘部117以成为15μm以下的方式被调整Y轴方向的厚度。
在步骤S04，也可以不将侧边缘部117成形为片状，而通过使层叠芯片116的各侧面S4、S5浸渍于由含有镁(Mg)的陶瓷构成的糊膏中然后提起而形成。
3.5步骤S05：烧制工序
在步骤S05，对在步骤S04中得到的未烧制的主体111进行烧制，由此制作图1～3所示的层叠陶瓷电容器10的主体11。
即，通过步骤S05，第1和第2内部电极112、113成为第1和第2内部电极12、13，层叠芯片116成为层叠部16，侧边缘部117成为侧边缘部17。
步骤S05的主体111的烧制温度能够根据层叠芯片116和侧边缘部117的烧结温度决定。例如，在使用钛酸钡(BaTiO3)类材料作为陶瓷的情况下，主体111的烧制温度能够为1000～1300℃左右。此外，烧制例如能够在还原气氛下或低氧分压气氛下进行。
此处，本实施方式的主体111以使得覆盖部119和侧边缘部117的厚度成为15μm以下的方式加以调整。由此，在烧制时，容易向内部电极112、113供给氧，在内部电极112、113的端部良好地形成氧化区域E1、E2。
因而，即使在制造过程中，在内部电极112、113的端部露出了的层叠芯片116的侧面S4、S5附着异物等，也能够抑制内部电极12、13彼此经由烧制后的主体11的侧面S1、S2的异物等的导通。由此，内部电极12、13间的短路不良被抑制。
此外，在本实施方式中，如上述那样以使得覆盖部119和侧边缘部117的厚度成为15μm以下的方式来调整。因此，在电容形成部118的棱部附近，不仅从侧边缘部117一侧而且从覆盖部119一侧也供给氧。
进一步，覆盖部119的镁(Mg)的浓度为侧边缘部117的镁(Mg)的浓度以上。因此，在电容形成部118的棱部附近，不仅从侧边缘部117而且从覆盖部119也供给镁(Mg)。
因而，在未烧制的主体111的烧制时，处于电容形成部118的棱部附近的内部电极112、113的端部与其它内部电极112、113的端部相比，更多地被供给镁(Mg)和氧。
由此，在电容形成部118的棱部附近的内部电极112、113的端部，与其它内部电极112、113的端部相比，更多地形成含有镁(Mg)的复合氧化物。由此，在容易变形的电容形成部118的棱部附近的内部电极112、113的端部形成的氧化区域E1宽。
因而，在烧制后的电容形成部18的棱部附近，相邻的内部电极12、13的端部彼此接触而引起的内部电极12、13彼此的导通被有效地抑制。由此，层叠陶瓷电容器10的短路不良被抑制。
另一方面，在未烧制的主体111的烧制时，在电容形成部118的棱部附近的内部电极112、113的端部与其它内部电极112、113的端部相比更多地被供给镁(Mg)，因此位于电容形成部118的中央附近的内部电极112、113的端部的镁(Mg)的供给量相对较少。
由此，在位于烧制后的电容形成部18的中央附近的内部电极12、13的端部形成的氧化区域E2较窄，由此抑制电容形成部18的中央附近的电容损失。因而，层叠陶瓷电容器10还能够确保电容。
3.6步骤S06：外部电极形成工序
在步骤S06，在步骤S05中所得到的主体11形成第1和第2外部电极14、15，由此制作图1～3所示的层叠陶瓷电容器10。
在步骤S06，首先以覆盖主体11的X轴方向一个端面的方式涂敷未烧制的电极材料，以覆盖主体11的X轴方向另一个端面的方式涂敷未烧制的电极材料。对于所涂敷的未烧制的电极材料，例如在还原气氛下或低氧分压气氛下进行烘烤处理，在主体11形成基底膜。然后，在烘烤于主体11的基底膜上，通过电解电镀等镀层处理来形成中间膜和表面膜，完成第1和第2外部电极14、15。
另外，也可以在步骤S05之前进行上述的步骤S06的处理中的一部分处理。例如，也可以在步骤S05之前在未烧制的主体111的X轴方向两个端面涂敷未烧制的电极材料，在步骤S05，在使未烧制的主体111烧结的同时，对未烧制的电极材料进行烧烤来形成第1和第2外部电极14、15的基底膜。
4.实施例
以下，对本发明的实施例进行说明。
4.1层叠陶瓷电容器的制造
4.1.1未烧制的主体的制作
按照上述的制造方法制作实施例1～6和比较例1～4的未烧制的主体的试样。实施例1～6和比较例1～4的试样的覆盖部和侧边缘部的厚度以及覆盖部和侧边缘部的锰、镁的浓度各不相同，这以外的制造条件相同。
4.1.2实施例1
实施例1的试样的覆盖部119和侧边缘部117的厚度均为15μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119和侧边缘部117的镁的浓度均为0.48mol％。
4.1.3实施例2
实施例2的试样的覆盖部119和侧边缘部117的厚度均为15μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119的镁的浓度为0.96mol％，侧边缘部117的镁的浓度为0.48mol％。
4.1.4实施例3
实施例3的试样的覆盖部119和侧边缘部117的厚度均为10μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119和侧边缘部117的镁的浓度均为0.48mol％。
4.1.5实施例4
实施例4的试样的覆盖部119和侧边缘部117的厚度均为15μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119和侧边缘部117的锰的浓度均为0.48mol％。
4.1.6实施例5
实施例5的试样的覆盖部119和侧边缘部117的厚度均为15μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119的锰的浓度为0.96mol％，侧边缘部117的锰的浓度为0.48mol％。
4.1.7实施例6
实施例6的试样的覆盖部119和侧边缘部117的厚度均为10μm。此外，在设构成覆盖部119和侧边缘部117的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部119和侧边缘部117的锰的浓度均为0.48mol％。
4.1.8比较例1
比较例1的试样的覆盖部和侧边缘部的厚度均为20μm。此外，在设构成覆盖部和侧边缘部的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部和侧边缘部的镁的浓度均为0.48mol％。
4.1.9比较例2
比较例2的试样的覆盖部和侧边缘部的厚度均为15μm。此外，在设构成覆盖部和侧边缘部的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部的镁的浓度为0.48mol％，侧边缘部的镁的浓度为0.96mol％。
4.1.10比较例3
比较例3的试样的覆盖部和侧边缘部的厚度均为20μm。此外，在设构成覆盖部和侧边缘部的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部和侧边缘部的锰的浓度均为0.48mol％。
4.1.11比较例4
比较例4的试样的覆盖部和侧边缘部的厚度均为15μm。此外，在设构成覆盖部和侧边缘部的钛酸钡(BaTiO3)为100mol％的情况下，覆盖部的锰的浓度为0.48mol％，侧边缘部的锰的浓度为0.96mol％。
4.1.12层叠陶瓷电容器的作製
使用实施例1～6和比较例1～4的未烧制的主体，按照上述制造方法制作实施例1～6和比较例1～4的层叠陶瓷电容器。
表1是将实施例1～6和比较例1～4的未烧制的主体的覆盖部和侧边缘部的厚度、未烧制的主体的覆盖部和侧边缘部的镁(Mg)、锰(Mn)的浓度、实施例1～6和比较例1～4的层叠陶瓷电容器的氧化区域的尺寸进行汇总表示的表。
[表1]
Figure BDA0001393357180000171
如表1所示，比较例1～4的层叠陶瓷电容器中，覆盖部附近的氧化区域的尺寸与电容形成部的中央附近的氧化区域的尺寸等同，与此不同，实施例1～6的层叠陶瓷电容器10均为覆盖部附近的氧化区域的尺寸均比电容形成部的中央附近的氧化区域的尺寸大。
4.2层叠陶瓷电容器的评价
计算实施例1～6和比较例1～4的层叠陶瓷电容器的电容损失率和短路率。此时，将电容损失率为1.5％以下、短路率小于10％的试样判定为合格。表2是将该结果进行汇总表示的表。
表2所示的电容损失率是表示实施例1～6和比较例1～4的层叠陶瓷电容器的实测电容值与设计电容值相比降低多少的降低率。设计电容值是根据各电容器的电介质的厚度、介电常数和内部电极的交叉面积计算出的值。
此外，表2所示的短路率表示在施加Osc(Oscillation level：振荡电平)为0.5V、频率为1kHz的电压的条件下，实施例1～6和比较例1～4的200个电容器中发生短路不良的电容器的比例。另外，使用LCR测试仪判定电容器是否发生了短路不良。
[表2]
Figure BDA0001393357180000181
参照表2，比较例1和3的层叠陶瓷电容器，虽然电容损失率为1.5％以下，但是短路率为10％。推测这是由于未烧制的主体的覆盖部和侧边缘部的厚度比15μm厚，所以内部电极的氧化没有被促进，在内部电极的端部没有充分形成氧化区域，因此短路率大。
此外，比较例2和4的层叠陶瓷电容器虽然短路率小于10％，但是电容损失率大于1.5％。推测这是由于镁(Mg)、锰(Mn)的浓度在侧边缘部比覆盖部高，所以与侧边缘部相邻接的内部电极的端部被过度氧化，由此电容损失率大。
另一方面，实施例1～6的层叠陶瓷电容器10的电容损失率均为1.5％以下，短路率均小于10％。由此能够确认实施例1～6的层叠陶瓷电容器10能够同时实现短路不良的抑制和电容的确保。
根据以上的说明，按照上述制造方法制作的本实施方式的层叠陶瓷电容器10，在实验上确认为是能够同时实现短路不良的抑制和电容的确保的结构。
5.其它实施方式
以上，对本发明的实施方式进行了说明，但本发明当然并不限定于上述的实施方式而能够进行各种变更。
例如，在层叠陶瓷电容器10，电容形成部18也可以在Z轴方向上分割为多个地设置。在这种情况下，在各电容形成部18沿Z轴方向交替地配置第1和第2内部电极12、13即可，也可以在替换电容形成部18的部分连续地配置第1内部电极12或第2内部电极13。
附图标记的说明
10 层叠陶瓷电容器
11 主体
12 第1内部电极
13 第2内部电极
14 第1外部电极
15 第2外部电极
16 层叠部
17 侧边缘部
18 电容形成部
18a 第一部分
18b 第二部分
19 覆盖部
111 未烧制的主体
116 未烧制的层叠芯片
E1、E2 氧化区域

Claims (4)

1.一种层叠陶瓷电容器，其特征在于，包括：
具有电容形成部和覆盖部的层叠部，所述电容形成部包括在第一方向上层叠的多个陶瓷层和配置在所述多个陶瓷层之间的以镍为主成分的多个内部电极，所述覆盖部从所述第一方向覆盖所述电容形成部；和
从与所述第一方向正交的第二方向覆盖所述层叠部的一对侧边缘部，
所述多个内部电极具有与所述一对侧边缘部相邻接的、不均匀分布着与镍一起形成氧化物的金属元素的一对氧化区域，
所述电容形成部包括：与所述覆盖部相邻接的第一部分；和在所述第一方向上与所述第一部分相邻接的、所述一对氧化区域的所述第二方向的尺寸比所述第一部分小的第二部分。
2.如权利要求1所述的层叠陶瓷电容器，其特征在于：
所述金属元素为镁和锰中的至少一者。
3.一种层叠陶瓷电容器的制造方法，其特征在于，包括：
制作未烧制的层叠芯片的步骤，所述层叠芯片包括：电容形成部，其具有在第一方向上层叠的多个陶瓷层和配置在所述多个陶瓷层之间的、以镍为主成分的多个内部电极；从所述第一方向覆盖所述电容形成部，并且所述第一方向的厚度为15μm以下的覆盖部；和朝向与所述第一方向正交的第二方向的、露出所述多个内部电极的侧面；
通过用在所述第二方向的厚度为15μm以下的一对侧边缘部从所述第二方向覆盖所述侧面来制作未烧制的主体的步骤，所述一对侧边缘部包含与镍一起形成氧化物的金属元素，所述金属元素的浓度为所述覆盖部的所述金属元素的浓度以下；和
烧制所述未烧制的主体的步骤，
通过对所述未烧制的主体进行烧制，在所述多个内部电极形成与所述一对侧边缘部相邻接的、不均匀分布着所述金属元素的一对氧化区域，
在所述电容形成部，在与所述覆盖部相邻接的第一部分中的所述一对氧化区域的所述第二方向的尺寸，比在所述第一方向上与所述第一部分相邻接的第二部分中的所述一对氧化区域的所述第二方向的尺寸大。
4.如权利要求3所述的层叠陶瓷电容器的制造方法，其特征在于：
所述金属元素为镁和锰的至少一者。
CN201710767431.4A 2016-08-30 2017-08-30 层叠陶瓷电容器及其制造方法 Active CN107799306B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-168334 2016-08-30
JP2016168334A JP2018037492A (ja) 2016-08-30 2016-08-30 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
CN107799306A CN107799306A (zh) 2018-03-13
CN107799306B true CN107799306B (zh) 2021-04-23

Family

ID=61240671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710767431.4A Active CN107799306B (zh) 2016-08-30 2017-08-30 层叠陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (3) US10373761B2 (zh)
JP (1) JP2018037492A (zh)
KR (1) KR102418930B1 (zh)
CN (1) CN107799306B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7019374B2 (ja) * 2017-10-26 2022-02-15 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7444346B2 (ja) * 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7266969B2 (ja) 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
US10971308B2 (en) * 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
CN110797191A (zh) * 2018-08-03 2020-02-14 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102551219B1 (ko) * 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7435947B2 (ja) * 2018-08-29 2024-02-21 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102191252B1 (ko) * 2018-09-03 2020-12-15 삼성전기주식회사 적층 세라믹 전자부품
JP2020053577A (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
KR102527717B1 (ko) 2018-11-27 2023-05-02 삼성전기주식회사 커패시터 부품
JP7183051B2 (ja) * 2019-01-22 2022-12-05 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7221718B2 (ja) * 2019-02-13 2023-02-14 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2020149996A (ja) 2019-03-11 2020-09-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116132A (ko) 2019-07-15 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN110415975B (zh) * 2019-09-12 2021-03-26 浙江蔻丝家居有限公司 一种层叠陶瓷电容器
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021184432A (ja) * 2020-05-22 2021-12-02 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7351279B2 (ja) 2020-09-30 2023-09-27 株式会社村田製作所 積層セラミックコンデンサ
KR20230068724A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품
KR20230078335A (ko) * 2021-11-26 2023-06-02 삼성전기주식회사 적층형 전자 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135138A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2010050263A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 積層セラミック電子部品
CN102568823A (zh) * 2010-12-08 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
CN103971932A (zh) * 2013-01-29 2014-08-06 株式会社村田制作所 层叠型陶瓷电子部件
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN104103422A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4591537B2 (ja) 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
US7859823B2 (en) 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP2009224569A (ja) * 2008-03-17 2009-10-01 Samsung Electro Mech Co Ltd 積層セラミックスキャパシタ
KR101079478B1 (ko) * 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
CN103884176A (zh) * 2014-02-28 2014-06-25 中国科学院合肥物质科学研究院 一种薄壁陶瓷管的烧结装置
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135138A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2010050263A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 積層セラミック電子部品
CN102568823A (zh) * 2010-12-08 2012-07-11 三星电机株式会社 多层陶瓷电容器及其制造方法
CN103971932A (zh) * 2013-01-29 2014-08-06 株式会社村田制作所 层叠型陶瓷电子部件
CN104103419A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法
CN104103422A (zh) * 2013-04-08 2014-10-15 三星电机株式会社 多层陶瓷电容器及其制造方法

Also Published As

Publication number Publication date
CN107799306A (zh) 2018-03-13
US11335507B2 (en) 2022-05-17
US10373761B2 (en) 2019-08-06
US20180061575A1 (en) 2018-03-01
JP2018037492A (ja) 2018-03-08
US20190279822A1 (en) 2019-09-12
US20200111617A1 (en) 2020-04-09
KR102418930B1 (ko) 2022-07-08
KR20180025197A (ko) 2018-03-08
US10535470B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
CN107799306B (zh) 层叠陶瓷电容器及其制造方法
CN107958782B (zh) 层叠陶瓷电容器及其制造方法
JP7273093B2 (ja) 積層セラミックコンデンサ及びその製造方法
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7167227B2 (ja) 積層セラミックコンデンサ
KR20190088006A (ko) 적층 세라믹 콘덴서
CN112242245A (zh) 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
CN107993843B (zh) 层叠陶瓷电容器
JP6975200B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP7162690B2 (ja) 積層セラミックコンデンサ
JP7171796B2 (ja) 積層セラミックコンデンサ
JP7307827B2 (ja) 積層セラミック電子部品
JP7221704B2 (ja) 積層セラミックコンデンサ
JP2021019186A (ja) 積層セラミック電子部品及び積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant