JP2010016535A - 複同調回路 - Google Patents

複同調回路 Download PDF

Info

Publication number
JP2010016535A
JP2010016535A JP2008173434A JP2008173434A JP2010016535A JP 2010016535 A JP2010016535 A JP 2010016535A JP 2008173434 A JP2008173434 A JP 2008173434A JP 2008173434 A JP2008173434 A JP 2008173434A JP 2010016535 A JP2010016535 A JP 2010016535A
Authority
JP
Japan
Prior art keywords
air
coil
double
tuning
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008173434A
Other languages
English (en)
Other versions
JP4411354B2 (ja
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2008173434A priority Critical patent/JP4411354B2/ja
Priority to US12/484,575 priority patent/US7876190B2/en
Priority to EP09008550A priority patent/EP2141807B1/en
Publication of JP2010016535A publication Critical patent/JP2010016535A/ja
Application granted granted Critical
Publication of JP4411354B2 publication Critical patent/JP4411354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H03J5/242Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection
    • H03J5/244Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection used exclusively for band selection using electronic means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00Coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/1003Non-printed inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10265Metallic coils or springs, e.g. as part of a connection element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10522Adjacent components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】結合度確保のための調整作業が容易で、結合度の最適化と、イメージトラップの周波数精度を向上でき、広域の受信帯域内で均一した妨害排除特性を得ること。
【解決手段】第1の空芯コイルL2を有する一次側同調回路10と、第2の空芯コイルL3を有する二次側同調回路11とを備えた複同調回路において、第1の導体パターン12は、第1の空芯コイルL2の他方の開口端部側に形成された第1のグラウンドパターンGND(A2)から第1の空芯コイルL2の側方に延出され、第2の導体パターン13は、第2の空芯コイルL3の他方の開口端部側に形成された第2のグラウンドパターンGND(B2)から第2の空芯コイルL3の側方に延出され、第1及び第2の導体パターン12,13のそれぞれの延出端が第3の導体パターン20を介して第1の空芯コイルL2のグラウンド側の一端に接続されている。
【選択図】図2

Description

本発明は、テレビジョン受像機等のチューナに用いられる複同調回路に関する。
従来、テレビジョンチューナの複同調回路においてイメージ信号を減衰させるトラップ回路を形成したものがある。図9はイメージトラップを形成したRF複同調回路の回路構成図である。テレビジョン受信信号を不図示のアンテナ同調回路を介して高周波増幅器AMP1に入力し、高周波増幅器AMP1の出力をRF複同調回路の一次側同調回路1に入力している。一次側同調回路1に対して二次側同調回路2が結合されていて、一次側同調回路1及び二次側同調回路2で構成されたRF複同調回路で取り出された受信信号がミキサ回路MIX1で周波数変換されて、不図示の復号回路へ出力される。
高周波増幅器AMP1の出力端子とグラウンドとの間はインダクタL1及び抵抗R4の直列回路が接続されている。また、高周波増幅器AMP1の出力端子とインダクタL1の接続点よりも複同調回路側に抵抗R3の一端が接続されており、抵抗R3の他端にコンデンサC2を介して一次側同調回路1の入力端が接続されている。抵抗4のグラウンド側は直流阻止コンデンサC3が接続されていて、コンデンサC3と抵抗R4との接続点に印加された直流電圧+Bが高周波増幅器AMP1へ印加されるように構成されている。
一次側同調回路1は、バラクタダイオードD1と同調用コイルL2とからなる並列接続回路が一次側同調回路1の入力端とグラウンドとの間に接続されている。バラクタダイオードD1のカソードはコンデンサC4を介してグラウンドに接続される。二次側同調回路2は、バラクタダイオードD2と同調用コイルL3とからなる並列接続回路が二次側同調回路2の出力端とグラウンドとの間に接続されている。バラクタダイオードD2のカソードはコンデンサC5を介してグラウンドに接続される。チューニング電圧Tuが、抵抗R5を介して一次側同調回路1のバラクタダイオードD1のカソードに印加され、抵抗R6を介して二次側同調回路2のバラクタダイオードD2のカソードに印加されている。チューニング電圧Tuを制御することにより外部から同調周波数を可変させることができる。
二次側同調回路2の出力端はコンデンサC6を介してミキサ回路MIX1の入力端子に接続されている。また、二次側同調回路2の出力端側から一次側同調回路1側に導電ライン3が延出されており、一次側同調回路1の同調用コイルL2のホット側との間に形成される微小容量Coにてイメージ信号周波数を減衰極とするトラップを形成している。導電ライン3の端部は高周波増幅器AMP1の入力端に抵抗R1を介して接続されている。なお、導電ライン3途中に介挿した抵抗R1とR2との間はコンデンサC1を介してグラウンドに接続されている。
図10は従来のRF複同調回路のコイル実装面の配置状態を示す図である。一次側及び二次側の同調回路1,2の同調用コイルL2,L3として、空芯円状に形成した空芯コイルが用いられている。回路基板SUBに所定間隔を空けて一対のコイル挿入穴が設けられており、同調用コイルL2、L3をコイル挿入穴に挿入して固定することで、空芯円状に形成した一次側同調回路1の同調用コイルL2に対して、その同調用コイルL2の中心軸と同一軸となるように空芯円状に形成した二次側同調回路2の同調用コイルL3が設置される。
実際には、同調用コイルL2、L3を回路基板SUB上に実装して固定してから、一次側及び二次側の同調回路1,2の同調用コイルL2,L3に直接調整作業者が調整棒等を差し込んでその調整棒等を動かすことにより同調用コイルを広げたり、または、縮めたりして一次側及び二次側の同調回路1,2の同調用コイル間の必要な誘導結合をとりながら、且つ、一次側及び二次側の同調回路の所望の同調周波数を得るように同調用コイルL2,L3のインダクタンス値を変化させて調整する。つまり、一次側及び二次側の同調回路の同調用コイルL2,L3は互いに誘導結合をとる調整と、それぞれ自身の同調回路の同調周波数を調整する2つの調整を一緒に調整することになる。
特開平8−70236号公報
ところで、UHF帯のような比較的高い周波数に同調させる複同調回路では、一次側及び二次側の同調回路1,2の同調用コイルL2,L3のインダクタンスが小さくなってしまうので、必要な誘導結合をとるためには一次側及び二次側の同調回路1,2の同調用コイルL2,L3どうしを非常に近接させなければならない。
しかしながら、コイル挿入穴の基板上での制約により十分な結合度を得られるまでには両コイルを近接できなかった。このため、コイル挿入穴に固定された同調用コイルL2,L3に対してコイル間を狭める方向での調整が必要となり、作業効率が悪く、生産性の面で問題がある。
また、この同調回路にて形成されるイメージトラップの周波数精度にも影響を及ぼし、受信帯域内で均一した妨害排除特性を得ることも困難であった。
本発明は、かかる点に鑑みてなされたものであり、結合度確保のためのコイル間隔調整作業が不要で、導体パターン幅を最適化する簡単な調整で、結合度の最適化、イメージトラップの周波数精度向上を実現し、受信帯域内で均一した妨害排除特性を得ることのできる複同調回路を提供することを目的とする。
本発明の複同調回路は、第1の空芯コイルを有する一次側同調回路と、第2の空芯コイルを有する二次側同調回路とを備え、前記第1の空芯コイルと前記第2の空芯コイルとがコイル実装面上で互いの一方の開口端部を結合可能に対向させてなる複同調回路において、前記コイル実装面において前記第1及び第2の空芯コイルの配列方向と直交する方向に隣接して配置され、両端部がそれぞれグラウンドに接続された第1の導体パターンを有することを特徴とする。
この構成によれば、第1の空芯コイルに対して並行に配置した第1の導体パターンに高周波電流が流れることにより、第1及び第2の空芯コイル間の結合度が増し、結合度確保のためのコイル間隔の調整作業が不要になる。また、第1の導体パターンのパターン幅を調整することで、結合度の最適化、イメージトラップの周波数精度向上を実現でき、広帯域にわたるチャンネル間の周波数選択性を均一化することができる。
また本発明は、上記複同調回路において、前記コイル実装面において前記第1及び第2の空芯コイルの配列方向と直交する方向に隣接して配置され、両端部がそれぞれグラウンドに接続された第2の導体パターンを有する。
この構成により、第1の導体パターンと同様に、第2の導体パターンが高周波数帯域ではインダクタとして機能し、第1及び第2の空芯コイル間の結合度が増すように作用する。
また本発明は、上記複同調回路において、前記第1の導体パターンは、前記コイル実装面において前記第1の空芯コイルの他方の開口端部側に形成された第1のグラウンドパターンから前記第1の空芯コイルの側方に延出され、前記第2の導体パターンは、前記コイル実装面において前記第2の空芯コイルの他方の開口端部側に形成された第2のグラウンドパターンから前記第2の空芯コイルの側方に延出され、前記第1及び第2の導体パターンのそれぞれの延出端が、第3の導体パターンを介して前記第1の空芯コイルのグラウンド側の一端に接続されたことを特徴とする。
この構成により、第1及び第2の空芯コイルの周囲に形成されたグラウンドパターン及び第1の空芯コイルの一端部が接続されるグラウンドパターンを、第1及び第2の導体パターンの各端部が接続されるグラウンドとして利用することができる。
また本発明は、上記複同調回路において、前記第1の導体パターン及び又は前記第2の導体パターンは、前記一次側同調回路と前記二次側同調回路との間の所要の結合度に応じて、パターン幅が調整されていることを特徴とする。
この構成により、第1の導体パターン及び又は前記第2の導体パターンのパターン幅の調整で一次側同調回路と二次側同調回路との間の結合度を最適化でき、コイル実装後にコイル間の距離を調整する作業を排除でき、作業効率を大幅に改善できる。
また本発明は、上記複同調回路において、前記第2の空芯コイルの他方の開口端部は、当該第2の空芯コイルの側方に延出された前記第2の導体パターンの基端部が接続された前記第2のグラウンドパターンに接続されていることを特徴とする。
この構成により、第2の空芯コイルの一端部が接続されるグラウンドパターンを、第2の導体パターンの端部が接続されるグラウンドとして利用することができる。
また本発明は、上記複同調回路において、前記第1の導体パターンは、前記第2の空芯コイルの側方まで延出され、その延出端が前記第2のグラウンドパターンに接続されるものとする。また、前記第2の導体パターンは、前記第1及び第2の空芯コイルの配列方向と直交する方向であって前記第1の導体パターンとは反対側に配置されると共に、前記第1の空芯コイルの側方まで延出され、その延出端が前記第1のグラウンドパターンに接続されるものとする。
本発明によれば、結合度確保のためのコイル間隔調整作業が不要で、導体パターン幅を最適化する簡単な調整で、結合度の最適化、イメージトラップの周波数精度向上を実現でき、広域の受信帯域内で均一した妨害排除特性を得ることができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本実施の形態に係るテレビジョンチューナの複同調回路の構成図である。なお、図9に示す複同調回路と同一要素には同一符号を付して説明の重複を避ける。
本実施の形態に係るテレビジョンチューナの複同調回路は、一次側同調回路10と二次側同調回路11とからなり、第1の空芯コイルとなる同調用コイルL2の一方の開口端部と第2の空芯コイルとなる同調用コイルL3の一方の開口端部とが結合可能に対向している。一次側同調回路10の同調用コイルL2の一方の側方に第1の導体パターンとなる銅箔パターン12が平行に位置するように配置され、二次側同調回路11の同調用コイルL3の他方の側方に第2の導体パターンとなる銅箔パターン13が平行に位置するように配置されている。また、銅箔パターン13は、一次側同調回路10の同調用コイルL2の接地側の端部と、二次側同調回路11の同調用コイルL3の接地側の端部とを接続している。それ以外の回路構成は図9に示す複同調回路と同一である。
図2(a)は本実施の形態に係る複同調回路のチップ実装面の平面図であり、図2(b)は同複同調回路のコイル実装面の平面図である。また、図3は図2(b)のコイル実装面を概略的に立体化した模式図である。
図2(a)に示す点P1は、コイル実装面において一次側同調コイルL2のホット側が接続されたポイントであり、点P2は一次側同調コイルL2のコールド側が接続されたポイントである。また、点P3は、コイル実装面において二次側同調コイルL3のホット側が接続されたポイントであり、点P4は二次側同調コイルL3のコールド側が接続されたポイントである。図2(a)に示すチップ実装面では、一次側同調回路10のホット側P1に対して、バラクタダイオードD1のアノード及びコンデンサC2の同調回路側端部が接続されている。一次側同調回路10のコールド側P2に対して、コンデンサC4の接地側端部及びコンデンサC5の接地側端部が接続されている。二次側同調回路11のホット側P3に対して、バラクタダイオードD2のアノード及びコンデンサC6の同調回路側端部が接続されている。二次側同調回路11のコールド側P4に対して、グラウンドGND(B1)が接続されている。
図2(b)に示すように、コイル実装面には同調用コイルL2の接地側端部(P2)と導通すると共に、第1の銅箔パターン12の端部と第2の銅箔パターン13の端部とを繋ぐ第3の導体パターン20が形成されている。本実施の形態ではコイル実装面において一次側の同調用コイルL2の接地側端部(P2)となる第3の導体パターン20と第1のグラウンドパターンとなるグラウンドGND(A2)とを接続する第1の銅箔パターン12を一次側同調用コイルL2に対して並行に位置するように配置している。また、第1の銅箔パターン12とはコイルを挟んで反対側に、第3の導体パターン20と二次側の同調用コイルL3の接地端(P4)である第2のグラウンドパターンGND(B2)とを接続する第2の銅箔パターン13を二次側同調用コイルL3に対して並行に位置するように配置している。コイル実装面において対向配置された同調用コイルL2,L3は、図2(b)に示すように磁束方向に沿って配置されている。
本実施の形態では、第1の銅箔パターン12を一次側同調用コイルL2に対して同一面内で並行に配置し、第2の銅箔パターン13は二次側同調用コイルL3に対して同一面内で並行に配置することで、UHF帯等の高周波帯において第1及び第2の銅箔パターン12、13をインダクタとして機能し、コイル間に電磁結合で高周波電流が誘起されると共に、第1及び第2の銅箔パターン12、13にも高周波電流が誘起されて、全体として結合度が増大することになる。
本発明では、一次側及び二次側の同調用コイルL2,L3の結合度を増加し得る位置に1つ又は複数の導体パターンが配置されていることが望ましい。図2(b)に示すように、一次側及び二次側の同調用コイルL2、L3に形成される誘導結合時の磁束の流れる方向に沿って導体パターンを配置することが結合度を増加させる点で最も好ましいが、必ずしも並行でなくても結合度増大の効果を期待できる。また、導体パターンは、一次側又は二次側の同調用コイルL2,L3の一方の側だけであっても結合度を増大する効果を期待できる。
以上の構成において、一次側同調用コイルL2と二次側同調用コイルL3との結合度を調整する場合、第1及び又は第2の銅箔パターン12、13のパターン幅を最適化することで対応できる。例えば、製品出荷地域によって周波数が異なるので、一次側及び二次側の同調用コイルL2、L3を回路基板SUBに固定した状態で、第1及び又は第2の銅箔パターン12、13のパターン幅を調整することによって所要周波数に設定する。これにより、結合度を適正化できると共に、イメージトラップ周波数位置の精度をすることもできる。この結果、受信周波数(希望波)とイメージトラップ周波数との位置関係を高帯域から低帯域までの複数チャンネル間で均一にでき、イメージ周波数の減衰量もほぼ同じ値にすることができる。
したがって、一次側及び二次側の同調用コイルL2、L3の近接配置に制約がある場合であっても、コイル間の間隔を調整するのではなく、第1及び又は第2の銅箔パターン12、13のパターン幅を調整するといった簡単な作業で結合度の最適化を図ることができる。その結果、イメージトラップの周波数精度が向上し、受信帯域内で均一した妨害排除特性を得ることができる。
図4(a)〜(c)は上記実施の形態の複同調回路を用いて周波数を北米地域向けに調整した場合の受信周波数(希望波)とイメージ周波数との関係をシミュレーションした結果を示す図である。図4(a)は低域の受信周波数(369MHz)、同図(b)は中域の受信周波数(603MHz)、同図(c)は高域の受信周波数(861MHz)での周波数選択特性をそれぞれ示している。受信周波数Fdから高域側に88MHz離れた位置にイメージ周波数Fiが現れている。シミュレーション結果に示すように、低域から高域までの広帯域の受信周波数Fdに対してイメージ周波数Fiとほぼ同一周波数にイメージトラップが形成されている。しかも、イメージトラップの減衰量は全帯域でほぼ同じであり、低域から高域までの全ての帯域で、受信周波数とイメージ周波数との位置関係が均一で、しかもイメージ周波数の減衰量もほぼ同じ値にすることができていることが確認できる。
図5(a)〜(c)は欧州地域向けに調整した複同調回路による受信周波数(希望波)とイメージ周波数との関係をシミュレーションした結果を示す図である。図5(a)は高域の受信周波数(861MHz)、同図(b)は中域の受信周波数(603MHz)、同図(c)は低域の受信周波数(369MHz)での周波数選択特性をそれぞれ示している。受信周波数Fdから高域側に72.3MHz離れた位置にイメージ周波数Fiが現れている。北米地域向けに調整した複同調回路と同様に受信周波数(希望波)Fdとイメージ周波数Fiとの位置関係を高帯域から低帯域まで均一にでき、イメージ周波数Fiの減衰量もほぼ同じ値になっていることが確認できる。
図6は周波数選択特性のピーク付近での帯域幅から複同調回路の性能をチェックした性能検査結果を示す図である。図6(b)に示すように、ピーク点から−3dBの位置での帯域幅を計測している。その結果、861MHz〜369MHzの全域でほぼ20MHz前後に均一化された特性であることが確認できた。また、RFゲイン及び周波数選択度についても均一化されていることを確認できた。
図7は上記実施の形態の変形例に係る複同調回路のコイル実装面の平面図である。なお、図2(a)に示す上記実施の形態のチップ実装面は変形例と同一である。また、図2(b)に示すコイル実装面と同一部分には同一符号を付している。
図7に示すように、一次側の同調用コイルL2を挟んで銅箔パターン12の反対側に、第2の銅箔パターン13を延出してなる銅箔パターン14を並行に配置し、さらに二次側の同調用コイルL3を挟んで銅箔パターン13の反対側に第1の導体パターン12を延出してなる銅箔パターン15を並行に配置している。銅箔パターン14の一端部は、同調用コイルL2,L3の配置方向とは直交する方向に延出したグラウンドA2の一部に接続されている。銅箔パターン14の他端部は銅箔パターン13の一端部に接続されている。すなわち、対向配置された同調用コイルL2,L3の一方の側に並行に銅箔パターン13及び14が直線状に配置されている。また、銅箔パターン15の一端部は銅箔パターン12の一端部に接続され、他端部はグラウンドGND(B2)に接続されている。すなわち、対向配置された同調用コイルL2,L3の他方の側に並行に銅箔パターン12及び15が直線状に配置されている。
このように、4つの銅箔パターン12〜15をH形に配置することにより、図2(b)に示すように2つの銅箔パターン12,13をクランク状に配置した場合と、同様の結合度最適化、チャンネル間での周波数選択特性の均一化を図ることができる。
図8は上記変形例に係る複同調回路の帯域幅特性およびゲイン特性を示す図である。同図に示すように、最大の受信周波数(861MHz)に関して、銅箔パターン14,15を追加しない初期状態(1)、銅箔パターン14を追加した場合(2)、銅箔パターン14+銅箔パターンを追加した場合(3)、−3dBの帯域幅に僅かな際は認められるが、ほぼ同等の帯域特性を確保できている。また、RFゲインに関しては、大きな差異はなく、同党の特性を確保できている。上記対策(3)を適用した状態での、チャンネル間の選択特性及びゲイン特性についても大きな差異はないことを確認できた。
なお、本発明は上記実施の形態に限定されるものではなく、空芯コイルである同調用コイルL2,L3をチップ実装面と同一面に実装する場合にも適用可能である。また、図1に示す複同調回路以外の構成であっても、一次側及び二次側の同調用の空芯コイルを結合させるものであれば、同様に適用可能である。
本発明は、UHF帯のテレビジョン放送信号を受信するテレビジョンチューナのRF複同調回路に適用可能である。
本実施の形態に係る複同調回路の構成図 (a)本実施の形態に係る複同調回路のチップ実装面の平面図、(b)同複同調回路のコイル実装面の平面図 図2(b)のコイル実装面を概略的に立体化した模式図 北米地域向けに調整した複同調回路による受信信号(希望波)とイメージ周波数との関係をシミュレーションした結果を示す図 欧州地域向けに調整した複同調回路による受信信号(希望波)とイメージ周波数との関係をシミュレーションした結果を示す図 (a)周波数選択特性のピーク付近での帯域幅から複同調回路の性能検査結果を示す図、(b)帯域幅の計測方法を説明するための図 変形例に係る複同調回路のコイル実装面の平面図 変形例に係る複同調回路の性能検査結果を示す図 イメージトラップを形成したRF複同調回路の回路構成図 従来のRF複同調回路のコイル実装面の配置状態を示す図
符号の説明
1、10…複同調回路の一次側同調回路
2、11…複同調回路の二次側同調回路
3…導電ライン
12…銅箔パターン(一次側)
13…銅箔パターン(二次側)
AMP1…高周波増幅器
D1…バラクタダイオード(一次側)
D2…バラクタダイオード(二次側)
L1…インダクタ
L2…同調用コイル(一次側)
L3…同調用コイル(二次側)
R1〜R6…抵抗
C1〜C6…コンデンサ
MIX1…ミキサ回路



Claims (7)

  1. 第1の空芯コイルを有する一次側同調回路と、第2の空芯コイルを有する二次側同調回路とを備え、前記第1の空芯コイルと前記第2の空芯コイルとがコイル実装面上で互いの一方の開口端部を結合可能に対向させてなる複同調回路において、
    前記コイル実装面において前記第1及び第2の空芯コイルの配列方向と直交する方向に前記第1の空芯コイルに隣接して配置され、両端部がそれぞれグラウンドに接続された第1の導体パターンを有することを特徴とする複同調回路。
  2. 前記コイル実装面において前記第1及び第2の空芯コイルの配列方向と直交する方向に前記第2の空芯コイルに隣接して配置され、両端部がそれぞれグラウンドに接続された第2の導体パターンを有することを特徴とする請求項1記載の複同調回路。
  3. 前記第1の導体パターンは、前記コイル実装面において前記第1の空芯コイルの他方の開口端部側に形成された第1のグラウンドパターンから前記第1の空芯コイルの側方に延出され、
    前記第2の導体パターンは、前記コイル実装面において前記第2の空芯コイルの他方の開口端部側に形成された第2のグラウンドパターンから前記第2の空芯コイルの側方に延出され、
    前記第1及び第2の導体パターンのそれぞれの延出端が、第3の導体パターンを介して前記第1の空芯コイルのグラウンド側の一端に接続されたことを特徴とする請求項2記載の複同調回路。
  4. 前記第1の導体パターン及び又は前記第2の導体パターンは、前記一次側同調回路と前記二次側同調回路との間の所要の結合度に応じて、パターン幅が調整されていることを特徴とする請求項1から請求項3のいずれかに記載の複同調回路。
  5. 前記第2の空芯コイルの他方の開口端部は、当該第2の空芯コイルの側方に延出された前記第2の導体パターンの基端部が接続された前記第2のグラウンドパターンに接続されていることを特徴とする請求項3又は請求項4記載の複同調回路。
  6. 前記第1の導体パターンは、前記第2の空芯コイルの側方まで延出され、その延出端が前記第2のグラウンドパターンに接続されたことを特徴とする請求項3から請求項5のいずれかに記載の複同調回路。
  7. 前記第2の導体パターンは、前記第1及び第2の空芯コイルの配列方向と直交する方向であって前記第1の導体パターンとは反対側に配置されると共に、前記第1の空芯コイルの側方まで延出され、その延出端が前記第1のグラウンドパターンに接続されたことを特徴とする請求項3から請求項6のいずれかに記載の複同調回路。



JP2008173434A 2008-07-02 2008-07-02 複同調回路 Expired - Fee Related JP4411354B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008173434A JP4411354B2 (ja) 2008-07-02 2008-07-02 複同調回路
US12/484,575 US7876190B2 (en) 2008-07-02 2009-06-15 Double-tuned circuit
EP09008550A EP2141807B1 (en) 2008-07-02 2009-06-30 Double-tuned circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173434A JP4411354B2 (ja) 2008-07-02 2008-07-02 複同調回路

Publications (2)

Publication Number Publication Date
JP2010016535A true JP2010016535A (ja) 2010-01-21
JP4411354B2 JP4411354B2 (ja) 2010-02-10

Family

ID=41168813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008173434A Expired - Fee Related JP4411354B2 (ja) 2008-07-02 2008-07-02 複同調回路

Country Status (3)

Country Link
US (1) US7876190B2 (ja)
EP (1) EP2141807B1 (ja)
JP (1) JP4411354B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018050B2 (en) * 2012-10-11 2015-04-28 The Board Of Trustees Of The University Of Illinois Rolled-up transmission line structure for a radiofrequency integrated circuit (RFIC)
US11928537B2 (en) * 2013-01-18 2024-03-12 Amatech Group Limited Manufacturing metal inlays for dual interface metal cards
US9048023B2 (en) 2013-03-21 2015-06-02 MCV Technologies, Inc. Tunable capacitor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2035708B (en) * 1978-10-06 1982-12-15 Hitachi Ltd Tunable resonant circuits for uhf tuners in televison receivers
JPH04117805A (ja) * 1990-09-07 1992-04-17 Matsushita Electric Ind Co Ltd 高周波電圧制御発振器
JP3136050B2 (ja) 1994-08-29 2001-02-19 アルプス電気株式会社 複同調回路
US6535722B1 (en) * 1998-07-09 2003-03-18 Sarnoff Corporation Television tuner employing micro-electro-mechanically-switched tuning matrix
JP2000244242A (ja) * 1999-02-22 2000-09-08 Mitsumi Electric Co Ltd Vcoの周波数調整方法
JP2001076936A (ja) * 1999-09-06 2001-03-23 Sharp Corp チップインダクタおよびチップトランスおよびチップバルントランスおよびチップトロイダルコイルおよび複同調回路およびチップインダクタの実装方法並びに複同調回路の同調周波数の調整方法
US6784780B2 (en) * 2001-08-20 2004-08-31 Alps Electric Co., Ltd. Coupling adjusting structure for double-tuned circuit
JP4043209B2 (ja) 2001-10-02 2008-02-06 アルプス電気株式会社 複同調回路
US7710232B1 (en) * 2007-05-09 2010-05-04 Sandia Corporation Microelectromechanical tunable inductor
US7746282B2 (en) * 2008-05-20 2010-06-29 Sensor Systems, Inc. Compact top-loaded, tunable fractal antenna systems for efficient ultrabroadband aircraft operation

Also Published As

Publication number Publication date
US20100001825A1 (en) 2010-01-07
JP4411354B2 (ja) 2010-02-10
EP2141807B1 (en) 2012-06-27
EP2141807A3 (en) 2011-07-27
EP2141807A2 (en) 2010-01-06
US7876190B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
US7375604B2 (en) Compact bandpass filter for double conversion tuner
KR100233084B1 (ko) 고주파 전력분배기
JP4891368B2 (ja) フェライトコアを有するアクティブ磁性体アンテナ
JPH05218726A (ja) フェライトアンテナ
US6504464B2 (en) Choke coil
JP4411354B2 (ja) 複同調回路
US4897624A (en) Unitary capacitance trimmer
US6864762B2 (en) Bandpass filter and apparatus using same
JP4473909B2 (ja) テレビジョンチューナの複同調回路
WO2019198508A1 (ja) アンテナ装置
RU2395876C2 (ru) Активная магнитная антенна с ферритовым сердечником
US20120062798A1 (en) Tv signal distribution filter having planar inductors
JP3525663B2 (ja) インダクタンス素子とこれを用いた電子回路
WO2022264455A1 (ja) アンテナ装置及びアンテナ装置の製造方法
JP3136050B2 (ja) 複同調回路
JP2001076936A (ja) チップインダクタおよびチップトランスおよびチップバルントランスおよびチップトロイダルコイルおよび複同調回路およびチップインダクタの実装方法並びに複同調回路の同調周波数の調整方法
JP6787104B2 (ja) アンテナ装置
JP3082266B2 (ja) 可変インダクタンスと、この可変インダクタンスを用いた共振回路と、この共振回路を用いたフィルタと、このフィルタを用いた高周波装置
JP2006237437A (ja) 複合コイルとその製造方法
JP2559854Y2 (ja) アンテナ回路
JPH10163027A (ja) インダクタンス素子とこれを用いた電子回路
JP2006100660A (ja) 単同調トランス
US7440736B2 (en) Intermediate frequency circuit for television tuner with improved intermediate frequency characteristic
JP2009296483A (ja) アンテナ装置
JPH0878237A (ja) 高周波用インダクタンス素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees