JP3525663B2 - インダクタンス素子とこれを用いた電子回路 - Google Patents
インダクタンス素子とこれを用いた電子回路Info
- Publication number
- JP3525663B2 JP3525663B2 JP34483496A JP34483496A JP3525663B2 JP 3525663 B2 JP3525663 B2 JP 3525663B2 JP 34483496 A JP34483496 A JP 34483496A JP 34483496 A JP34483496 A JP 34483496A JP 3525663 B2 JP3525663 B2 JP 3525663B2
- Authority
- JP
- Japan
- Prior art keywords
- print pattern
- inductance element
- inductance
- capacitor
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Filters And Equalizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Coils Or Transformers For Communication (AREA)
Description
用チューナ、衛星放送受信用チューナ(以下BSチュー
ナと言う)、通信用RFフロントエンド等のフィルタ回
路、同調回路、整合回路等に使用するインダクタンス素
子とこれを用いた電子回路に関するものである。
0MHz以上の周波数帯で用いられ、その中で1GHz
以上の周波数帯を用いるBSチューナを代表例として、
以下、図面に従って従来の技術を説明する。
ミキサまでのブロック図である。図12において、入力
端子1201より入った入力信号(およそ1GHz〜
1.3GHz)は、入力フィルタ回路1202、増幅回
路1203、段間フィルタ回路1204を通りミキサ回
路1205の一方に入力されるとともに、オシレータ回
路1206の出力信号(およそ1.4GHz〜1.7G
Hz)がミキサ回路1205の他方に入力されている。
そして、このミキサ回路1205の出力は、IF出力端
子1207よりおよそ0.4GHzの信号が出力され
る。
2の代表的な回路図を示したものである。図9におい
て、901は入力端子である。コンデンサ906とプリ
ントパターン909、コンデンサ907とプリントパタ
ーン910、コンデンサ908とプリントパターン91
1よりそれぞれ直列共振回路が構成され、これらの直列
共振回路は結合用コンデンサ902と903と904と
905とによって接続されてハイパスフィルタを構成し
ている。ここで、906から908までのコンデンサの
容量値あるいは909から911までのプリントパター
ンのインダクタンス値にばらつきがあると、リターンロ
スや挿入損失や減衰量が悪くなって受信器の性能の劣化
につながってしまう。これを補正するために、前記プリ
ントパターン909および910および911のそれぞ
れの切削部912および913および914のいずれか
またはすべてをレーザ等で切削してこのプリントパター
ン909および910および911のそれぞれのインダ
クタンス値を調整する。
コンデンサ902から908の容量値はおよそ1から2
0pF、プリントパターン909から911のインダク
タンス値はおよそ1から10nHである。
04の代表的な回路図を示したものである。図10にお
いて、プリントパターン1008とコンデンサ100
2、プリントパターン1009とコンデンサ1004、
プリントパターン1010とコンデンサ1006により
それぞれ並列共振回路が構成され、これらを直列に接続
している。また、前記並列共振回路の両端を夫々コンデ
ンサ1001と1003と1005と1007によりア
ースに接続してローパスフィルタを構成している。この
時、コンデンサ1002と1004と1006の容量値
のばらつき、あるいはプリントパターン1008と10
09と1010のインダクタンス値のばらつきがある
と、リターンロスや挿入損失や減衰量が悪くなって受信
器の性能の劣化につながってしまう。これを補正するた
めに、前記プリントパターン1008および1009お
よび1010のそれぞれの切削部1011および101
2および1013のいずれかまたはすべてをレーザ等で
切削してこのプリントパターン1008および1009
および1010のそれぞれのインダクタンス値を調整す
る。
コンデンサ1001から1007の容量値はおよそ1か
ら10pF、プリントパターン1008から1010の
インダクタンス値はおよそ1から10nHである。
表的な回路図を示したものであり、高い周波数を扱う場
合によく使用される共振回路の構成例を用いて説明す
る。図11において、電源端子1108に印加されたD
C電圧は抵抗1107と1112によって発振用のトラ
ンジスタ1110のベース電圧を決定し、抵抗1111
によってエミッタ電流が決められる。また、前記トラン
ジスタ1110のコレクタはコンデンサ1109で高周
波的に接地されている。エミッタは小容量のコンデンサ
1114により高周波的に接地され、エミッタとベース
の間に正帰還用のコンデンサ1113が接続され、コレ
クター接地型のコルピッツ型発振回路が構成されてい
る。さらに、前記発振用のトランジスタ1110のエミ
ッタに接続された出力端子1115より発振成分が取り
出され、図12のミキサ回路1205に入力される。
ついて説明する。前記トランジスタ1110のベースに
は、粗結合用のコンデンサ1106を介して第1のプリ
ントパターン1101の一方に接続し、この第1のプリ
ントパターン1101の他端にはバリキャップダイオー
ド1103のカソード側を接続し、このバリキャップダ
イオード1103のアノード側をアースに接続する。さ
らに、前記プリントパターン1101の切削部1102
を切削する構成としている。このように、前記プリント
パターン1101の一方に前記バリキャップダイオード
1103の容量成分を、他方に前記コンデンサ1106
を介した前記トランジスタ1110の容量成分を接続し
た共振回路の構成が、400MHz以上の高い周波数を
扱う発振回路で一般的によく使用される。これは、高い
周波数を扱う時に浮遊容量の影響を減らして、バリキャ
ップダイオード1103による発振周波数の可変範囲を
確保したり、広い発振周波数での安定した動作を保証す
るためである。
て、以下にその動作を説明する。同調用電源端子110
5に印加された同調用電圧は抵抗1104を介して前記
バリキャップダイオード1103のカソードに加えら
れ、この同調用電圧によって前記バリキャップダイオー
ド1103の容量値が決まり、発振周波数を可変でき
る。この発振周波数は、前記第1のプリントパターン1
101のインダクタンス値と、前記バリキャップダイオ
ード1103の容量値と、前記粗結合用のコンデンサ1
106を介したトランジスタ側の容量値とによる共振回
路によってほぼ決定される。ここで、前記第1のプリン
トパターン1101のインダクタンス値と、前記バリキ
ャップダイオード1103の容量値と、前記粗結合用の
コンデンサ1106を介したトランジスタ側の容量値に
ばらつきがあったとしても、前記プリントパターン11
01の切削部1102を適時切削することにより前記プ
リントパターン1101のインダクタンスを増す方向に
調整できる。
ダクタンス値はおよそ1から10nHであり、コンデン
サ1106は10〜100pF、コンデンサ1109は
20〜100pF、コンデンサ1113は、0.5〜1
0pF、コンデンサ1114は1〜10pFとしてい
る。
リントパターンの形状を示す。図14において、例えば
誘電率4.4で基板の厚みtが1.164mmのプリン
ト基板1401の裏面にアースパターン1402を全面
に設け、その表面に幅Wが0.4mmで長さXが7.7
mmの直線上のプリントパターン1403を設けると、
このプリントパターン1403のインダクタンス値は約
5nHとなる。つまり、通常よく用いる値である5nH
程度のインダクタンス値を有するマイクロストリップラ
インのプリントパターンは、長さXを7.7mmと小型
サイズとすると幅Wは0.4mmの非常に小さなサイズ
になってしまう。
子の技術を示す。図8(a)では、プリント基板の表面
上に敷設されたプリントパターン801の調整前の平面
図を示す。
1の切削部802をレーザトリミング等で切削してプリ
ントパターン803としてインダクタンス値を増す方向
に調整した後の平面図を示す。このプリントパターン8
03は、図9のプリントパターン909から911、図
10のプリントパターン1008から1010、図11
のプリントパターン1101の一例をそれぞれ表してい
る。
ントパターン801の寸法は、長さXは7.7mmで幅
Wは0.4mmとして5nHのインダクタンス値とし、
図14と同じ寸法としている。
を3.85mm(X=7.7mmの半分)とし、幅W1
を0.2mm(W=0.4mmの半分)に切削すると、
前記プリントパターン803のインダクタンス値は5.
6nHに0.6nHだけ増加する。
ルタ回路である図9における入力周波数に対する減衰特
性を示し、プリントパターンの切削部912から914
のいずれかまたはすべてを切削して調整した後を実線で
表すとともに調整前を点線で表している。この調整後の
状態とはBS用チューナの入力信号であるCH1〜CH
15の受信チャンネル内での損失を最小にし、かつUH
Fの入力信号による妨害を抑制するように減衰量を最大
にした場合である。
衰させるおよそ800MHzのトラップ1301を、例
えば図9のコンデンサ906とプリントパターン909
の直列共振回路で構成し、このプリントパターン909
を図8(b)で示すプリントパターン803の寸法に切
削した時を考える。
ンのインダクタンス値LをΔLだけ切削によって変化さ
せることによって、図13におけるトラップ1301の
周波数fを例えば795MHzから800MHz(周波
数変化Δfを5MHz)にしたい時は、(数1)および
(数2)よりΔLが約0.063nHのインダクタンス
の変化が必要である。
ほぼ切削の長さΔXに比例するとしてΔX/ΔL=一定
として、(数3)および(数4)よりΔXが0.404
mmの長さを、正確にレーザトリミングで切削しなけれ
ばならず高度な切削精度が要求され調整工数も大きかっ
た。さらに、周波数が高くなれば切削しなければならな
い長さも比例して短くなり、より切削精度が要求される
のである。
うな従来の構成では前記プリントパターンの切削部をレ
ーザ等で切削しインダクタンス値を調整できるが、プリ
ントパターンのインダクタンス値が小さい時には切削し
た時のインダクタンス量が大きく変わりすぎるので、調
整の精度が悪いという問題があった。
等で切削するのでプリントパターンの加工した時の破断
面が露出するので、例えば図11の発振回路に用いた場
合は結露時に前記プリントパターンの破断面とアースの
間に結露によるリーク抵抗が発生し、発振成分のC/N
が劣化したり最悪の場合には選局できない状態に陥って
しまう。
で、調整精度の良いインダクタンス素子を提供すること
を目的とするものである。
に本発明のインダクタンス素子は、プリント基板の表面
上に、直線状または円弧状に敷設することにより両端で
の浮遊容量を少なくした第1のプリントパターンと、こ
の第1のプリントパターンの近傍に平行して設けられた
第2のプリントパターンとを備え、前記第2のプリント
パターンの一端をアースに接続するとともに他端を順次
削除することにより遮られた磁束を有効にして、前記第
1のプリントパターンのインダクタンスを増加する方向
に連続的に可変させることができるものである。これに
より、調整の精度を向上させることができる。
は、プリント基板の表面上に、直線状または円弧状に敷
設することにより両端での浮遊容量を少なくした第1の
プリントパターンと、この第1のプリントパターンの近
傍に平行して設けられた第2のプリントパターンとを備
え、前記第2のプリントパターンの一端をアースに接続
するとともに他端を順次削除することにより遮られた磁
束を有効にして、前記第1のプリントパターンのインダ
クタンスを増加する方向に連続的に可変させるインダク
タンス素子であり、これにより、調整の精度を向上させ
ることができる。更にまた、可動素子が介在していない
ので振動に対して良好な性能が得られる。
ンをマイクロストリップラインで形成した請求項1に記
載のインダクタンス素子であり、マイクロストリップラ
インを使用しているので、特性インピーダンスが一定と
なり、特にマイクロ波帯における性能が向上する。
パターンを「コ」の字形状に設けるとともに、この第1
のプリントパターンの内側に設けられた第2のプリント
パターンとを備え、前記第2のプリントパターンのアー
ス接続側は前記第1のプリントパターンの開口部側とし
た請求項1あるいは請求項2に記載のインダクタンス素
子であり、第1のプリントパターンを「コ」の字形状に
しているので、第1のプリントパターンと第2のプリン
トパターンとの結合度が増し、小型化が図れるとともに
インダクタンスの変化範囲(調整範囲)をより大きくと
ることができる。
ンダクタンス素子との直列接続体において、前記インダ
クタンス素子は請求項1から請求項3の何れか一つに記
載のインダクタンス素子を用いた電子回路であり、調整
精度のよい直列共振回路が得られる。
端子との間にコンデンサとインダクタンス素子の複数個
の直列接続体を設け、前記インダクタンス素子は請求項
1から請求項3の何れかに記載のインダクタンス素子と
するとともに前記直列接続体の一端をアースに接続し、
他端同士を接続用コンデンサを介して直列接続した電子
回路であり、調整精度の良いハイパスフィルタが得ら
れ、高周波装置の入力回路等に使用すれば、リターンロ
スや挿入損失の少ない入力回路が実現できる。
ンダクタンス素子との並列接続体において、前記インダ
クタンス素子は請求項1から請求項3の何れかに記載の
インダクタンス素子とした電子回路であり、調整精度の
よい並列共振回路が得られる。
端子との間にコンデンサとインダクタンス素子の並列接
続体を複数個直列に設け、前記インダクタンス素子は請
求項1から請求項3の何れかに記載のインダクタンス素
子とするとともに前記並列接続体の両端とアースとの間
に夫々コンデンサを接続した電子回路であり、調整精度
の良いローパスフィルタが得られ、高周波装置の入力回
路等に使用すれば、リターンロスや挿入損失の少ない入
力回路が実現できる。
ンダクタンス素子とから成る共振回路を含む発振回路に
おいて、前記コンデンサはバリキャップダイオードとす
るとともに前記インダクタンス素子は請求項1から請求
項3の何れかに記載のインダクタンス素子とした電子回
路であり、調整精度が良いので、決められたバリキャッ
プダイオードへの印加電圧の範囲で発振周波数を合わせ
ることができる。従って、受信装置の発振器に用いれ
ば、安定した発振回路が提供できる。
を用いて説明する。 (実施の形態1)図1は、プリント基板の表面上に敷設
された第1のプリントパターン101のインダクタンス
を調整する技術を示す。
パターン101と、この第1のプリントパターン101
の一部あるいは全部に平行して近傍に設けられた第2の
プリントパターン102とを備え、前記第1のプリント
パターン101と前記第2のプリントパターン102と
を同一表面上に独立して形成するとともに、前記第2の
プリントパターン102の一方をアースに接続した調整
前の状態を示している。
ン102の切削部103を切削した調整後の状態を示す
ものである。図1(b)において、前記第2のプリント
パターン102のアースに接続されていない方の切削部
103が切削されて第2のプリントパターン104にな
り、第1のプリントパターン101からの前記切削部1
03で遮られていた磁束が有効になってこの第1のプリ
ントパターン101のインダクタンスが増すことにな
る。なお、この第1のプリントパターン101は直線の
形状をしているので両端での浮遊容量が少なくて済み、
高い周波数域までインダクタンス性を持たすことができ
るので、より高い周波数での特性に優れている。
クロストリップラインの構成として前記切削部103を
切削した場合、このマイクロストリップラインの特性イ
ンピーダンスの変化が少ないので整合特性の優れた回路
の提供ができる。
ン102の切削部105を切削した調整後の状態を示す
ものである。図1(c)において、前記第2のプリント
パターン102の前記第1のプリントパターン101に
近接する切削部105を切削して第2のプリントパター
ン106となった場合を示しているが、その効果は図1
(b)と同じである。
表面上に敷設された「コ」の字形状の第1のプリントパ
ターン201のインダクタンスを調整する技術を示す。
1のプリントパターン201と、この第1のプリントパ
ターン201の開口部の一部あるいは全面に平行して近
傍に設けられた第2のプリントパターン202とを備
え、前記第1のプリントパターン201と前記第2のプ
リントパターン202とを同一表面上に独立して形成す
るとともに、前記第2のプリントパターン202の一方
である前記第1のプリントパターン201の開口部側を
アースに接続した調整前の状態を示している。
ーン202の端面203を切削した調整後の状態を示す
ものである。図2(b)において、第1のプリントパタ
ーン201を「コ」の字形状にし、この第1のプリント
パターン201の開口部の内側に平行して近傍に第2の
前記プリントパターン202を配置してあるので、小型
サイズで構成でき、また第1のプリントパターン201
と第2のプリントパターン202との結合度が増す。こ
の切削部203を切削し第2のプリントパターン204
とすることにより、第1のプリントパターン201の前
記第2のプリントパターン203によって遮られていた
磁束の有効量が実施の形態1にくらべて増える。つま
り、前記切削部203の切削による第1のプリントパタ
ーン201のインダクタンス値の調整量を実施の形態1
に記載の発明より大きくできるのである。
2のプリントパターン202の形状は本実施の形態では
直線状または「コ」の字形状を示したが、円弧状または
ジクザク状の形状でも効果は同様である。
表面上に敷設され、かつそれぞれがアースに接続された
大きさの等しい複数の第2のプリントパターン302か
ら305を適宜切削して、「コ」の字形状の第1のプリ
ントパターン301のインダクタンスを調整する技術を
示す。
プリントパターン301と、この第1のプリントパター
ン301の開口部に近傍して平行に設けられた大きさの
等しい複数の第2のプリントパターン302から305
とを備え、前記第1のプリントパターン301と前記第
2のプリントパターン302とを同一表面上にそれぞれ
独立して形成するとともに、前記第2のプリントパター
ン302から305を夫々アースに接続した調整前の状
態を示している。
ーン305をドリル等で切削して調整後の状態を示すも
のである。
で前記第2のプリントパターン305が切削されること
により、第1のプリントパターン301からの前記第2
のプリントパターン305で遮られていた磁束が有効に
なって第1のプリントパターン301のインダクタンス
が増すことになる。この時、前記第2のプリントパター
ン302から305はドリル等で容易に切削でき、また
切削する第2のプリントパターン306の員数によって
インダクタンス値を増える方向に段階的に調整でき、精
度を必要としない時は効果的である。
305の形状を円形で表したが正方形あるいは長方形で
も同様の効果が得られる。
表面上に敷設されたアースに接続した大きさの異なる複
数の第2のプリントパターン402から405を適宜切
削して、「コ」の字形状の第1のプリントパターン40
1のインダクタンスを調整する技術を示す。
プリントパターン401と、この第1のプリントパター
ン401の開口部に近傍して平行に設けられた大きさの
異なる複数の第2のプリントパターン402から405
とを備え、前記第1のプリントパターン401と前記第
2のプリントパターン402から405とを同一表面上
にそれぞれ独立して形成するとともに、前記第2のプリ
ントパターン402から405を夫々アースに接続した
調整前の状態を示している。
ーン405をドリル等で切削して調整後の状態を示すも
のである。
で前記第2のプリントパターン405が切削されること
により、第1のプリントパターン401からの前記第2
のプリントパターン405で遮られていた磁束が有効に
なって第1のプリントパターン401のインダクタンス
が増すことになる。この時、前記第2のプリントパター
ン402から405はドリル等で容易に切削でき、また
切削する第2のプリントパターン402から405の員
数によってインダクタンス値を増える方向に段階的に調
整でき、実施の形態3に記載の発明に比べてより段階的
に微調整できるものである。なお、この磁性体402〜
405の面積を対数的(例えば、面積1のもの2つ、面
積2のもの1つ、面積5のもの1つ)とすることによ
り、これらを組み合わせてより精密な調整ができる。
示したインダクタンス素子を代表的に示しているが、こ
れは実施の形態1〜4のいずれのインダクタンス素子で
あってもよい。
からミキサまでのブロック図であり、従来例と同様であ
る。従って、図12の説明は、従来の技術で説明したの
で省略する。
ィルタ回路1202における一実施の形態を示してい
る。図5において、501は入力端子であり、コンデン
サ506とプリントパターン509、コンデンサ507
とプリントパターン510、コンデンサ508とプリン
トパターン511よりそれぞれ直列共振回路が構成さ
れ、これらの直列共振回路を接続する結合用コンデンサ
502と503と504と505とによってハイパスフ
ィルタとなる。前記プリントパターン509か510か
511のいずれかまたはすべてに対して近傍に平行して
設けられた第2のプリントパターン512から514を
それぞれ備え、前記第1のプリントパターン509から
511と前記第2のプリントパターン512から514
とを同一表面上に独立して形成するとともに、前記第2
のプリントパターン512から514の一方をアースに
接続し、他端のそれぞれの切削部515から517を切
削する構成としている。
について、以下にその動作を説明する。コンデンサ50
6から508までの容量値のばらつき、あるいは第1の
プリントパターン509から511までのインダクタン
ス値のばらつきがたとえあったとしても、512から5
14のいずれかまたはすべての第2のプリントパターン
のアースに接続されていない一方であるそれぞれの切削
部515から517を適時切削することにより前記第1
のプリントパターン509から511のインダクタンス
を増す方向に精度良く調整でき、ハイパスフィルタの最
適化が図れる。
2における入力フィルタ回路1202についての周波数
に対する減衰特性を示し、図5の切削部515から51
7のいずれかまたはすべてを適時切削して調整した前後
をそれぞれ点線と実線で表している。図13において、
調整後の状態とはBS用チューナの入力信号であるCH
1〜CH15の受信チャンネル内での損失を最小にし、
かつUHFの入力信号による妨害を抑制するように減衰
量を最大にした場合である。
衰させる800MHzのトラップ1301を、例えば図
5のコンデンサ506とプリントパターン509の直列
共振回路で構成し、このプリントパターン509を図1
(a)および(b)で示すようなプリントパターン10
2を切削した時を考える。
プリントパターン101と第2のプリントパターン10
3との間隔Sを0.3mmとし、切削部103の長さX
1を3.85mm(X=7.7mmの半分)とすると、
前記第1のプリントパターン101のインダクタンス値
は5nHから5.18nHとなり、およそ0.18nH
だけ増加する。
のインダクタンス値LをΔLだけ変化させることによっ
て、図13におけるトラップ1301の周波数fを例え
ば795MHzから800MHz(周波数変化Δは5M
Hz)にしたい時は、従来例の(数2)より0.06n
Hのインダクタンスの変化が必要である。
ほぼ切削の長さΔXに比例するとしてΔX/ΔL=一定
とすると(数5)および(数6)よりΔXが1.35m
mの長さをレーザトリミングで切削すれば良い。つま
り、図13のトラップ1301の周波数を5MHzだけ
高くなるように第2のプリントパターン102の切削部
103の切削の長さが従来例では0.404mmが本発
明例では1.35mmと長くでき、これにより切削精度
が約1/3で済むので調整工数も短くできる。この時、
第1のプリントパターン101と第2のプリントパター
ン102との間隔によって両者の結合度を変えることが
でき、第2のプリントパターン102の切削X1の長さ
ΔXによる第1のプリントパターン101のインダクタ
ンス値ΔLの変化量を自由に設定できる。
コンデンサ502から508の容量値はおよそ1から2
0pF、プリントパターン509から511のインダク
タンス値はおよそ1から10nHである。
フィルタ回路1204における一実施の形態を示してい
る。図6において、プリントパターン608とコンデン
サ602、プリントパターン609とコンデンサ60
4、プリントパターン610とコンデンサ606により
それぞれ並列共振回路が構成されており、これを直列に
接続し、前記並列共振回路の両端をコンデンサ601と
603と605と607により各々アースに接続してロ
ーパスフィルタとしている。前記プリントパターン60
8から610のいずれか、またはすべてに対して近傍に
平行して設けられた第2のプリントパターン611と6
12と613とをそれぞれ備え、前記第1のプリントパ
ターン608から610と、前記第2のプリントパター
ン611から613を同一表面上に独立して形成すると
ともに、前記第2のプリントパターン611から613
の一方をアースに接続し、他端のそれぞれの切削部61
4から616を切削するような構成としている。
について、以下にその動作を説明する。コンデンサ60
2および604および606の容量値のばらつき、ある
いは第1のプリントパターン608から610までのイ
ンダクタンス値のばらつきがたとえあったとしても、6
11から613のいずれかまたはすべての前記第2のプ
リントパターンのアースに接続されていない一方である
それぞれの切削部614から616を適時切削すること
により前記第1のプリントパターン608から610ま
でのインダクタンスを増す方向に精度良く調整でき、ハ
イパスフィルタの最適化が図れる。
削の長さによる周波数の調整精度、およびこの調整精度
の設定をある程度自由に設定できることは、実施の形態
5と同じである。
コンデンサ601から607の容量値はおよそ1から1
0pF、プリントパターン608から610のインダク
タンス値はおよそ1から10nHである。
路1206の代表的な回路図を示したものであり、高い
周波数を扱う場合によく使用される共振回路である。
たDC電圧は抵抗708と713によって発振用のトラ
ンジスタ711のベース電圧を決定し、抵抗712によ
ってエミッタ電流が決められる。また、前記トランジス
タ711のコレクタはコンデンサ710で高周波的に接
地されている。エミッタは小容量のコンデンサ715に
より高周波的に接地され、エミッタとベースの間に正帰
還用のコンデンサ714が接続され、コレクタ接地型の
コルピッツ型発振回路が構成されている。さらに、前記
発振用のトランジスタ711のエミッタに接続された出
力端子716より発振成分が取り出され、図12のミキ
サ回路1205に入力される。
ついて説明する。前記トランジスタ711のベースに
は、粗結合用のコンデンサ707を介して第1のプリン
トパターン701の一方に接続し、この第1のプリント
パターン701の他端にはバリキャップダイオード70
4のカソード側を接続し、このバリキャップダイオード
704のアノード側をアースに接続する。さらに、前記
第1のプリントパターン701に対して近傍に平行して
設けられた第2のプリントパターン702を備え、前記
第1のプリントパターン701と前記第2のプリントパ
ターン702とを同一表面上に独立して形成するととも
に、前記第2のプリントパターン702の一方をアース
に接続し、この第2のプリントパターン702の他端ま
たは一部から切削するような構成としている。このよう
に、前記プリントパターン701の一方に前記バリキャ
ップダイオード704の容量成分を、他方に前記コンデ
ンサ707を介した前記トランジスタ711の容量成分
を接続した共振回路の構成が、高い周波数を扱う場合に
よく使用される。
て、以下にその動作を説明する。同調用電源端子706
に印加された同調用電圧は抵抗705を介して前記バリ
キャップダイオード704のカソードに加えられる。こ
の同調用電圧によって前記バリキャップダイオード70
4の容量値が決まり、発振周波数を可変できる。この発
振周波数は、前記第1のプリントパターン701のイン
ダクタンス値と、前記ダリキャップダイオード704の
容量値と、前記粗結合用のコンデンサ707を介したト
ランジスタ711側の容量値とによる共振回路によって
ほぼ決定される。ここで、前記第1のプリントパターン
701のインダクタンス値と、前記バリキャップダイオ
ード704の容量値と、前記粗結合用のコンデンサ70
7を介したトランジスタ711側の容量値にばらつきが
あったとしても、前記第2のプリントパターン702の
アースに接続されていない一方である切削部703を適
宜切削することにより前記第1のプリントパターン70
1のインダクタンスを増す方向に精度良く調整できる。
周波数の調整精度、およびこの調整精度の設定をある程
度自由に設定できることは、実施の形態5とほぼ同じで
ある。
定した発振回路を提供できる。また、第1のプリントパ
ターン701そのものは切削せず、アースに接続された
近傍の第2のプリントパターン702をレーザ等で切削
するので、結露時に前記第2のプリントパターン702
の切削部703による破断面とアースの間に結露しても
発振周波数に影響を与えず、安定した発振回路を提供で
きる。
第2のプリントパターン702の一部を切削するには、
レーザによる加工やドリルによる加工方法等がある。ま
た自動調整するときも同一平面上に第1のプリントパタ
ーン701と第2のプリントパターン702が配置され
ているので、調整前のパターン認識も調整後の検査も容
易に精度良く行うことができる。
クタンス値はおよそ1から10nHであり、コンデンサ
707は10〜100pF、コンデンサ710は20〜
100pF、コンデンサ714は0.5〜10pF、コ
ンデンサ715は0.5〜10pFとしている。
表面上に、直線状または円弧状に敷設することにより両
端での浮遊容量を少なくした第1のプリントパターン
と、この第1のプリントパターンの近傍に平行して設け
られた第2のプリントパターンとを備え、前記第2のプ
リントパターンの一端をアースに接続するとともに他端
を順次削除することにより遮られた磁束を有効にして、
前記第1のプリントパターンのインダクタンスを増加す
る方向に連続的に調整できるようにしたものである。
端を順次削除することにより、第2のプリントパターン
のインダクタンスを連続的に従来例に比べて約3倍ほど
精度よく調整できる。またこの第1のプリントパターン
と第2のプリントパターンの間隔によって第2のプリン
トパターンの切削部の長さによる第1のプリントパター
ンのインダクタンス値への変化量を自由に設定できるも
のであり、部品のばらつきを吸収して最適化を可能に
し、優れた性能を有する高周波回路を提供できる。な
お、この第1のプリントパターンは、直線状または円弧
状の形状をしているので、第1のプリントパターンの両
端での浮遊容量が少なくできる。このため、高い周波数
域までインダクタンス性を持たすことができるので、よ
り高い周波数での特性に優れている。
トパターンの一部を切削して自動調整するときも同一平
面上に第1のプリントパターンと第2のプリントパター
ンが配置されているので、調整前のパターン認識も調整
後の検査も容易に精度良く行うことができる。
が加わる第1のプリントパターンそのものは切削せず、
アースに接続された近傍の第2のプリントパターンをレ
ーザ等で切削するので、結露時に前記第2のプリントパ
ターンとアースの間に結露しても発振回路に影響を与え
ず、C/N劣化の無い安定した発振回路が提供できる。
クタンス素子の調整前の平面図 (b)は、同、調整後の平面図 (c)は、同、他の例による調整後の平面図
クタンス素子の調整前の平面図 (b)は、同、調整後の平面図
クタンス素子の調整前の平面図 (b)は、同、調整後の平面図
クタンス素子の調整前の平面図 (b)は、同、調整後の平面図
入力フィルタを構成する電子回路の回路図
段間フィルタを構成する電子回路の回路図
発振回路を構成する電子回路の回路図
調整前の平面図 (b)は、同、調整後の平面図
構成する電子回路の回路図
図
ック図
おける周波数に対する減衰特性図
パターンの形状を示す斜視図
Claims (8)
- 【請求項1】 プリント基板の表面上に、直線状または
円弧状に敷設することにより両端での浮遊容量を少なく
した第1のプリントパターンと、この第1のプリントパ
ターンの近傍に平行して設けられた第2のプリントパタ
ーンとを備え、前記第2のプリントパターンの一端をア
ースに接続するとともに他端を順次削除することにより
遮られた磁束を有効にして、前記第1のプリントパター
ンのインダクタンスを増加する方向に連続的に可変させ
るインダクタンス素子。 - 【請求項2】 第1のプリントパターンをマイクロスト
リップラインで形成した請求項1に記載のインダクタン
ス素子。 - 【請求項3】 第1のプリントパターンを「コ」の字形
状に設けるとともに、この第1のプリントパターンの内
側に設けられた第2のプリントパターンとを備え、前記
第2のプリントパターンのアース接続側は前記第1のプ
リントパターンの開口部側とした請求項1あるいは請求
項2に記載のインダクタンス素子。 - 【請求項4】 コンデンサとインダクタンス素子との直
列接続体において、前記インダクタンス素子は請求項1
から請求項3の何れか一つに記載のインダクタンス素子
を用いた電子回路。 - 【請求項5】 入力端子と出力端子との間にコンデンサ
とインダクタンス素子の直列接続体を複数個設け、前記
インダクタンス素子は請求項1から請求項3の何れか一
つに記載のインダクタンス素子とするとともに前記直列
接続体の一端をアースに接続し、他端同士を接続用コン
デンサを介して直列接続した電子回路。 - 【請求項6】 コンデンサとインダクタンス素子の並列
接続体において、前記インダクタンス素子は、請求項1
から請求項3の何れか一つに記載のインダクタンス素子
とした電子回路。 - 【請求項7】 入力端子と出力端子との間にコンデンサ
とインダクタンス素子の並列接続体を直列に複数個設
け、前記インダクタンス素子は請求項1から請求項3の
何れか一つに記載のインダクタンス素子とするとともに
前記並列接続体の両端とアースとの間に各々コンデンサ
を接続した電子回路。 - 【請求項8】 コンデンサとインダクタンス素子とから
成る共振回路を含む発振回路において、前記インダクタ
ンス素子は請求項1から請求項3の何れか一つに記載の
インダクタンス素子とした電子回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34483496A JP3525663B2 (ja) | 1996-12-25 | 1996-12-25 | インダクタンス素子とこれを用いた電子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34483496A JP3525663B2 (ja) | 1996-12-25 | 1996-12-25 | インダクタンス素子とこれを用いた電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10189337A JPH10189337A (ja) | 1998-07-21 |
JP3525663B2 true JP3525663B2 (ja) | 2004-05-10 |
Family
ID=18372342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34483496A Expired - Fee Related JP3525663B2 (ja) | 1996-12-25 | 1996-12-25 | インダクタンス素子とこれを用いた電子回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3525663B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4838048B2 (ja) * | 2006-02-28 | 2011-12-14 | サイトウ共聴特殊機器株式会社 | 有極型帯域阻止フィルタ |
-
1996
- 1996-12-25 JP JP34483496A patent/JP3525663B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10189337A (ja) | 1998-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6538532B2 (en) | Magnetically coupled series-tuned air coil resonators having very low C/L ratios to achieve higher QL, lower insertion loss and improved out-of-band rejection | |
EP0133799B1 (en) | Tuning system on dielectric substrates | |
US3649937A (en) | Electronically tuned ultra high frequency television tuner | |
US3651409A (en) | Electronically tuned ultra high frequency television tuner with frequency tracking tunable resonant circuits | |
KR20010093794A (ko) | 높은 선택도, 낮은 삽입 손실 및 확장된 주파수 범위에대해 개량된 대역외 저지를 갖는 협대역 통과 동조 공진기필터 토폴로지 | |
US4897624A (en) | Unitary capacitance trimmer | |
JP3525663B2 (ja) | インダクタンス素子とこれを用いた電子回路 | |
US7078987B1 (en) | Narrow band-pass tuned resonator filter topologies having high selectivity, low insertion loss and improved out-of-band rejection over extended frequency ranges | |
EP1931028B1 (en) | Variable tuning circuit using variable capacitance diode and television tuner | |
CA1101141A (en) | Planar printed circuit board arrangement useful in the uhf portion of a television tuner | |
JP4411354B2 (ja) | 複同調回路 | |
US4267604A (en) | UHF electronic tuner | |
US20090134941A1 (en) | Negative Resistance Input Amplifier Circuit and Oscillation Circuit | |
JPH10163027A (ja) | インダクタンス素子とこれを用いた電子回路 | |
US6424241B2 (en) | Fine tuning system for voltage controlled oscillators | |
US4625183A (en) | Low-cost VCO using lumped elements in microwave band | |
JP3082266B2 (ja) | 可変インダクタンスと、この可変インダクタンスを用いた共振回路と、この共振回路を用いたフィルタと、このフィルタを用いた高周波装置 | |
GB2035708A (en) | Improvements in or relating to tunable resonant circuits for UHF tuners in television receivers | |
JPH0716124B2 (ja) | 同調装置 | |
JPS6046568B2 (ja) | Uhfチユ−ナの同調回路及びその共振周波数の調整方法 | |
JPH0644183Y2 (ja) | 複同調回路 | |
JP3319170B2 (ja) | バランス型発振器の同調回路とそれを用いたbsチューナ | |
KR970006763B1 (ko) | 루프안테나에서의 고조파성분 억제장치 | |
JPS6349921Y2 (ja) | ||
JP3343032B2 (ja) | 高周波増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |