JP2010010762A - パワー半導体の駆動回路装置およびそれに用いる信号伝達回路装置 - Google Patents

Abstract

【課題】制御出力信号が制御入力信号を忠実に復元しているか否かを検出、監視する自己診断機能を備えたパワー半導体の駆動回路装置および信号伝達回路装置を提供する。
【課題を解決するための手段】
パワー半導体の駆動回路装置３０は、制御入力信号Ｓｉｎを生成する電子制御装置３２と、主経路３４と自己診断機能３８を有する信号伝達回路装置３００と、信号伝達回路装置３００からの制御出力信号Ｓｏｕｔで駆動されるパワー半導体４０とを備える。自己診断機能３８は帰還パルス送信回路３６０、第２信号伝達回路３７０および第２受信回路３８０を有する。第２受信回路３８０では制御出力信号Ｓｏｕｔが制御入力信号Ｓｉｎに一致しているか、または不一致であるかを比較し、比較した結果を比較信号出力端子３９０に出力する。比較信号出力端子３９０に出力された信号は電子制御装置３２に伝達される。
【選択図】図１

Description

本発明は、パワー半導体の駆動回路装置およびそれに用いる信号伝達回路装置に関し、特にハイブリッド自動車、電気自動車、インバータ、サーボ制御装置等の主回路に用いられる炭化珪素（ＳｉＣ）半導体素子、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）およびＭＯＳＦＥＴ等のいわゆるパワー半導体を駆動するものに関する。

図１０は、従来のたとえばハイブリッド自動車等に搭載されたモータを駆動するためのパワー半導体の駆動回路装置およびそれに用いる信号伝達回路装置を示す。パワー半導体の駆動回路装置３０Ａは、電子制御装置３２、信号伝達回路装置３００Ａ、パワー半導体４０およびモータ５０を備えている。電子制御装置３２はたとえばハイブリッド自動車等に搭載されたモータ５０をパワー半導体４０を介して制御するための制御入力信号を生成する。信号伝達回路装置３００Ａは、送信パルス生成回路３２０、信号伝達回路３３０Ａおよび受信回路３４０Ａを備える。信号伝達回路３３０Ａには信号伝達回路装置３００Ａの送信側と受信側を直流的に絶縁するために、フォトカプラまたはトランスを用いる。

図１１は特許文献１、図１に示された信号伝達回路装置である。この信号伝達回路装置は、送信回路部１１、受信回路部１２および信号伝達回路１７を備える。送信回路部１１は信号発生回路１３、立上り検出回路１４および立下り検出回路１５を備える。受信回路部１２は信号処理回路１６を備える。信号伝達回路１７は、送信回路部１１で生成した伝達信号を送信回路部１２に伝達するとともに両者の回路部のアイソレータとして用いられる。信号伝達回路１７には１回路または２回路のパルストランスが用いられている。

特許文献１の特徴は、アイソレータ、すなわち信号伝達回路１７をフォトカプラに替えてパルストランスを用いることにある。これによって信号伝達時のタイミングのずれがより少なくなり、更なる消費電力の低減を図るものである。

図１２は特許文献２、図１に示されたアイソレータであり、アイソレータ１００は、グリッチフィルタ１０１、エッジ検出器１０２，１０４、インバータ１０６、トランス１０８，１２０、フリップフロップ１１０を備える。トランス１０８は、1次巻線１０８Ａ、２次巻線１０８Ｂを備え、トランス１２０は１次巻線１２０Ａ、２次巻線１２０Ｂを備える。１次巻線１０８Ａ，１２０Ａは接地電位Ａ（ＧＮＤ Ａ）に、２次巻線１０８Ｂ，１２０Ｂは接地電位Ａとは直流的に絶縁された別の接地電位Ｂ（ＧＮＤ Ｂ）に各別に接続されている。

また、特許文献２、図８を参照すると、第１基板８０４側に送信回路８０２、１次巻線としての機能を有するトップコイル８０６Ａおよび接地電位Ａ（ＧＮＤ Ａ）等を設け、第２基板８０８側には受信回路８１０、２次巻線としての機能を有するボトムコイル８０６Ｂおよび接地電位Ｂ（ＧＮＤ Ｂ）等が設けられている。特許文献２にはＩＣチップ上にトランスを含むアイソレータを形成するという技術的思想が示唆されている。
特開平９−８６２４号公報 米国特許第７０７５３２９号明細書

しかしながら、図１０に示すパワー半導体の駆動回路装置は、電子制御装置３２で生成した制御入力信号Ｓｉｎをパワー半導体４０およびモータ５０側に一方的に送信するものである。このため、パワー半導体の駆動回路装置３０Ａに何らかの不具合が生じた場合、その不具合を検知し、その不具合を解消し、また、回避する手段を兼ね備えていない。

また、特許文献１はパルストランスを用いる信号伝達回路装置の基本回路動作を教示するも、信号伝達の遅れ対策やノイズによる誤動作対策等については何ら示唆していない。特許文献２に示されたアイソレータをＩＣチップ上に形成する場合、トランスの1次巻線、２次巻線は同一チップ上に絶縁膜を介して多層配線で形成するのが一般的である。こうした構成下ではＩＣチップ上に形成されたトップコイル（1次巻線または２次巻線）とボトムコイル（２次巻線または1次巻線）との間に絶縁膜が存在しているため不所望な相互干渉や電気的特性に不具合が生じ得る。こうした不具合が生じると送信側の信号が忠実に受信側に伝達されないことになり、本来の信号伝達回路装置の機能を十分に発揮できなくなる。本発明はこうした不具合を克服したものであって、パワー半導体の駆動回路装置、信号伝達回路装置、送信信号および受信信号に何らかの変化や不具合が生じた場合、その変化、不具合を検出、監視するための自己診断機能を備えたパワー半導体の駆動回路装置および信号伝達回路装置を提供することを目的とする。

本明細書において、「復元」とは元の信号の形態、位置に戻すことである。たとえば出力信号を例にすると、信号入力端子に入力された制御入力信号は信号出力端子に至るまでに各種各様の信号に変換または整形されるが、信号出力端子に出力される時点では制御出力信号は元の制御入力信号の形態、位置に戻される。この状態を「復元」と称する。

また本明細書において「等価」とは、回路機能に支障が生じない程度に信号形態、信号の位置が所定の範囲に収まっていることを指す。

また本明細書において「送信側」、「受信側」とは、信号を送る回路部を「送信側」、送られてきた信号を受け取る回路部を「受信側」としてそれぞれ称する。いわゆる信号の授受の関係からみて、授ける方を「送信側」とし、受ける方を「受信側」として区別する。また、本明細書において、「送信側」と「受信側」の境界は後述の第１信号伝達回路または第２信号伝達回路であるが、これらの信号伝達回路は「送信側」および「受信側」の両者の回路機能を合わせもっている。

また、本明細書において「直流的に絶縁する」とは絶縁すべき対象物が導体では接続されていないということである。

本発明のパワー半導体の駆動回路装置は、制御入力信号を生成する電子制御装置と、制御入力信号を復元した制御出力信号を生成する信号伝達回路装置と、信号伝達回路装置から出力された制御出力信号で駆動されるパワー半導体とを備えたパワー半導体の駆動回路装置において、信号伝達回路装置は、制御入力信号と制御出力信号とを比較し、かつ、比較した後、両者の信号の一致または不一致を表す信号を出力する自己診断機能を備える。自己診断機能の出力は電子制御装置に伝達され、電子制御装置は自己診断機能の出力に基づき信号伝達回路装置を制御するとともにパワー半導体の動作を制御することができる。

こうした構成のパワー半導体の駆動回路装置は、自己診断機能において、パワー半導体を駆動する制御出力信号と基本信号である制御入力信号とを比較して、制御出力信号が忠実に復元されているか否かを表す信号を、制御入力信号を生成する電子制御装置に伝達する。電子制御装置は、両者の信号が仮に「不一致」、すなわち、制御出力信号が制御入力信号を忠実に復元できていない場合には、パワー半導体の駆動回路装置に何らかの不具合や外来ノイズ等によって正規の動作状態から逸脱していると判定する。

また、本発明の信号伝達回路装置は、制御入力信号が入力される信号入力端子と、制御入力信号を復元した制御出力信号が出力される信号出力端子とを備える信号伝達回路装置であって、制御入力信号に同期した送信パルス信号を生成する送信パルス生成回路と、送信パルス信号を後段に伝達する第１信号伝達回路と、第１信号伝達回路から出力された送信パルス信号を受信し、かつ、制御入力信号とほぼ等価な信号に復元する第１受信回路と、復元した信号を制御出力信号として出力する信号出力端子と、制御出力信号に同期した帰還パルス信号を生成する帰還パルス送信回路と、帰還パルス信号を後段に伝達する第２信号伝達回路と、制御入力信号および帰還パルス信号を受信し、かつ、これら両者の信号を比較する第２受信回路とを備えている。

また、本発明の別の信号伝達回路装置において、送信パルス生成回路は制御入力信号の立上りエッジおよび立下りエッジを検出して送信パルス信号を生成するエッジ検出器を備える。第１信号伝達回路はパルス信号が１次巻線に入力され、２次巻線から送信パルス信号とほぼ等価なパルス信号を出力するトランスを備える。第２受信回路は制御入力信号を復元した信号を出力するＤフリップフロップを備える。帰還パルス送信回路は制御出力信号に同期し、かつ、制御出力信号のハイの期間またはローの期間に連続パルスを有する帰還パルス信号を生成するパルス生成回路を備える。第２信号伝達回路は１次巻線に帰還パルス信号が出力され２次巻線から帰還パルス信号とほぼ等価なパルス信号が出力される帰還トランスを備える。

本発明のさらに別の信号伝達回路装置において、送信パルス生成回路は制御入力信号の立上りエッジを検出して第１送信パルス信号を生成する第１エッジ検出器と、制御入力信号の立下りエッジを検出して第２送信パルス信号を生成する第２エッジ検出器とを備える。第１信号伝達回路は第１送信パルス信号および第２送信パルス信号がそれぞれの１次巻線に各別に入力され、それぞれの２次巻線から第１送信パルス信号および第２送信パルス信号とほぼ等価なパルス信号が各別に出力される第１トランスおよび第２トランスとを備える。第１受信回路は第１トランスおよび第２トランスの各２次巻線から出力されたパルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップとを備える。ＲＳフリップフロップの出力は信号出力端子に出力される。帰還パルス送信回路は、制御出力信号に同期し、かつ、制御出力信号のハイの期間またはローの期間に連続パルスを有する帰還パルス信号を生成するパルス生成回路を備える。第２信号伝達回路は連続パルスが１次巻線に入力され２次巻線から連続パルスとほぼ等価な連続パルス信号が出力される帰還トランスを備えている。

本発明のさらに別の信号伝達回路装置において、送信パルス生成回路は制御入力信号の立上りエッジを検出して第１送信パルス信号を生成する第１エッジ検出器と、制御入力信号の立下りエッジを検出して第２送信パルス信号を生成する第２エッジ検出器を備える。第１信号伝達回路は第１送信パルス信号および第２送信パルス信号がそれぞれの１次巻線に各別に入力され、それぞれの２次巻線から第１送信パルス信号および第２送信パルス信号とほぼ等価なパルス信号が各別に出力される第１トランスおよび第２トランスとを備える。第１受信回路は第１トランスおよび第２トランスの各２次巻線から出力されたパルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップを備える。ＲＳフリップフロップの出力は信号出力端子に出力される。帰還パルス送信回路は、信号出力端子に出力された制御出力信号の立上りエッジを検出して第１帰還パルス信号を生成する第３エッジ検出器および制御出力信号の立下りエッジを検出して第２帰還パルス信号を生成する第４エッジ検出器とを備える。第２信号伝達回路は第1帰還パルス信号および第２帰還パルス信号がそれぞれの１次巻線に各別に入力され、２次巻線からは各別にパルス信号が出力される第１帰還トランスおよび第２帰還トランスを備える。第２受信回路は第１帰還トランスおよび第２帰還トランスの２次巻線から各別に出力されたパルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップを備える。

上記の各信号伝達回路装置は、自己診断機能を備え、かつ、自己診断機能の送信側と受信側は帰還トランスによって直流的に極めて高い抵抗をもって絶縁されているので送信側と受信側との間で生じ得る干渉を排除する。かつ、制御出力信号が制御入力信号を忠実に復元できていない場合には、パワー半導体の駆動回路装置に何らかの不具合や外来ノイズ等によって正規の動作状態から逸脱していると判定し、たとえば、信号伝達回路装置への電源電圧や信号の供給を停止させて、不具合を排除したり回避したりすることができる

本発明のさらに別の信号伝達回路装置において、第２受信回路は、エクスクルーシブＯＲ回路を備えている。

本発明のさらに別の信号伝達回路装置において、第２受信回路は、帰還パルス信号を制御入力信号とほぼ同じ形態、位置の信号に整形する波形整形回路を備えている。

本発明のさらに別の信号伝達回路装置において、各トランスの１次巻線と２次巻線は互いに別々の接地電位に接続されている。これによれば、送信側と受信側の直流的な絶縁度を高めるとともに、外部ノイズからの影響を排除して耐ノイズ特性を高めることができる。

本発明のパワー半導体の駆動回路装置および信号伝達回路装置は自己診断機能を備えているので、パワー半導体やモータに生じ得る不具合を事前に検知し、検知した信号に基づきパワー半導体および信号伝達回路装置の動作を安全領域に設定することができる。

（第１の実施の形態）
図１は第１の実施の形態にかかり、たとえばモータを駆動するパワー半導体の駆動回路装置を示す。パワー半導体の駆動回路装置３０は、電子制御装置３２、信号伝達回路装置３００、パワー半導体４０とを備える。電子制御装置３２は、たとえばハイブリッド自動車の制御機構との間で信号のやりとりを行って車全体の制御を行う。電子制御装置３２は、パワー半導体４０およびモータ５０を駆動するための制御入力信号Ｓｉｎを生成する。

電子制御装置３２で生成された制御入力信号Ｓｉｎは信号入力端子３１０を介して信号伝達回路装置３００に入力される。信号伝達回路装置３００は主経路３４および自己診断機能３８を備える。主経路３４は、送信パルス生成回路３２０、第１信号伝達回路３３０および第１受信回路３４０を備える。制御入力信号Ｓｉｎは主経路３４で信号処理された後、信号出力端子３５０を介してパワー半導体４０に入力される。パワー半導体４０はモータ５０を駆動する。

主経路３４は、第１信号伝達回路３３０を境にして、送信側と受信側とに分けることができる。第１信号伝達回路３３０は、送信側と受信側の両者の回路機能を兼ね備えている。

本発明にかかる信号伝達回路装置３００は、主経路３４の他に自己診断機能３８を兼ね備えている。自己診断機能３８は、帰還パルス送信回路３６０、第２信号伝達回路３７０および第２受信回路３８０を備える。自己診断機能３８には、制御入力信号Ｓｉｎが導出線３１２を介して、また、制御出力信号Ｓｏｕｔが導出線３５２を介してそれぞれ入力されている。導出線３５２を介して自己診断機能３８に入力された制御出力信号Ｓｏｕｔは、帰還パルス送信回路３６０、で所定のパルス信号に変換された後、第２信号伝達回路３７０を介して第２受信回路３８０に送信される。自己診断機能３８も主経路３４と同様に、第２信号伝達回路３７０を境にして送信側と受信側とに分けることができる。こうした分け方は後述の他の実施の形態にも適用することができる。

第２受信回路３８０は、制御出力信号Ｓｏｕｔが制御入力信号Ｓｉｎに対して“一致”しているか否か、または“不一致”であるか否かの信号比較を行う。両者の“一致”または“不一致”を表す信号は比較信号出力端子３９０に出力される。比較信号出力端子３９０に出力された信号は電子制御装置３２に伝達される。たとえば、両者の信号が“不一致”である旨の信号が電子制御装置３２に伝達された場合は、電子制御装置３２は、信号伝達回路装置３００を介してパワー半導体４０に生じ得る不具合を排除する。たとえば、パワー半導体４０の動作をオン状態からオフ状態に制御する。

ここで、信号伝達回路装置３００について詳述する。信号伝達回路装置３００は、たとえばハイブリッド車、電気自動車に搭載されるモータを駆動するための制御入力信号Ｓｉｎが入力される信号入力端子３１０を備える。送信パルス生成回路３２０は制御入力信号Ｓｉｎに同期した送信パルス信号Ｓｐを生成する。送信パルス信号Ｓｐは後段の第１信号伝達回路３３０に入力される。通常、第１信号伝達回路３３０での消費電力を低減させるために送信パルス信号Ｓｐのパルス幅は制御入力信号Ｓｉｎのそれよりも十分に小さく設定される。

第１信号伝達回路３３０の主回路にはその前段の送信パルス生成回路３２０と、その後段の第１受信回路３４０とを直流的に絶縁するためにアイソレータを用いる。アイソレータとしては一般的にフォトカプラやトランスを用いる。近年、アイソレータは、ＩＣチップ上にコイルを形成し、このコイルをトランスの1次巻線および２次巻線に適用したトランスが用いられてきている。第１の実施の形態ではアイソレータとしてフォトカプラおよびトランスのいずれにも適用することができる。

第１信号伝達回路３３０の出力側からは送信パルス信号Ｓｐとほぼ等価なパルス信号が出力され、そのパルス信号は第１受信回路３４０の入力側に伝達される。第１受信回路３４０の出力側には信号入力端子３１０に入力された制御入力信号Ｓｉｎが復元された制御出力信号Ｓｏｕｔが出力される。制御入力信号Ｓｉｎと同じ形態、位置に復元された制御出力信号Ｓｏｕｔは信号出力端子３５０に出力される。送信パルス生成回路３２０、第１信号伝達回路３３０および第１受信回路３４０によって主経路３４が構成されている。この種の信号伝達回路装置において主経路３４は従前よく知られている。

本発明の１つの特徴は、主経路３４に加えて自己診断機能３８を設けることにある。自己診断機能３８は、帰還パルス送信回路３６０、第２信号伝達回路３７０および第２受信回路３８０によって構成される。自己診断機能３８の入力信号は信号出力端子３５０に出力された制御出力信号Ｓｏｕｔであり、導出線３５２を介して帰還パルス送信回路３６０の入力側に入力される。

主経路３４および自己診断機能３８はそれぞれ第１信号伝達回路３３０および第２信号伝達回路３７０を境界にしてそれぞれ「送信側」と「受信側」とに分けることができる。なお、こうした分け方は後述の他の実施の形態においても同様であるが、図面が煩雑になるので、他の実施の形態にかかる図面ではこうした「送信側」、「受信側」なる表示は割愛している。

信号出力端子３５０の後段には、炭化珪素（ＳｉＣ）半導体素子、ＩＧＢＴ、ＭＯＳＦＥＴ等いわゆるパワー半導体が接続される。制御出力信号Ｓｏｕｔはこれらパワー半導体の駆動信号として用いられる。

本発明において、自己診断機能とは、制御入力信号Ｓｉｎと制御出力信号Ｓｏｕｔとを比較して両者の信号の相違を検出し、信号伝達の良否を判定することである。自己診断機能は、信号の送信時、受信時には外部ノイズの到来の有無を含め信号授受の状態を検出、監視することはもちろんのこと、送信時、受信時以外の場合には信号伝達回路装置３００そのものに不具合が生じているか否かを検出し、診断することができる。

制御出力信号Ｓｏｕｔは導出線３５２を介して帰還パルス送信回路３６０に入力される。帰還パルス送信回路３６０は制御出力信号Ｓｏｕｔに同期した帰還パルス信号Ｓｆを生成する。帰還パルス信号Ｓｆは第２信号伝達回路３７０を介して第２受信回路３８０に帰還される。第２受信回路３８０では制御入力信号Ｓｉｎと第２信号伝達回路３７０から出力された帰還パルス信号を受信するとともに両者の信号を比較して、制御出力信号Ｓｏｕｔが制御入力信号Ｓｉｎを忠実に復元しているか否かを検出、監視する。

自己診断機能３８を構成するにあたり留意すべきことは、第２信号伝達回路３７０の主回路には、第１信号伝達回路３３０のそれと同じものを用いることである。すなわち、第１信号伝達回路３３０の主回路をフォトカプラで構成した場合には第２信号伝達回路３７０の主回路もフォトカプラで構成する。

第１信号伝達回路３３０の主回路にトランスを用いた場合には第２信号伝達回路３７０の主回路にも同様にトランスを用いる。制御入力信号Ｓｉｎまたはこれと等価な信号は導出線３１２を介して第２受信回路３８０に入力される。第２信号伝達回路３７０から出力された帰還パルス信号Ｓｆは、後述の波形整形回路等により、制御入力信号Ｓｉｎとほぼ等価な矩形波信号に波形整形された後、第２受信回路３８０において、制御入力信号Ｓｉｎと比較され、一致または不一致を表す信号が比較信号出力端子３９０に導出される。本発明においては、たとえば両者の信号が一致および不一致の場合には、比較信号出力端子３９０にそれぞれローレベルおよびハイレベルの信号が出力される。もちろん、これらの信号の極性は逆転させてもよい。

比較信号出力端子３９０に出力された“一致”または“不一致”を表す信号は電子制御装置３２に伝達される。電子制御装置３２はその信号に基づき信号伝達回路装置３００を介してたとえばパワー半導体４０の動作をオン状態からオフ状態に切り換える。

本発明にかかる信号伝達回路装置３００は約５Ｖの電源電圧で作動する。このことは後述の他の実施の形態でも同じである。

パワー半導体４０には、たとえば炭化珪素（ＳｉＣ）半導体素子、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられ、パワー半導体４０によって、たとえばハイブリッド自動車に搭載されるモータ５０を駆動する。

（第２の実施の形態）
図２は第２の実施の形態にかかる信号伝達回路装置であり、図１と同じ箇所には同じ符号を用いた。図２は図１の一部を具体的な回路で示したものである。

図２に示す信号伝達回路装置３００は信号入力端子３１０を備え、送信パルス生成回路３２０の主回路はエッジ検出器３２２で構成している。エッジ検出器３２２は、制御入力信号Ｓｉｎの立上りエッジｔｒだけではなく、その立下りエッジｔｆも検出するものである。通常、エッジ検出器３２２は後段の第１信号伝達回路３３０での消費電力を低減させるために送信パルス信号Ｓｐのパルス幅は制御入力信号Ｓｉｎのそれよりも小さく設定される。

第１信号伝達回路３３０の主回路はトランス３３１である。トランス３３１の1次巻線３３１ａおよび２次巻線３３１ｂはＩＣチップ上に形成することができる。1次巻線３３１ａおよび２次巻線３３１ｂは同一ＩＣチップ上に絶縁膜を介して多層配線で形成することができる。絶縁膜は１次巻線と２次巻線との間を直流的に絶縁させる機能を有する。第１信号伝達回路３３０には主回路のトランス３３１の他に信号の遅延時間が許容できる範囲で図示しないバッファや増幅器を設けてもよいが、信号に遅延が生じることに配慮しなければならない。ＩＣチップ上に1次巻線および２次巻線を形成するという技術的思想は上記特許文献２にも示唆されている。

トランス３３１の１次巻線３３１ａの一端には送信パルス信号Ｓｐが入力され、その他端は第１の接地電位ＧＮＤ Ａに接続されている。２次巻線３３１ｂの一端は後段のＤフリップフロップ３４２の入力端子ＣＬに接続され、その他端は第２の接地電位ＧＮＤ Ｂに接続されている。Ｄフリップフロップ３４２は第１受信回路３４０の主回路を構成している。Ｄフリップフロップ３４２の入力端子ＣＬに送信パルス信号Ｓｐとほぼ等価なパルス信号が入力されると、その出力端子Ｑには制御入力信号Ｓｉｎを復元した制御出力信号Ｓｏｕｔが出力され信号出力端子３５０に出力される。第１受信回路３４０にはＤフリップフロップ３４２の他に図示しない波形整形回路や増幅器等を設けてもよい。

第１の接地電位ＧＮＤ Ａと第２の接地電位ＧＮＤ Ｂは互いに直流的に絶縁されている。こうした構成によって、送信側と受信側すなわち送信パルス生成回路３２０と第１受信回路３４０との間を十分に高い抵抗と高い耐圧をもって絶縁することができる。たとえば、両者の間は数ＧΩ以上の抵抗と数百Ｖ以上の耐圧をもって絶縁することができる。なお、後述の各実施の形態で述べる各トランスについても同じことが言える。

帰還パルス送信回路３６０の主回路であるパルス生成回路３６２には導出線３５２を介して制御出力信号Ｓｏｕｔが入力される。パルス生成回路３６２は制御出力信号Ｓｏｕｔに同期した帰還パルス信号Ｓｆを生成する。パルス生成回路３６２で生成する帰還パルス信号Ｓｆのタイミングや周波数は、後段の帰還トランス３７２の消費電力の低減化が図れること、および第２受信回路３８０で制御入力信号Ｓｉｎとの比較が容易になるように決めるとよい。

第２の実施の形態では、帰還パルス信号Ｓｆのタイミングは、たとえば制御出力信号Ｓｏｕｔがハイの期間またはローの期間に連続パルスを有するように設定されている。また、制御出力信号Ｓｏｕｔがローの期間に限って生成させるようにしてもよいが、後段の第２受信回路３８０での信号比較の利便性に配慮しなければならない。信号比較の利便性を度外視するならば、少なくとも制御出力信号Ｓｏｕｔのハイおよびローの少なくともいずれか一方の期間に帰還パルス信号Ｓｆを生成させればよい。

パルス生成回路３６２は、たとえば矩形波信号（連続パルス信号）を生成する発振器と、この発振器から生成された発振パルス信号と、制御出力信号Ｓｏｕｔとの論理積をとるための論理積回路で構成することができる。

第２信号伝達回路３７０には帰還トランス３７２の他に図示しないバッファや増幅器等を設けてもよい。送信パルス生成回路３２０、第１信号伝達回路３３０、第１受信回路３４０で構成される主経路３４は、信号伝達時の信号遅延はできる限り小さく抑えなければならない。なぜならば、主経路３４で処理される信号は直接パワー半導体の駆動回路に用いられるからである。これに対して、帰還パルス送信回路３６０、第２信号伝達回路３７０および第２受信回路３８０で構成される自己診断機能３８にはある程度の信号遅延は許容することができる。なぜならば、自己診断機能３８はいわゆる自己診断するための信号処理機能であって、直接パワー半導体の駆動には用いないからである。

第２受信回路３８０の主回路は入出力信号比較回路３８２で構成する。入出力信号比較回路３８２にはエクスクルーシブＯＲ回路の他に波形整形回路を設けることができる。入出力信号比較回路３８２の第１入力端子３８２ａおよび第２入力端子３８２ｂには、それぞれ制御入力信号Ｓｉｎおよび帰還パルス信号Ｓｆが入力される。第２受信回路３８０には入出力信号比較回路３８２の他にたとえば、バッファ、増幅器、位相遅延回路および各種の論理回路等を設けてもよい。

入出力信号比較回路３８２に設ける波形整形回路は、たとえばスイッチングトランジスタ、電流源、キャパシタ、インバータおよびコンパレータ等を用いて比較的容易に構成することができる。波形整形回路は帰還トランス３７２の２次巻線３７２ｂに出力された帰還パルス信号Ｓｆを制御入力信号Ｓｉｎとほぼ等価な矩形波信号に整形するものである。帰還パルス信号Ｓｆは矩形波信号に整形され後、入出力信号比較回路３８２において、制御入力信号Ｓｉｎに一致しているか否か（不一致）について比較される。両者の信号が比較され、一致または不一致を表す信号は比較信号出力端子３９０に導出される。

比較信号出力端子３９０に導出された“一致”または“不一致”を表す信号は、導出線３１４を介して電子制御装置３２に伝達される。電子制御装置３２はその信号に基づき信号伝達回路装置３００を制御することができる。

図３は図２に示す第２の実施の形態にかかる各部の信号を示すタイミングチャートである。なお、図３（ａ）、（ｂ）、（ｃ１）、（ｄ１）、（ｅ１）、（ｆ１）および（ｇ１）は、制御出力信号Ｓｏｕｔが制御入力信号Ｓｉｎを忠実に復元している場合、すなわち、両者の信号が“一致”している場合の信号を模式的に示したものである。また、図３（ａ）、（ｂ）、（ｃ２）、（ｄ２）、（ｅ２）、（ｆ２）および（ｇ２）は両者の信号が“不一致”である期間が存在する場合を模式的に示している。なお、この種の信号の送受信においては、信号形態や信号位置に何らかの変化や位相遅延が生じるが、本明細書、本図面においてはこうしたことを無視しているので理解されたい。

図３（ａ）で示す制御入力信号Ｓｉｎは、信号入力端子３１０に入力される。制御入力信号Ｓｉｎはたとえばパワー半導体やモータの駆動信号として信号処理される。作図の都合上、制御入力信号Ｓｉｎはたとえばハイ、ローの期間のそれぞれのパルス幅は２５μｓと等しくデューティ比が５０％の信号を示している。パワー半導体やモータを駆動する駆動信号がパルス幅変調（ＰＷＭ）されている場合には、制御入力信号Ｓｉｎは時間の経過とともにデューティ比は変化する。

図３（ｂ）で示す送信パルス信号Ｓｐは、エッジ検出器３２２から出力される。送信パルス信号Ｓｐはトランス３３１の1次巻線３３１ａに入力される。２次巻線３３１ｂからは送信パルス信号Ｓｐとほぼ等価なパルス信号が出力される。送信パルス信号Ｓｐのパルス幅はたとえば０．１μｓに設定されており制御入力信号Ｓｉｎのパルス幅２５μｓに比べて十分に小さい。

図３（ｃ１）で示す制御出力信号Ｓｏｕｔ１は、Ｄフリップフロップ３４２の出力端子Ｑに出力されるとともに信号出力端子３５０に出力される。Ｄフリップフロップ３４２はその入力端子ＣＬに入力された信号を制御入力信号Ｓｉｎに復元させるために用いる。なお、制御出力信号Ｓｏｕｔ１は正確には制御入力信号Ｓｉｎとは信号形態および信号位置は異なるが作図および説明の都合上、制御入力信号Ｓｉｎと制御出力信号Ｓｏｕｔ１は等価なものとして示している。なお、信号出力端子３５０の後段にはこの種の信号伝達回路装置で駆動されるパワー半導体が接続されている。

図３（ｄ１）で示す帰還パルス信号Ｓｆは、制御出力信号Ｓｏｕｔ１が制御入力信号Ｓｉｎに一致している場合に、パルス生成回路３６２で生成されたものを示す。すなわち図３（ｄ１）で示す帰還パルス信号Ｓｆは制御出力信号Ｓｏｕｔ１に同期し、かつ、制御出力信号Ｓｏｕｔ１のハイの期間またはローの期間に連続パルスを有するタイミングで設定されている。もちろん、制御出力信号Ｓｏｕｔ１がローの期間に限って生成させるようにしてもよい。いずれにしても、後段の第２信号伝達回路３７０の消費電力および第２受信回路３８０の回路構成によって決めることができる。また、帰還パルス信号Ｓｆのパルス幅およびその周波数ｆは、たとえば、それぞれ０．１μｓおよびｆ＝２ＭＨｚに設定することができる。また、帰還パルス信号Ｓｆのデューティ比はたとえば２０％に設定する。もちろんこうした大きさは限定されるものではなく、後段の帰還トランス３７２の消費電力および入出力信号比較回路３８２等の回路機能および回路構成によって決めるとよい。なお、帰還パルス信号Ｓｆは帰還トランス３７２の１次巻線３７２ａおよび２次巻線３７２ｂに伝達される。

図３（ｅ１）で示す第１の整形パルス信号Ｐｓ１１は、図３（ｄ１）で示す帰還パルス信号Ｓｆを第２受信回路３８０の主回路である入出力比較回路３８２に設けた第１のパルス整形回路で波形整形して生成されている。さらに第１の整形パルス信号Ｐｓ１１は、基準電位Ｖｒｅｆに沿って波形整形され、後述の第２の整形パルス信号Ｐｓ１２が生成される。入出力比較回路３８２の具体的な回路構成は後述する。

図３（ｆ１）で示す第２の整形パルス信号Ｐｓ１２は、図３（ｅ１）で示す第１の整形パルス信号Ｐｓ１１を、入出力比較回路３８２に設けた第２のパルス整形回路で波形整形して生成される。第２の整形パルス信号Ｐｓ１２は、後述の入出力比較回路３８２に設けたエクスクルーシブＯＲ回路の第２入力端子に入力される。その第１入力端子には制御入力信号Ｓｉｎが入力される。

図３（ｇ１）で示す比較回路出力Ｓｒｅｆ１は、入出力信号比較回路３８２に構成されたエクスクルーシブＯＲ回路の出力がローレベルであったことを示す。エクスクルーシブＯＲ回路の第１入力端子および第２入力端子に、それぞれ図３（ａ）で示す制御入力信号Ｓｉｎおよび図３（ｆ１）で示す第２の整形パルス信号Ｐｓ１２が入力されるならば、その出力にはローレベルが出力される。すなわち、図３（ｇ１）は制御出力信号Ｓｏｕｔ１が制御入力信号Ｓｉｎを忠実に復元した状態、すなわち、両者の信号が“一致”している動作状態を示す。なお、エクスクルーシブＯＲ回路の出力の次段にインバータを設けて、出力される信号の極性を反転させてもよい。

次に両者の信号が“不一致”である場合を説明する。図３（ａ）、（ｂ）、（ｃ２）、（ｄ２）、（ｅ２）、（ｆ２）および（ｇ２）は制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎを忠実に復元していない、すなわち両者の信号が“不一致”の状態に置かれた場合の各部の信号を模式的に示したものである。なお、通常両者の信号が“不一致”である期間が存在する場合には、上記第１の実施の形態で述べたように、電子制御装置３２によって、信号伝達回路装置３００は何らかの制御を受ける。なお、図３（ａ）および（ｂ）は両者の信号が“一致”の場合も“不一致”の場合も同じであるのでここでの説明は割愛する。

図３（ｃ２）で示す制御出力信号Ｓｏｕｔ２は制御入力信号Ｓｉｎを忠実に復元せずに信号出力端子３５０に出力されたものを模式的に示す。すなわち、制御出力信号Ｓｏｕｔ２は、忠実に復元されるべき正常な状態よりもパルス幅ｔ１だけ大きくなったものを示した。なお、両者の信号が“一致”していると判定される場合であっても信号出力端子３５０に出力される制御出力信号は、制御入力信号Ｓｉｎよりも位相が遅れ、かつ、信号の形態も少し異なるのが一般的である。しかし、図３（ｃ２）に示す制御出力信号Ｓｏｕｔ２は、もはや、こうした許容範囲を大きく逸脱しており、両者の信号は“不一致”であるとみなしている。なお、両者の信号が不一致と判定されるべき制御出力信号Ｓｏｕｔ２の信号形態は、図３（ｃ２）に示したものに限らない。

図３（ｄ２）で示す帰還パルス信号Ｓｆはパルス生成回路３６２で生成され、帰還トランス３７２の１次巻線３７２ａおよび２次巻線３７２ｂに出力されたものを示す。帰還パルス信号Ｓｆは、図３（ｃ２）に示す制御入力信号Ｓｉｎのハイの期間には存在はするが、制御入力信号Ｓｉｎのハイの期間だけではなく、ローの期間までまたがって存在したものとして示した。こうした状態は、両者の信号は“不一致”であると判定すべきものである。

図３（ｅ２）で示す第１の整形パルス信号Ｐｓ２１は、図３（ｄ２）で示す帰還パルス信号Ｓｆを第２受信回路３８０の主回路である入出力信号比較回路３８２に設けた第１のパルス整形回路で波形整形して生成される。さらに第１の整形パルス信号Ｐｓ２１は基準電位Ｖｒｅｆに沿って波形整形され、後述の第２の整形パルス信号Ｐｓ２２が生成される。

図３（ｆ２）で示す第２の整形パルス信号Ｐｓ２２は、図３（ｅ）で示す第１の整形パルス信号Ｐｓ２１を入出力比較回路３８２に設けた第２のパルス整形回路で波形整形して生成される。

図３（ｇ２）で示す比較回路出力Ｓｒｅｆ２は、入出力信号比較回路３８２に構成されたエクスクルーシブＯＲ回路の出力、すなわち、比較信号出力端子３９０にハイレベルが出力されたものを示している。すなわち、制御出力信号Ｓｏｕｔ２は制御入力信号Ｓｉｎを忠実に復元していなく、両者の信号は“不一致”である判定されるべき信号として処理される。なお、エクスクルーシブＯＲ回路の出力の次段にインバータを設けて出力される信号の極性を反転させてもよい。エクスクルーシブＯＲ回路の第１入力端子および第２入力端子に、それぞれ図３（ａ）で示す制御入力信号Ｓｉｎおよび図３（ｆ２）で示す第２の整形パルス信号Ｐｓ２２が入力された場合、その出力には、期間ｔ１がハイレベルの“不一致”を表す信号が出力される。もちろん、図３（ｇ２）に示す比較回路出力Ｓｒｅｆ２の極性は反転させてもよい。

（第３の実施の形態）
図４は第３の実施の形態にかかる信号伝達回路装置である。図１および図２と同じ箇所には同じ符号を用いた。上記第２の実施の形態は主経路３４および自己診断機能３８それぞれに１つのトランスを用いたものを示した。第３の実施の形態は主経路３４にトランス２つ用い、自己診断機能３８の信号経路にはトランス１つ用いたものを示す。

図４に示す信号伝達回路装置３００は信号入力端子３１０が備えられ、送信パルス生成回路３２０は第１エッジ検出器３２４、インバータ３２６および第２エッジ検出器３２８を備える。第１エッジ検出器３２４および第２エッジ検出器３２８は送信パルス生成回路３２０の主回路を構成する。送信パルス生成回路３２０は２つのエッジ検出器の他に図示しないバッファ、増幅器等を設けてもよい。

第１エッジ検出器３２４は制御入力信号Ｓｉｎの立上りエッジを検出して第１送信パルス信号Ｓｐ１を生成する。また、制御入力信号Ｓｉｎはインバータ３２６で極性が反転され第２エッジ検出器３２８に入力される。これにより第２エッジ検出器３２８の出力には制御入力信号Ｓｉｎの立下りエッジが検出された第２送信パルス信号Ｓｐ２が生成される。

第１信号伝達回路３３０は第１トランス３３２および第２トランス３３５を主回路としている。第１信号伝達回路３３０には図示しないがバッファ、増幅器を設けてもよい。第１トランス３３２の１次巻線３３２ａの一端には第１送信パルス信号Ｓｐ１が入力され、その他端は第１の接地電位（ＧＮＤ Ａ）に接続されている。第１トランスの２次巻線３３２ｂの一端は後述のＲＳフリップフロップ３４４のセット端子Ｓに接続され、その他端は第２の接地電位（ＧＮＤ Ｂ）に接続されている。第１トランス３３２の２次巻線３３２ｂには第１送信パルス信号Ｓｐ１とほぼ等価なパルス信号が出力される。第１トランス３３２の１次巻線３３２ａと２次巻線３３２ｂは互いに別々の接地電位に接続されているので直流的に十分に絶縁された状態を保っている。

第１受信回路３４０の主回路はＲＳフリップフロップ３４４で構成されている。第１受信回路３４０にはＲＳフリップフロップ３４４の他にたとえばバッファ、増幅器を設けてもよいが追加する段数が多くなればなるほど信号の遅延に配慮しなければならない。ＲＳフリップフロップ３４４のセット端子Ｓおよびリセット端子Ｒにはそれぞれ第１送信パルスＳｐ１、第２送信パルスＳｐ２とほぼ等価な送信パルス信号が各別に入力されている。上記のように、第１送信パルス信号Ｓｐ１および第２送信パルス信号Ｓｐ２はそれぞれ制御入力信号Ｓｉｎの立上りエッジ、立下りエッジを検出して生成されたパルス信号である。したがってＲＳフリップフロップ３４４の出力端子Ｑには制御入力信号Ｓｉｎを復元した制御出力信号Ｓｏｕｔが出力される。制御出力信号Ｓｏｕｔは信号出力端子３５０に出力される。信号出力端子３５０の後段には前にも述べたが、炭化珪素（ＳｉＣ）半導体素子、ＩＧＢＴ、ＭＯＳＦＥＴ等いわゆるパワー半導体が接続される。

帰還パルス送信回路３６０はパルス生成回路３６２を主回路として構成されている。パルス生成回路３６２には導出線３５２を介して制御出力信号Ｓｏｕｔが入力される。帰還パルス送信回路３６０にはパルス生成回路３６２の他にバッファおよび増幅器等を備えてもよい。パルス生成回路３６２は制御出力信号Ｓｏｕｔに同期した帰還パルス信号Ｓｆを生成する。制御出力信号Ｓｏｕｔは制御入力信号Ｓｉｎを復元したものであるから帰還パルス信号Ｓｆは当然のことながら制御入力信号Ｓｉｎにも同期していることになる。

パルス生成回路３６２は、たとえば矩形波信号（連続パルス信号）を生成する発振器と、この発振器から生成された発振パルス信号と、制御出力信号Ｓｏｕｔとの論理積をとるための論理積回路で構成することができる。

第２信号伝達回路３７０には帰還トランス３７２の他に図示しないバッファや増幅器等を設けてもよい。送信パルス生成回路３２０、第１信号伝達回路３３０、第１受信回路３４０で構成される主経路３４は、信号伝達時の信号遅延はできる限り小さく抑えなければならない。なぜならば、主経路３４で処理される信号は直接パワー半導体の駆動回路に用いられるからである。これに対して、帰還パルス送信回路３６０、第２信号伝達回路３７０および第２受信回路３８０で構成される自己診断機能３８にはある程度の信号遅延は許容することができる。なぜならば、自己診断機能３８はいわゆる自己診断するための信号処理機能であって、直接パワー半導体の駆動には用いられないからである。

第２受信回路３８０の主回路は入出力信号比較回路３８２で構成する。入出力信号比較回路３８２にはエクスクルーシブＯＲ回路の他に波形整形回路を設けることができる。入出力信号比較回路３８２の第１入力端子３８２ａおよび第２入力端子３８２ｂには、制御入力信号Ｓｉｎおよび帰還パルス信号Ｓｆがそれぞれ入力される。入出力信号比較回路３８２の出力端子３８２ｃには制御入力信号Ｓｉｎと帰還パルス信号Ｓｆを波形整形した後の矩形波信号とを比較し、比較した後の両者の信号の一致、または不一致を表す信号が出力される。出力端子３８２ｃは比較信号出力端子３９０に接続されている。なお、第２受信回路３８０には入出力信号比較回路３８２の他にたとえば、バッファ、増幅器、位相遅延回路および各種の論理回路を設けてもよい。

入出力信号比較回路３８２に構成される波形整形回路は、たとえばスイッチングトランジスタ、電流源、キャパシタ、インバータおよびコンパレータ等を用いて比較的容易に構成することができる。波形整形回路は帰還トランス３７２の２次巻線３７２ｂに出力された帰還パルス信号Ｓｆを制御入力信号Ｓｉｎとほぼ等価な矩形波信号に整形する。帰還パルス信号Ｓｆは矩形波信号に整形され後、入出力信号比較回路３８２において、制御入力信号Ｓｉｎに一致しているか否か（不一致）について比較される。両者の信号が比較され、一致または不一致を表す信号は比較信号出力端子３９０に導出される。

比較信号出力端子３９０に出力された“一致”または“不一致”を表す信号は、導出線３１４を介して電子制御装置３２に伝達される。電子制御装置３２はその信号に基づき信号伝達回路装置３００を制御することができる。

帰還パルス信号Ｓｆが帰還トランス３７２の1次巻線３７２ａに入力されると、２次巻線３７２ｂにはそれとほぼ等価な帰還パルス信号が出力される。その帰還パルス信号は入出力信号比較回路３８２の第２入力端子３８２ｂに入力される。第１入力端子３８２ａには制御入力信号Ｓｉｎとほぼ等価な信号が導出線３１２を介して入力される。

図５は図４に示す本発明の第３の実施の形態にかかる各部のパルス信号を示すタイミングチャートである。なお、図５（ａ）、（ｂ１１）、（ｂ１２）、（ｃ１）、（ｄ１）、（ｅ１）（ｆ１）および（ｇ１）は、制御出力信号Ｓｏｕｔが制御入力信号Ｓｉｎを忠実に復元している場合、すなわち、両者の信号が“一致”している場合の信号を模式的に示したものである。また、図５（ａ）、（ｂ１１）、（ｂ１２）、（ｃ２）、（ｄ２）、（ｅ２）（ｆ２）および（ｇ２）は両者の信号において、“不一致”である期間が存在する場合を模式的に示している。なお、図５（ａ）、（ｂ１１）、（ｂ１２）は“一致”または“不一致”にかかわらず共通して用いる。なお、図５に示す信号波形は図３に示したものと基本的には同じである。

図５（ａ）で示す制御入力信号Ｓｉｎは信号入力端子３１０に入力される。制御入力信号Ｓｉｎはたとえば、パワー半導体やモータの駆動信号として用いられる。制御入力信号Ｓｉｎのハイ、ローそれぞれの期間は２５μｓのデューティ比が５０％の信号である。モータの駆動信号がパルス幅変調（ＰＷＭ）されている場合は、デューティ比は時間の経過とともに変化する。

図５（ｂ１１）で示す第１送信パルス信号Ｓｐ１は、第１エッジ検出器３２４から出力されるとともに第１トランス３３２の１次巻線３３２ａに入力される。第１トランス３３２の２次巻線３３２ｂには第１送信パルス信号Ｓｐ１とほぼ等価なパルス信号が出力される。第１送信パルス信号Ｓｐ１のパルス幅はたとえば０．１μｓに設定されており、制御入力信号Ｓｉｎのパルス幅２５μｓに比べて十分に小さい。

図５（ｂ１２）で示す第２送信パルス信号Ｓｐ２は、第２エッジ検出器３２８から出力されるとともに第２トランス３３５の１次巻線３３５ａに入力される。第２トランス３３５の２次巻線３３５ｂには第２送信パルス信号Ｓｐ２とほぼ等価なパルス信号が出力される。第２送信パルス信号Ｓｐ２のパルス幅は第１送信パルスＳｐ１と同じで０．１μｓに設定されている。

第１送信パルス信号Ｓｐ１および第２送信パルス信号Ｓｐ２とほぼ等価なパルス信号はＲＳフリップフロップ３４４のセット端子Ｓおよびリセット端子Ｒに各別に入力される。

図５（ｃ１）で示す制御出力信号Ｓｏｕｔ１は、ＲＳフリップフロップ３４４の出力端子Ｑから出力された後、信号出力端子３５０に導出される。ＲＳフリップフロップ３４４は、制御出力信号Ｓｏｕｔ１を制御入力信号Ｓｉｎに復元するために設けている。

制御出力信号Ｓｏｕｔ１は導出線３５２を介して帰還パルス送信回路３６０の主回路であるパルス生成回路３６２に入力される。パルス生成回路３６２は制御出力信号Ｓｏｕｔ１に同期した帰還パルス信号Ｓｆを生成する。パルス生成回路３６２で生成する帰還パルス信号Ｓｆのタイミングや周波数は、後段の第２信号伝達回路３７０の主回路である帰還トランス３７２の消費電力の低減化が図れること、および第２受信回路３８０の回路構成等を考慮して決める。パルス生成回路３６２で生成された帰還パルス信号Ｓｆは帰還トランス３７２の1次巻線３７２ａに入力される。

図５（ｄ１）で示す帰還パルス信号Ｓｆのタイミングは、制御出力信号Ｓｏｕｔ１に同期し、かつ、制御出力信号Ｓｏｕｔのハイの期間に連続パルスを有するように設定されている。もちろん、制御出力信号Ｓｏｕｔがローの期間に限って生成させるようにしてもよい。いずれにしても後段の第２信号伝達回路３７０の消費電力および第２受信回路３８０の回路構成によって決めることができる。また、帰還パルス信号Ｓｆのパルス幅およびその周波数ｆはそれぞれ０．１μｓおよびｆ＝２ＭＨｚに設定することができる。また、帰還パルス信号Ｓｆのデューティ比はたとえば２０％に設定する。もちろんこうした大きさや周波数は限定されるものではなく、後段の帰還トランス３７２の消費電力および入出力信号比較回路３８２等の回路機能および回路構成によって決めるとよい。

図５（ｄ１）で示す帰還パルス信号Ｓｆが帰還トランス３７２の1次巻線３７２ａに入力されると、２次巻線３７２ｂを介してほぼ等価なパルス信号が入出力信号比較回路３８２の第２入力端子３８２ｂに入力される。入出力信号比較回路３８２の第１入力端子３８２ａには制御入力信号Ｓｉｎまたはそれと等価な信号が導出線３１２を介して入力される。

図５（ｅ１）で示す第１の整形パルス信号Ｐｓ１１は、図５（ｄ１）で示す帰還パルス信号Ｓｆを第２受信回路３８０の主回路である入出力比較回路３８２に設けた第１のパルス整形回路で波形整形して生成される。さらに第１の整形パルス信号Ｐｓ１１は基準電位Ｖｒｅｆに沿って波形整形され、後述の第２の整形パルス信号Ｐｓ１２が生成される。入出力比較回路３８２の具体的な回路構成については後述する。

図５（ｆ１）で示す第２の整形パルス信号Ｐｓ１２は、図５（ｅ１）で示す第１の整形パルス信号Ｐｓ１１を、入出力比較回路３８２に設けた第２のパルス整形回路で波形整形して生成される。第２の整形パルス信号Ｐｓ１２は、後述の入出力比較回路３８２に設けたエクスクルーシブＯＲ回路の第２入力端子に入力される。その第１入力端子には制御入力信号Ｓｉｎが入力される。

図５（ｇ１）で示す比較回路出力Ｓｒｅｆ１は、入出力信号比較回路３８２に構成されたエクスクルーシブＯＲ回路の出力がローレベルであったことを示す。エクスクルーシブＯＲ回路の出力は比較信号出力端子３９０に導出される。なお、エクスクルーシブＯＲ回路の出力の次段にインバータを設けて信号の極性を反転させてもよい。エクスクルーシブＯＲ回路の第１入力端子および第２入力端子にそれぞれ図５（ａ）で示す制御入力信号Ｓｉｎおよび図５（ｆ１）で示す第２の整形パルス信号Ｐｓ１２が入力されると、その出力にはローレベルが出力される。もちろん、比較回路出力Ｓｒｅｆ１がハイレベルで出力されるようにしてもよい。図５（ｇ１）は制御出力信号Ｓｏｕｔ１が制御入力信号Ｓｉｎを忠実に復元した状態、すなわち、両者の信号が“一致”している動作状態を示す。

次に両者の信号が“不一致”である場合を説明する。図５（ａ）、（ｂ１１）、（ｂ１２）、（ｃ１）、（ｄ２）、（ｅ２）、（ｆ２）および（ｇ２）は制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎを忠実に復元していない、すなわち両者の信号が“不一致”の状態に置かれた場合の各部の信号を模式的に示したものである。通常、両者の信号が“不一致”である場合には、上記第２の実施の形態で述べたように、電子制御装置３２によって、信号伝達回路装置３００は何らかの制御を受けるように設定される。なお、図５（ａ）、（ｂ１１）および（ｂ１２）は両者の信号が“一致”の場合も“不一致”の場合も同じであるので説明は割愛する。

図５（ｃ２）で示す制御出力信号Ｓｏｕｔ２は制御入力信号Ｓｉｎが忠実に復元されずに信号出力端子３５０に出力されたものを示す。すなわち、制御出力信号Ｓｏｕｔ２は、忠実に復元される正常な状態よりもパルス幅ｔ１だけ大きくなったものとして示している。
こうした状態は、両者の信号は“不一致”であるとみなされる。なお、両者の信号が“一致”していると判定する場合であっても、制御出力信号は制御入力信号Ｓｉｎよりも位相が遅れ、かつ、信号の形態も少し異なるのが一般的である。しかし、図５（ｃ２）に示す制御出力信号Ｓｏｕｔ２は、もはやこうした許容範囲を逸脱しており、両者の信号は“不一致”として判定される。

図５（ｄ２）で示す帰還パルス信号Ｓｆはパルス生成回路３６２で生成され、帰還トランス３７２の１次巻線３７２ａおよび２次巻線３７２ｂに出力されたものを示す。帰還パルス信号Ｓｆは、図５（ｃ２）に示す制御出力信号Ｓｏｕｔ２のハイの期間には存在している。しかし、制御入力信号Ｓｉｎのハイの期間だけではなく、そのローの期間までまたがって存在していることが分かる。こうした状態は、両者の信号は“不一致”であると判定されるべきものである。

図５（ｅ２）で示す第１の整形パルス信号Ｐｓ２１は、図５（ｄ２）で示す帰還パルス信号Ｓｆを第２受信回路３８０の主回路である入出力信号比較回路３８２に設けた第１のパルス整形回路で波形整形して生成される。さらに第１の整形パルス信号Ｐｓ２１は基準電位Ｖｒｅｆと比較され、後述のコンパレータ等によって第２の整形パルス信号Ｐｓ２２に生成される。

図５（ｆ２）で示す第２の整形パルス信号Ｐｓ２２は、図５（ｅ）で示す第１の整形パルス信号Ｐｓ２１を入出力比較回路３８２に設けた第２のパルス整形回路で波形整形して生成される。

図５（ｇ２）で示す比較回路出力Ｓｒｅｆ２は、入出力信号比較回路３８２に構成されたエクスクルーシブＯＲ回路の出力、すなわち、比較信号出力端子３９０にハイレベルが出力されたものを示す。なお、エクスクルーシブＯＲ回路の出力の次段にインバータを設けて信号の極性を反転させてもよい。図５（ｇ２）は、制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎを忠実に復元していなく、両者の信号は“不一致”である判定されるべき信号として出力されている。エクスクルーシブＯＲ回路の第１入力端子および第２入力端子に、それぞれ図５（ａ）で示す制御入力信号Ｓｉｎおよび図５（ｆ２）で示す第２の整形パルス信号Ｐｓ２２が入力されると、その出力には、期間ｔ１がハイレベルの“不一致”を表す信号が出力されることになる。なお、図５（ｇ２）に示す出力は極性が反転されていてもよい。

（第４の実施の形態）
図６は第４の実施の形態にかかる信号伝達回路装置である。図１、図２および図４と同じ箇所には同じ符号を用いた。上記第３の実施の形態は主経路３４にトランス２つ用い、自己診断機能３８にはトランスを１つ用いた。第４の実施の形態は、主経路３４および自己診断機能３８それぞれに２つのトランスを用いることを特徴とする。第４の実施の形態において、自己診断機能３８は第３の実施の形態とは相違するが、主経路３４は両者とも同じ回路を採用することができる。

図６に示す信号伝達回路装置３００には信号入力端子３１０が備えられ、送信パルス生成回路３２０は第１エッジ検出器３２４、インバータ３２６および第２エッジ検出器３２８を備える。第１エッジ検出器３２４および第２エッジ検出器３２８は送信パルス生成回路３２０の主回路を構成する。第１エッジ検出器３２４は制御入力信号Ｓｉｎの立上りエッジを検出して第１送信パルス信号Ｓｐ１を生成する。また、制御入力信号Ｓｉｎはインバータ３２６で極性が反転され第２エッジ検出器３２８に入力される。これにより第２エッジ検出器３２８の出力には制御入力信号Ｓｉｎの立下りエッジが検出された第２送信パルス信号Ｓｐ２が生成される。

第１信号伝達回路３３０は第１トランス３３２および第２トランス３３５を主回路としている。第１信号伝達回路３３０には図示しないがバッファ、増幅器を設けてもよい。第１トランス３３２の１次巻線３３２ａの一端には第１送信パルス信号Ｓｐ１が入力され、その他端は第１の接地電位（ＧＮＤ Ａ）に接続されている。第１トランスの２次巻線３３２ｂの一端は後述のＲＳフリップフロップ３４４のセット端子Ｓに接続され、その他端は第２の接地電位（ＧＮＤ Ｂ）に接続されている。第１トランスの２次巻線３３２ｂには第１送信パルス信号Ｓｐ１とほぼ等価なパルス信号が出力される。第１トランス３３２の１次巻線３３２ａと２次巻線３３２ｂは互いに別々の接地電位に接続されているので両者は直流的に十分に絶縁された状態を保っている。両者は数ＧΩ以上の極めて高い抵抗で接続されているとみなすことができる。また、両者の間の直流的な破壊電圧は数百Ｖを超える。

第１受信回路３４０の主回路はＲＳフリップフロップ３４４で構成されている。第１受信回路３４０にはＲＳフリップフロップ３４４の他に図示しないたとえばバッファ、増幅器を設けてもよいが回路が多くなればなるほど信号の遅延に配慮しなければならない。ＲＳフリップフロップ３４４のセット端子Ｓおよびリセット端子Ｒにはそれぞれ第１送信パルス信号Ｓｐ１および第２送信パルス信号Ｓｐ２とほぼ等価な送信パルス信号が各別に入力されている。上記のように、第１送信パルス信号Ｓｐ１および第２送信パルス信号Ｓｐ２はそれぞれ制御入力信号Ｓｉｎの立上りエッジ、立下りエッジを検出して生成されたパルス信号である。したがってＲＳフリップフロップ３４４の出力端子Ｑには制御入力信号Ｓｉｎの形態、位置を復元した制御出力信号Ｓｏｕｔが出力される。制御出力信号Ｓｏｕｔは信号出力端子３５０に出力される。

帰還パルス送信回路３６０の主回路は第３エッジ検出器３６４および第４エッジ検出器３６８である。第３エッジ検出器３６４には導出線３５２を介して制御出力信号Ｓｏｕｔが入力される。第４エッジ検出器３６８には導出線３５２、インバータ３５４および導出線３５６を介して制御出力信号Ｓｏｕｔが入力される。第３エッジ検出器３６４および第４エッジ検出器３６８の回路機能は、送信パルス生成回路３２０の主回路である第１エッジ検出器３２４および第２エッジ検出器３２８と基本的には同じ目的である。

なお、上記第２の実施の形態および第３の実施の形態においては自己診断機能３８の送信側にパルス生成回路３６２を設けたが、第４の実施の形態では、パルス生成回路３６２に替えて第３エッジ検出器３６４および第４エッジ検出器３６８を設けたことを特徴とする。

第３エッジ検出器３６４は制御出力信号Ｓｏｕｔに同期し、その立上りエッジを検出して第１帰還パルス信号Ｓｆ１を生成する。第４エッジ検出器３６８は制御出力信号Ｓｏｕｔに同期し、その立下りエッジを検出して第２帰還パルス信号Ｓｆ２を生成する。第３エッジ検出器３６４および第４エッジ検出器３６８はいずれも制御出力信号Ｓｏｕｔに同期しているが、制御出力信号Ｓｏｕｔは制御入力信号Ｓｉｎを復元したものであるから、第１帰還パルス信号Ｓｆ１は第１エッジ検出器３２４で生成された第１送信パルス信号Ｓｐ１とほぼ等価であり、第２帰還パルス信号Ｓｆ２は第２エッジ検出器３２８で生成された第２送信パルス信号Ｓｐ２とほぼ等価である。

帰還パルス送信回路３６０には第３エッジ検出器３６４および第４エッジ検出器３６８の他に図示しないバッファおよび増幅器等を設けてもよい。

第２信号伝達回路３７０は第１帰還トランス３７４および第２帰還トランス３７６の２つの主回路を備えている。第４の実施の形態の特徴はこうした２つの帰還トランスを用いることにあるがこれらの主回路の他に図示しないバッファや増幅器等を設けてもよい。

第１帰還トランス３７４の１次巻線３７４ａの一端には第１帰還パルス信号Ｓｆ１が入力され、その他端は第２の接地電位（ＧＮＤ Ｂ）に接続されている。第１帰還トランス３７４の２次巻線３７４ｂの一端には第１帰還パルス信号Ｓｆ１とほぼ等価なパルス信号が出力される。２次巻線３７４ｂの他端は第１の接地電位（ＧＮＤ Ａ）に接続されている。第１帰還トランス３７４の１次巻線と２次巻線の接地電位は互いに分離され直流的には絶縁されているので不所望な相互干渉や予期できない不具合の発生を事前に排除することができる。

第２帰還トランス３７６の１次巻線３７６ａの一端には第２帰還パルス信号Ｓｆ２が入力され、その他端は第２の接地電位（ＧＮＤ Ｂ）に接続されている。第２帰還トランス３７６の２次巻線３７６ｂの一端には第２帰還パルス信号Ｓｆ２とほぼ等価なパルス信号が出力される。第２帰還トランス３７６の１次巻線と２次巻線の接地電位は互いに分離されているので両者は直流的に十分に絶縁されている。これにより不所望な相互干渉を排除することができる。

第２受信回路の３８０はＲＳフリップフロップ３８１および入出力信号比較回路３８２を主回路としている。ＲＳフリップフロップ３８１のセット端子Ｓは第１帰還トランス３７４の２次巻線３７４ｂの一端に接続されているので第１帰還パルス信号Ｓｆ１とほぼ等価な帰還パルス信号が入力される。ＲＳフリップフロップ３８１のリセット端子Ｒは第２帰還トランス３７６の２次巻線３７６ｂの一端が接続されているので第２帰還パルス信号Ｓｆ２とほぼ等価な帰還パルス信号が入力される。

ＲＳフリップフロップ３８１の出力端子Ｑには第１帰還パルス信号Ｓｆ１でセットされ、第２帰還パルス信号Ｓｆ２でリセットされた信号が出力される。この信号は信号遅延を無視すれば信号出力端子３５０に出力された制御出力信号Ｓｏｕｔとほぼ等価である。すなわち、制御出力信号Ｓｏｕｔは信号遅延を無視すれば制御入力信号Ｓｉｎとほぼ等価であるからＲＳフリップフロップ３８１の出力端子Ｑには、制御入力信号Ｓｉｎとほぼ等価な矩形波信号が出力されることになる。

第４の実施の形態は上記第２および第３の実施の形態とは異なり、入出力信号比較回路３８２の第１入力端子３８２ａおよび第２入力端子３８２ｂにはほぼ等価な信号が入力されるということである。このために、入出力信号比較回路３８２の回路構成を他の実施の形態のものと比べると簡便にすることができる。たとえば、実質的にはエクスクルーシブＯＲ回路だけでも信号比較の回路機能を発揮することができる。しかし、回路機能の向上をより図るには両者の信号の位相を合わせるための信号遅延回路や信号波形を整形するための波形整形回路を設けておくとよい。これによって、入出力信号の比較機能をさらに高めることができる。波形整形回路は前にも述べたが、たとえばスイッチングトランジスタ、電流源、キャパシタ、インバータおよびコンパレータ等を用いて比較的容易に構成することができる。入出力信号比較回路３８２で比較された出力は出力端子３８２ｃに出力され、その出力は比較信号出力端子３９０に導出される。

図７は図６に示す第４の実施の形態にかかる各部の信号を示すタイミングチャートである。なお、図７（ａ）、（ｂ１１）、（ｂ１２）、（ｃ１）、（ｄ１）、（ｅ１）（ｆ１）および（ｇ１）は、制御出力信号Ｓｏｕｔ１が制御入力信号Ｓｉｎを忠実に復元している場合、すなわち、両者の信号が“一致”している場合の信号を模式的に示す。また、図７（ａ）、（ｂ１１）、（ｂ１２）、（ｃ２）、（ｄ２）、（ｅ２）（ｆ２）および（ｇ２）は、制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎを忠実に復元していない場合、すなわち、両者の信号が“不一致”の場合の信号を模式的に示している。

図７（ａ）で示す制御入力信号Ｓｉｎは、信号入力端子３１０に入力される。制御入力信号Ｓｉｎはたとえば、パワー半導体やモータの駆動信号として用いられる。制御入力信号Ｓｉｎのハイ、ローそれぞれの期間は２５μｓのデューティ比が５０％の信号である。駆動信号がパルス幅変調（ＰＷＭ）されている場合は、デューティ比は時間の経過とともに変化する。

図７（ｂ１１）で示す第１送信パルス信号Ｓｐ１は、第１エッジ検出器３２４から出力されるとともに第１トランス３３２の１次巻線３３２ａに入力される。第１トランス３３２の２次巻線３３２ｂには第１送信パルス信号Ｓｐ１とほぼ等価なパルス信号が出力される。

図７（ｂ１２）で示す第２送信パルス信号Ｓｐ２は、第２エッジ検出器３２８から出力されるとともに第２トランス３３５の１次巻線３３５ａに入力される。第２トランス３３５の２次巻線３３５ｂには第２送信パルス信号Ｓｐ２とほぼ等価なパルス信号が出力される。第１送信パルス信号Ｓｐ１のパルス幅はたとえば０．１μｓに設定されており、制御入力信号Ｓｉｎのパルス幅２５μｓに比べて十分に小さい。

第１送信パルス信号Ｓｐ１および第２送信パルス信号Ｓｐ２とほぼ等価なパルス信号はＲＳフリップフロップ３４４のセット端子Ｓおよびリセット端子Ｒに各別に入力される。第２送信パルス信号Ｓｐ２のパルス幅は第１送信パルス信号Ｓｐ１のそれと同じでたとえば０．１μｓに設定している。

図７（ｃ１）で示す制御出力信号Ｓｏｕｔ１は、ＲＳフリップフロップ３４４の出力端子Ｑおよび信号出力端子３５０に出力される。制御出力信号Ｓｏｕｔ１は制御入力信号Ｓｉｎの形態、位置を復元して出力される。

図７（ｄ１）で示す第１帰還パルス信号Ｓｆ１は、第３エッジ検出器３６４から出力されるとともに第1帰還トランス３７４の１次巻線３７４ａに入力される。第１帰還トランス３７４の２次巻線３７４ｂには第１帰還パルス信号Ｓｆ１とほぼ等価なパルス信号が出力される。

図７（ｅ１）で示す第２帰還パルス信号Ｓｆ２は、第４エッジ検出器３６８から出力されるとともに第２帰還トランス３７６の１次巻線３７６ａに入力される。第２帰還トランス３７６の２次巻線３７６ｂには第２帰還パルス信号Ｓｐ２とほぼ等価なパルス信号が出力される。

図７（ｆ１）で示す第２入力端子３８２ｂ入力は、ＲＳフリップフロップ３８１の出力端子Ｑに出力されたもので、第１帰還パルス信号Ｓｆ１でセットされ、第２帰還パルス信号Ｓｆ２でリセットされたデューティ比がほぼ５０％の信号である。この信号は図７（ａ）に示す制御入力信号Ｓｉｎおよび図７（ｃ１）に示す制御出力信号Ｓｏｕｔ１とほぼ等価である。すなわち、制御出力信号Ｓｏｕｔ１が制御入力信号Ｓｉｎに一致している状態を示す。

図７（ｇ１）で示す比較回路出力Ｓｒｅｆ１は、比較信号出力端子３９０に出力された信号である。すなわち、図７（ａ）で示す制御入力信号Ｓｉｎと、図７（ｆ１）で示す第２入力端子３８２ｂ入力は同じであるから、これら両者の信号をエクスクルーシブＯＲ回路に入力するならば、その出力には図７（ｇ１）で示す両者の信号は“一致”しているとの情報をもった信号、すなわちローレベルが表れる。もちろんハイレベルが表れるようにしてもよい。

次に両者の信号が“不一致”である場合を説明する。なお、図７（ａ）、（ｂ１１）および（ｂ１２）は“一致”の場合とおなじであるので説明は割愛する。

図７（ｃ２）で示す制御出力信号Ｓｏｕｔ２は、信号出力端子３５０に出力されたもので、その信号の形態は、制御入力信号Ｓｉｎよりもパルス幅がｔ１だけ大きい。こうした信号の形態はもはや制御入力信号Ｓｉｎを忠実に復元していると判定することはできない。すなわち、両者の信号は“不一致”として判定されるべきものである。

図７（ｄ２）で示す第１帰還パルス信号Ｓｆ１は、第３エッジ検出器３６４から出力されるとともに第1帰還トランス３７４の１次巻線３７４ａに入力される。第１帰還パルストランス３７４の２次巻線３７４ｂには第１帰還パルス信号Ｓｆ１とほぼ等価なパルス信号が出力される。第１帰還パルス信号Ｓｆ１は図７（ｃ２）に示す制御出力信号Ｓｏｕｔ２の立上りエッジｔｒに同期して生成される。

図７（ｅ２）で示す第２帰還パルス信号Ｓｆ２は、第４エッジ検出器３６８から出力されるとともに第２帰還トランス３７６の１次巻線３７６ａに入力される。第２帰還トランス３７６の２次巻線３７６ｂには第２帰還パルス信号Ｓｆ２とほぼ等価なパルス信号が出力される。第２帰還パルス信号Ｓｆ２は図７（ｃ２）に示す制御出力信号Ｓｏｕｔ２の立下りエッジｔｆに同期して生成されるため、本来の信号形態からは逸脱することになる。

図７（ｆ２）で示す第２入力端子３８２ｂの入力は、ＲＳフリップフロップ３８１において、図７（ｄ２）および(ｅ２)の第１帰還パルス信号Ｓｆ１および第２帰還パルス信号Ｓｆ２でそれぞれセットおよびリセットされて生成された信号である。図７（ｆ２）で示す信号はとりもなおさず、制御出力信号Ｓｏｕｔ２を復元したものであるから、制御入力信号Ｓｉｎを忠実に復元したものではないことが明らかである。

図７（ｇ２）で示す比較回路出力Ｓｒｅｆ２は、入出力比較回路３８２で、図７（ａ）で示す制御入力信号Ｓｉｎと、図７（ｆ２）で示す第２入力端子３８２ｂの入力とがエクスクルーシブＯＲ回路に入力された場合の出力であり、比較信号出力端子３９０に導出される。この出力は、制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎに一致していない信号、すなわち、“不一致”を表す信号として、電子制御装置３２に伝達される。両者の信号が“不一致”であると判定された場合には、電子制御装置３２は信号伝達回路装置３００を制御することになる。なお、制御出力信号Ｓｏｕｔ２が制御入力信号Ｓｉｎに一致していない場合、図７（ｇ２）で示す出力の極性が反転されたものであってもよい。

図８は本発明の第２受信回路３８０の主回路である入出力信号比較回路３８２の具体的な回路構成を示す。入出力信号比較回路３８２は、第１のパルス整形回路を構成するスイッチングトランジスタ３８４、電流源３８５およびキャパシタ３８６を備える。第１のパルス整形回路はいわゆる充放電回路であり、帰還パルス信号Ｓｆが存在する期間、キャパシタ３８６において小刻みに充放電が繰り返され、見かけ上はリップル成分を有する整形パルス信号がキャパシタ３８６に生成される。また、入出力信号比較回路３８２は、第２のパルス整形回路を構成するコンパレータ３８７を備える。コンパレータ３８７の後段には信号の極性を合わせるために図示しないインバータを設けることができる。入出力信号比較回路３８２はさらにエクスクルーシブＯＲ回路３８３を備えている。

入出力信号比較回路３８２に設けられる第１のパルス整形回路および第２のパルス整形回路は特に、上記第１、第２および第３の実施の形態に用いると好適である。なぜならば、第１、第２および第３の各実施の形態においては、入出力信号比較回路３８２の第２入力端子３８２ｂに入力される帰還パルス信号Ｓｆは、制御出力信号Ｓｏｕｔによって変調された信号であり、入出力信号比較回路３８２の主回路をエクスクルーシブＯＲ回路で構成する場合には、制御入力信号と直接比較できるデジタル信号に波形整形する必要があるからである。一方、本発明の第４の実施の形態においては、必ずしも、第１のパルス整形回路および第２のパルス整形回路を必須の構成要件としない。なぜならば、第４の実施の形態においては、入出力信号比較回路３８２の第２入力端子３８２ｂには制御入力信号Ｓｉｎと直接比較することのできるデジタル信号が入力されるからである。

入出力信号比較回路３８２の第１入力端子３８２ａには制御入力信号Ｓｉｎが入力される。制御入力信号Ｓｉｎは導出線３８８を介してエクスクルーシブＯＲ回路３８３の第１入力端子３８３ａに入力される。制御入力信号Ｓｉｎは入出力信号比較回路３８２の基準信号となる。

入出力信号比較回路３８２の第２入力端子３８２ｂには帰還パルス信号Ｓｆが入力される。帰還パルス信号Ｓｆのハイレベルおよびローレベルに応じて、スイッチングトランジスタ３８４がオン、オフ動作を繰り返す。電流源３８５およびキャパシタ３８６はスイッチングトランジスタ３８４と協働して第１の整形パルス信号Ｐｓ１１を生成する。生成された第１の整形パルス信号Ｐｓ１１はキャパシタ３８６の一端に生じ、第１の整形パルス信号Ｐｓ１１はコンパレータ３８７によって矩形波信号に波形整形され、第２の整形パルス信号Ｐｓ１２が生成される。コンパレータ３８７には基準電位Ｖｒｅｆが与えられており、第１の整形パルス信号Ｐｓ１１はこの基準電位Ｖｒｅｆに基づき波形整形され、第２の整形パルス信号Ｐｓ１２が生成される。すなわち、第１の整形パルス信号Ｐｓ１１は、コンパレータ３８７によって、制御入力信号Ｓｉｎと直接比較することのできる第２の整形パルス信号Ｐｓ１２に波形整形される。

第２の整形パルス信号Ｐｓ１２は、導出線３８９を介してエクスクルーシブＯＲ回路３８３の第２入力端子３８３ｂに入力される。エクスクルーシブＯＲ回路３８３の第１入力端子３８３ａおよび第２入力端子３８３ｂに、それぞれ制御入力信号Ｓｉｎおよび第２の整形パルス信号Ｐｓ１２がそれぞれ入力されると、エクスクルーシブＯＲ回路３８３の出力すなわち、入出力信号比較回路３８２の出力端子３８２ｃには両者の信号レベルで相違する信号部がハイレベルで出力される。もちろん、出力端子３８２ｃにローレベルが出力されるようにしてもよい。いずれにしても、制御入力信号Ｓｉｎと第２の整形パルス信号Ｐｓ１２とが不一致の場合には、その不一致の信号部がエクスクルーシブＯＲ回路３８３の出力に生じ、比較信号出力端子３９０に導出される。

なお、第２受信回路３８０には入出力信号比較回路３８２の他に第１入力端子３８２ａおよび第２入力端子３８２ｂに至るまでの信号経路に図示しない信号遅延回路等を設けてもよい。こうした信号遅延回路は帰還信号側の遅延をキャンセルすることができる。なお、入出力信号比較回路３８２の接地電位は、ＧＮＤ Ａに接続するとよい。

図９は、図８に示す入出力信号比較回路３８２の各部に表れる信号のタイミングチャートである。

図９（ａ）は制御入力信号Ｓｉｎを示す。制御入力信号Ｓｉｎは、入出力信号比較回路３８２の基準信号として用意されている。制御入力信号Ｓｉｎは、第１入力端子３８２ａおよび導出線３８８を介して図８に示すエクスクルーシブＯＲ回路３８３の第１入力端子３８３ａに入力される。

図９（ｂ）は帰還パルス信号Ｓｆを示す。帰還パルス信号Ｓｆは、入出力信号比較回路３８２の第２入力端子３８２ｂに入力される。帰還パルス信号Ｓｆは制御出力信号Ｓｏｕｔのハイの期間に連続パルスが収まるように設定されている。もちろん、制御出力信号Ｓｏｕｔのローの期間に連続パルスが収まるようにしてもよい。

図９（ｃ）は第１の整形パルス信号Ｐｓ１１を示す。第１の整形パルス信号Ｐｓ１１は図９（ａ）に示す帰還パルス信号Ｓｆを、入出力信号比較回路３８２に設けた第１のパルス整形回路で波形整形したものである。第１のパルス整形回路は上記のように図８に示すスイッチングトランジスタ３８４、電流源３８５およびキャパシタ３８６で構成されている。

図９（ｄ）は、第２の整形パルス信号Ｐｓ１２を示す。第２の整形パルス信号Ｐｓ１２は第１の整形パルス信号Ｐｓ１１を、入出力信号比較回路３８２に設けた第２のパルス整形回路で波形整形して生成されたものである。第２のパルス整形回路の主回路は図８に示すコンパレータ３８７である。コンパレータ３８７には、基準電位Ｖｒｅｆが与えられており、第１の整形パルス信号Ｐｓ１１は、その基準電位Ｖｒｅｆに沿って波形整形される。なお、コンパレータ３８７の後段に図示しないインバータを設けて第２の整形パルス信号Ｐｓ１２の極性を変えるようにしてもよい。

図９（ｅ）は、入出力信号比較回路３８２の出力端子３８２ｃに出力された入出力信号比較回路の比較回路出力Ｓｒｅｆである。この比較回路出力Ｓｒｅｆは比較信号出力端子３９０に導出される。図９（ｅ）に示す比較回路出力Ｓｒｅｆはローレベルであるものを示す。すなわち、図９（ａ）に示す制御入力信号Ｓｉｎと、第２の整形パルス信号Ｐｓ１２とは一致しているから、入出力信号比較回路３８２の出力端子３８２ｃ（比較信号出力端子３９０）にはローレベルが出力されたものを例示した。もちろん、図９（ａ）に示す制御入力信号Ｓｉｎと第２の整形パルス信号Ｐｓ１２とが不一致の場合には、不一致の信号部がハイレベルで比較信号出力端子３９０に出力される。なお、これらの信号の極性は互いに逆転させてもよい。

本発明の各実施の形態によって提供されるパワー半導体の駆動回路装置および信号伝達回路装置は自己診断機能を備えているので、仮に本発明の装置本体や外部のノイズ等によって正規の動作状態から逸脱した場合であっても、それらの不具合を常に監視し、不具合の状態を表す信号に基づき良好な状態に維持または回復することができるのでその産業上の利用可能性は高い。

本発明の第１の実施の形態にかかるパワー半導体の駆動回路装置を示す図である。 本発明の第２の実施の形態にかかる信号伝達回路装置を示す図である。 本発明の第２の実施の形態、図２の各部のパルス信号を示すタイミングチャートである。 本発明の第３の実施の形態にかかる信号伝達回路装置を示す図である。 本発明の第３の実施の形態、図４の各部のパルス信号を示すタイミングチャートである。 本発明の第４の実施の形態にかかる信号伝達回路装置を示す図である。 本発明の第４の実施の形態、図６の各部のパルス信号を示すタイミングチャートである。 本発明にかかる入出力信号比較回路の具体的な回路を示す図である。 図８に示す入出力信号比較回路の各部のタイミングチャートである。 従来のパワー半導体の駆動回路装置を示す図である。 従来の信号伝達回路装置を示す図である。 従来の別の信号伝達回路装置を示す図である。

符号の説明

３０ パワー半導体の駆動回路装置
３２ 電子制御装置
３４ 主経路
３８ 自己診断機能
４０ パワー半導体
５０ モータ
３００ 信号伝達回路装置
３１０ 信号入力端子
３１２、３１４、３５２、３５６、３８８、３８９ 導出線
３２０ 送信パルス生成回路
３２２ エッジ検出器
３２４ 第１エッジ検出器
３２６、３５４ インバータ
３２８ 第２エッジ検出器
３３０ 第１信号伝達回路
３３１ トランス
３３１ａ トランスの１次巻線
３３１ｂ トランスの２次巻線
３３２ 第１トランス
３３２ａ 第１トランスの１次巻線
３３２ｂ 第１トランスの２次巻線
３３５ 第２トランス
３３５ａ 第２トランスの１次巻線
３３５ｂ 第２トランスの２次巻線
３４０ 第１受信回路
３４２ Ｄフリップフロップ
３４４、３８１ ＲＳフリップフロップ
３５０ 信号出力端子
３６０ 帰還パルス送信回路
３６２ パルス生成回路
３６４ 第３エッジ検出器
３６８ 第４エッジ検出器
３７０ 第２信号伝達回路
３７２ 帰還トランス
３７２ａ 帰還トランスの１次巻線
３７２ｂ 帰還トランスの２次巻線
３７４ 第１帰還トランス
３７４ａ 第１帰還トランスの1次巻線
３７４ｂ 第１帰還トランスの２次巻線
３７６ 第２帰還トランス
３７６ａ 第２帰還トランスの1次巻線
３７６ｂ 第２帰還トランスの２次巻線
３８０ 第２受信回路
３８２ 入出力信号比較回路
３８２ａ、３８３ａ 第１入力端子
３８２ｂ、３８３ｂ 第２入力端子
３８２ｃ 出力端子
３８３ エクスクルーシブＯＲ回路
３８４ スイッチングトランジスタ
３８５ 電流源
３８６ キャパシタ
３８７ コンパレータ
３９０ 比較信号出力端子
Ｓｉｎ 制御入力信号
Ｓｏｕｔ、Ｓｏｕｔ１、Ｓｏｕｔ２ 制御出力信号
Ｓｐ 送信パルス信号
Ｓｐ１ 第１送信パルス信号
Ｓｐ２ 第２送信パルス信号
Ｓｆ 帰還パルス信号
Ｓｆ１ 第１帰還パルス信号
Ｓｆ２ 第２帰還パルス信号
Ｐｓ１１、Ｐｓ２１ 第１の整形パルス信号
Ｐｓ１２、Ｐｓ２２ 第２の整形パルス信号
Ｓｒｅｆ、Ｓｒｅｆ１、Ｓｒｅｆ２ 比較回路出力
ＧＮＤ Ａ 第１の接地電位
ＧＮＤ Ｂ 第２の接地電位

Claims (16)

1. 制御入力信号を生成する電子制御装置と、前記制御入力信号を復元した制御出力信号を生成する信号伝達回路装置と、前記信号伝達回路装置から出力された制御出力信号で駆動されるパワー半導体とを備えるパワー半導体の駆動回路装置において、前記信号伝達回路装置は、前記制御入力信号と、前記制御出力信号を比較する自己診断機能を備え、前記自己診断機能の出力を前記電子制御装置に伝達し、前記電子制御装置は前記自己診断機能の前記出力に基づき、前記信号伝達回路装置を制御することを特徴とするパワー半導体の駆動回路装置。
2. 前記パワー半導体は車に搭載されるモータを駆動することを特徴とする請求項１に記載のパワー半導体の駆動回路装置。
3. 前記自己診断機能はフォトカプラを有することを特徴とする請求項１に記載のパワー半導体の駆動回路装置。
4. 前記自己診断機能はトランスを有することを特徴とする請求項１に記載のパワー半導体の駆動回路装置。
5. 請求項１に記載のパワー半導体の駆動回路装置に用いる信号伝達回路装置であって、前記信号伝達回路装置は、制御入力信号が入力される信号入力端子と、前記制御入力信号に同期した送信パルス信号を生成する送信パルス生成回路と、前記送信パルス信号を後段に伝達する第１信号伝達回路と、前記第１信号伝達回路から出力された前記送信パルス信号を受信し、かつ、前記制御入力信号とほぼ等価な信号に復元する第１受信回路と、前記復元した信号を制御出力信号として出力する信号出力端子と、前記制御出力信号に同期した帰還パルス信号を生成する帰還パルス送信回路と、前記帰還パルス信号を後段に伝達する第２信号伝達回路と、前記制御入力信号および前記帰還パルス信号を受信し、かつ、前記制御入力信号と、前記帰還パルス信号に基づいて波形整形された信号とを比較する第２受信回路を備えることを特徴とする信号伝達回路装置。
6. 前記送信パルス生成回路は前記制御入力信号の立上りエッジおよび立下りエッジを検出して前記送信パルス信号を生成するエッジ検出器を備え、前記第１信号伝達回路は前記送信パルス信号が１次巻線に入力され、２次巻線から前記送信パルス信号とほぼ等価なパルス信号が出力されるトランスを備え、前記第１受信回路は前記制御入力信号を復元した信号を出力するＤフリップフロップを備え、前記帰還パルス送信回路は前記制御出力信号に同期し、かつ、前記制御出力信号のハイの期間またはローの期間に連続パルスを有する前記帰還パルス信号を生成するパルス生成回路を備え、前記第２信号伝達回路は１次巻線に前記帰還パルス信号が入力され、２次巻線から前記帰還パルス信号とほぼ等価なパルス信号が出力される帰還トランスを備えることを特徴とする請求項５に記載の信号伝達回路装置。
7. 前記トランスおよび前記帰還トランスの各１次巻線と各２次巻線は互いに別々の接地電位に接続されることを特徴とする請求項６に記載の信号伝達回路装置。
8. 前記送信パルス生成回路は前記制御入力信号の立上りエッジを検出して第１送信パルス信号を生成する第１エッジ検出器と前記制御入力信号の立下りエッジを検出して第２送信パルス信号を生成する第２エッジ検出器とを備え、前記第１信号伝達回路は前記第１送信パルス信号および前記第２送信パルス信号がそれぞれの１次巻線に各別に入力されそれぞれの２次巻線から前記第１送信パルス信号および前記第２送信パルス信号とほぼ等価なパルス信号が各別に出力される第１トランスおよび第２トランスとを備え、前記第１受信回路は前記第１トランスおよび前記第２トランスの２次巻線から出力された前記パルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップを備え、前記ＲＳフリップフロップの出力は前記信号出力端子に出力され、前記帰還パルス送信回路は前記制御出力信号に同期し、かつ、前記制御出力信号のハイの期間またはローの期間に連続パルスを有する帰還パルス信号を生成するパルス生成回路を備え、前記第２信号伝達回路は前記連続パルスが１次巻線に入力され、２次巻線から前記連続パルスとほぼ等価な連続パルス信号が出力される帰還トランスを備えることを特徴とする請求項５に記載の信号伝達回路装置。
9. 前記第１トランス、前記第２トランスおよび前記帰還トランスの1次巻線と2次巻線は互いに別々の接地電位に接続されることを特徴とする請求項８に記載の信号伝達回路装置。
10. 前記送信パルス生成回路は前記制御入力信号の立上りエッジを検出して第１送信パルス信号を生成する第１エッジ検出器と前記制御入力信号の立下りエッジを検出して第２送信パルス信号を生成する第２エッジ検出器とを備え、前記第１信号伝達回路は前記第１送信パルス信号および前記第２送信パルス信号がそれぞれの１次巻線に各別に入力され、それぞれの２次巻線から前記第１送信パルス信号および前記第２送信パルス信号とほぼ等価なパルス信号が各別に出力される第１トランスおよび第２トランスとを備え、前記第１受信回路は前記第１トランスおよび第２トランスの２次巻線から出力された前記パルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップを備え、前記ＲＳフリップフロップの出力は前記信号出力端子に出力され、前記帰還パルス送信回路は、前記信号出力端子に出力される前記制御出力信号の立上りエッジを検出して第１帰還パルス信号を生成する第３エッジ検出器および前記制御出力信号の立下りエッジを検出して第２帰還パルス信号を生成する第４エッジ検出器とを備え、前記第２信号伝達回路は前記第１帰還パルス信号および前記第２帰還パルス信号がそれぞれの１次巻線に各別に入力され、２次巻線から各別に帰還パルス信号が出力される第１帰還トランスおよび第２帰還トランスとを備え、前記第２受信回路は前記第１帰還トランスおよび前記第２帰還トランスの２次巻線から各別に出力されたパルス信号がセット端子およびリセット端子に各別に入力されるＲＳフリップフロップを備えることを特徴とする請求項５に記載の信号伝達回路装置。
11. 前記第１トランス、前記第２トランス、前記第１帰還トランスおよび前記第２帰還トランスの1次巻線と2次巻線は互いに別々の接地電位に接続されることを特徴とする請求項１０に記載の信号伝達回路装置。
12. 前記第１信号伝達回路および前記第２信号伝達回路の主回路はともにフォトカプラであることを特徴とする請求項５に記載の信号伝達回路装置。
13. 前記第１信号伝達回路および前記第２信号伝達回路の主回路はともにトランスであることを特徴とする請求項５に記載の信号伝達回路装置。
14. 前記第２受信回路はエクスクルーシブＯＲ回路を備えることを特徴とする請求項５に記載の信号伝達回路装置。
15. 前記第２受信回路は前記帰還パルス信号を前記制御入力信号とほぼ等価な信号に整形する波形整形回路を備えることを特徴とする請求項５に記載の信号伝達回路装置。
16. 前記波形整形回路は前記帰還パルス信号でオン、オフするスイッチングトランジスタと、前記スイッチングトランジスタと協働して前記帰還パルス信号とは異なる第１の整形パルス信号を生成するための電流源およびキャパシタと、前記第１の整形パルス信号が入力され前記第１の整形パルス信号とは異なる第２の整形パルス信号を生成するコンパレータと、前記コンパレータに接続されるエクスクルーシブＯＲ回路を備えることを特徴とする請求項１５に記載の信号伝達回路装置。