JP2009545862A5 - - Google Patents

Download PDF

Info

Publication number
JP2009545862A5
JP2009545862A5 JP2009511260A JP2009511260A JP2009545862A5 JP 2009545862 A5 JP2009545862 A5 JP 2009545862A5 JP 2009511260 A JP2009511260 A JP 2009511260A JP 2009511260 A JP2009511260 A JP 2009511260A JP 2009545862 A5 JP2009545862 A5 JP 2009545862A5
Authority
JP
Japan
Prior art keywords
module
transistor
drain
pad
clip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009511260A
Other languages
English (en)
Other versions
JP2009545862A (ja
Filing date
Publication date
Priority claimed from US11/740,475 external-priority patent/US7777315B2/en
Application filed filed Critical
Priority claimed from PCT/US2007/069362 external-priority patent/WO2007137221A2/en
Publication of JP2009545862A publication Critical patent/JP2009545862A/ja
Publication of JP2009545862A5 publication Critical patent/JP2009545862A5/ja
Pending legal-status Critical Current

Links

Claims (20)

  1. 集積化トランジスタモジュールであって、
    互いに離間している第1及び第2のパッド並びに前記第1パッドと前記第2パッドとの間に設けられた1以上の共通ソース−ドレインリードを有する平面リードフレームと、
    ソース、ゲート及びドレイン電極を各々が有し、前記第1及び第2のパッドの頂部表面に各々取り付けている第1及び第2のトランジスタと、
    前記第1のトランジスタのドレイン電極に取り付けらておりかつ前記1以上の共通ソース−ドレインリードに電気的に接続されたプレーナメンバ及び下方に伸張した複数のリードを有する第1のクリップと、を含み、
    前記第2のトランジスタのソース電極は、前記1以上の共通ソース−ドレインリードに電気的に接続されており、前記リードフレーム、前記トランジスタ及び前記第1のクリップは、モールディング材内に部分的にカプセル化されており、前記第1及び第2のパッドの底部表面の一部、並びに前記クリップの前記プレーナメンバが露出させられて、前記モジュールの2面冷却がもたらされることを特徴とする集積化トランジスタモジュール。
  2. 請求項1記載のモジュールであって、前記リードフレームが、前記第2のパッドの外側に配されている1以上のドレインリードを含み、前記第2のトランジスタのドレインに取り付けられかつ前記第2のパッドの外側に配されている前記1以上のドレインリードに電気的に接続されていることを特徴とするモジュール。
  3. 請求項1記載のモジュールであって、前記リードフレーム、前記トランジスタ及び前記クリップは、モールディング材内に部分的にカプセル化されており、前記リードフレームの前記パッド及び前記クリップが露出させられて、前記モジュールの2面冷却がもたらされることを特徴とするモジュール。
  4. 請求項1記載のモジュールであって、前記第1及び第2のトランジスタは、各々がバックコンバータの構成部品であるハイ側及びロー側パワートランジスタであることを特徴とするモジュール。
  5. 請求項1記載のモジュールであって、前記第1及び第2のトランジスタは、金属酸化膜半導体電界効果トランジスタ(MOSFET)であることを特徴とするモジュール。
  6. 集積化トランジスタモジュールであって、
    互いに離間している第1及び第2のパッド、前記第1のパッドと第2のパッドとの間に設けられた1以上の共通ソース−ドレインリード及び前記第2のパッドの外側に設けられた1以上のドレインリードを有する平面リードフレームと、
    前記第1及び第2のパッドの頂部表面に各々取り付けている第1及び第2のトランジスタと、
    前記第1のトランジスタのドレインに取り付けられかつ前記1以上の共通ソース−ドレインリードに電気的に接続されたプレーナメンバ及び下方に伸張している複数のリードを有する第1のクリップと、
    前記第2のトランジスタのドレインに取り付けられかつ前記第2のパッドの外側に設けられた前記1以上のドレインリードに電気的に接続された第2のクリップと、
    前記リードフレーム、前記トランジスタ及び前記クリップを部分的にカプセル化して前記モジュールを形成するモールディング材と、を含み、
    前記第2のトランジスタのソースは前記1以上の共通ソース−ドレインリードに電気的に接続されており、前記第1及び第2のパッド各々の底部表面の一部並びに前記クリップの前記プレーナメンバが前記モジュールの二面冷却を提供するために露出させられていることを特徴とするトランジスタモジュール。
  7. 請求項6に記載のモジュールであって、前記第2のクリップが、前記第2のパッドの外側に配されている前記リードフレームの前記1または複数のドレインリードに電気的に接続されている複数の下方に伸張するリード及びプレーナメンバを有することを特徴とするモジュール。
  8. 請求項6記載のモジュールであって、前記リードフレームが前記第1のパッドと前記第2のパッドとの間のゲートリードを有し、前記第1のクリップが前記ゲートリードに電気的に取り付けられていないことを特徴とするモジュール。
  9. 請求項6記載のモジュールであって、前記リードフレームに取り付けられておりかつ前記第1のトランジスタ及び前記第2のトランジスタに電気的に接続されている集積回路を含み、前記集積回路は、前記モールド材によってカプセル化されて単一のモジュールを形成していることを特徴とするモジュール。
  10. 請求項6記載のモジュールであって、前記共通ソースドレインリードが部分的に切断されて共通ヒートシンクが前記第1及び第2のクリップに取り付けられていることを特徴とするモジュール。
  11. 請求項6記載のモジュールであって、前記リードフレームはリード化フットプリントを有するように構成され、前記モジュールの前記リード部分を切断することでリード無モジュールに変換され得ることを特徴とするモジュール。
  12. 請求項記載のモジュールであって、前記リードフレームは前記第1のパッドと前記第2のパッドとの間にゲートリードを有し、前記第1のクリップは前記ゲートリードに電気的に接続されるための下方に伸長したリードを有していないことを特徴とするモジュール。
  13. 請求項に記載のモジュールであって、前記1または複数の共通ソース−ドレインリードは、2つの個別の単一トランジスタパッケージが形成され得るように切断されるよう構成されていることを特徴とするモジュール。
  14. 請求項6に記載のモジュールであって、前記第1及び第2のトランジスタは、バックコンバータのコンポーネントであるハイサイド及びローサイドパワートランジスタの各々であることを特徴とするモジュール。
  15. 請求項6に記載のモジュールであって、前記第1及び第2のトランジスタは、金属酸化半導体電界効果トランジスタ(MOSFET)であることを特徴とするモジュール。
  16. 集積化トランジスタモジュールであって、互いに離間している第1のソースパッド及び第2のソースパッド、前記第1のソースパッドと第2のソースパッドとの間に配されている1または複数の共通ソース−ドレインリード、及び前記第2のパッドの外側に配されている1または複数のドレインリードを有するプレーナリードフレームと、
    各々が一方の面にソース電極を有しかつ他方の面にドレイン電極を有する第1のトランジスタ及び第2のトランジスタと、を含み、前記第1及び第2のソース電極は前記第1のソースパッド及び第2のソースパッドに各々取り付けられており、前記第2のトランジスタの前記ソースは、前記1または複数の共通ソース−ドレインリードに電気的に接続されており、前記トランジスタモジュールは、さらに、
    前記第1のトランジスタの前記ドレイン電極に取り付けられているプレーナメンバ、及び前記1または複数の共通ソース−ドレインリードに電気的に接続されており下方に伸張している複数のリードを有する第1のドレインクリップと、
    前記第2のトランジスタの前記ドレイン電極に取り付けられているプレーナメンバ、及び前記プレーナメンバから伸張しかつ前記第2のパッドの外側に配されている前記1または複数のドレインリードを有する第2のドレインクリップと、
    前記リードフレーム、前記トランジスタ及び前記クリップを部分的にカプセル化して前記モジュールを形成するモールド材と、を含み、前記第1のソースパッド及び第2のソースパッドの各々の底面の一部、及び前記ドレインクリップの前記プレーナメンバが露出させられて前記モジュールの2面冷却がもたらされることを特徴とする集積化トランジスタモジュール。
  17. 集積化トランジスタモジュールの製造方法であって、
    互いに離間している第1及び第2のパッド、前記パッド間に設けられる1以上の共通ソース−ドレインリード及び前記第2のパッドの外側に設けられる1以上のドレインリードを有するリードフレームを用意するステップと、
    第1及び第2のトランジスタを前記第1及び第2のパッドに各々フリップチップ取り付けするステップと、
    第1のクリップを前記第1のトランジスタのドレインに取り付けかつ前記1以上の共通ソース−ドレインリードに電気的に接続するステップと、
    第2のクリップを前記第2のトランジスタのドレインに取り付けかつ前記第2のパッドの外側に設けられた前記1以上のドレインリードに電気的に接続するステップと、
    前記リードフレーム、前記トランジスタ及び前記クリップをモールディング材でカプセル化して前記モジュールを形成するステップと、を含み、
    前記第2トランジスタのソースは前記1以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とする方法。
  18. 請求項17記載の方法であって、前記リードフレームの前記パッド及び前記クリップは露出されかつモールディング材に覆われずに前記モジュールの2面冷却を提供することを特徴とする方法。
  19. 請求項17記載の方法であって、前記第1及び第2のトランジスタは金属酸化膜半導体電界効果トランジスタ(MOSFET)であることを特徴とする方法。
  20. 請求項17記載の方法であって、前記第1及び第2のトランジスタは、各々バックコンバータの構成部品であるハイ側及びロー側パワートランジスタであることを特徴とする方法。
JP2009511260A 2006-05-19 2007-05-21 2面冷却集積化トランジスタモジュール及びその製造方法 Pending JP2009545862A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US80218106P 2006-05-19 2006-05-19
US11/740,475 US7777315B2 (en) 2006-05-19 2007-04-26 Dual side cooling integrated power device module and methods of manufacture
US91699407P 2007-05-09 2007-05-09
PCT/US2007/069362 WO2007137221A2 (en) 2006-05-19 2007-05-21 Dual side cooling integrated transistor module and methods of manufacture

Publications (2)

Publication Number Publication Date
JP2009545862A JP2009545862A (ja) 2009-12-24
JP2009545862A5 true JP2009545862A5 (ja) 2011-10-06

Family

ID=38724063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009511260A Pending JP2009545862A (ja) 2006-05-19 2007-05-21 2面冷却集積化トランジスタモジュール及びその製造方法

Country Status (6)

Country Link
JP (1) JP2009545862A (ja)
KR (1) KR101157305B1 (ja)
CN (1) CN101473423B (ja)
DE (1) DE112007001240T5 (ja)
TW (1) TWI452662B (ja)
WO (1) WO2007137221A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
CN102832190B (zh) * 2011-06-14 2015-02-04 万国半导体股份有限公司 一种倒装芯片的半导体器件及制造方法
WO2013157172A1 (ja) * 2012-04-20 2013-10-24 パナソニック株式会社 半導体パッケージ及びその製造方法、半導体モジュール、並びに半導体装置
US9355942B2 (en) * 2014-05-15 2016-05-31 Texas Instruments Incorporated Gang clips having distributed-function tie bars
US10438900B1 (en) * 2018-03-29 2019-10-08 Alpha And Omega Semiconductor (Cayman) Ltd. HV converter with reduced EMI
US20210082790A1 (en) * 2019-09-18 2021-03-18 Alpha And Omega Semiconductor (Cayman) Ltd. Power semiconductor package having integrated inductor and method of making the same
US11309233B2 (en) * 2019-09-18 2022-04-19 Alpha And Omega Semiconductor (Cayman), Ltd. Power semiconductor package having integrated inductor, resistor and capacitor
CN113410185B (zh) * 2021-06-04 2021-12-14 深圳真茂佳半导体有限公司 功率半导体器件封装结构及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877555A (en) * 1996-12-20 1999-03-02 Ericsson, Inc. Direct contact die attach
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
TWI265611B (en) * 2003-03-11 2006-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink
JP2005217072A (ja) * 2004-01-28 2005-08-11 Renesas Technology Corp 半導体装置
WO2005122249A2 (en) * 2004-06-03 2005-12-22 International Rectifier Corporation Semiconductor device module with flip chip devices on a common lead frame
JP2006073655A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US20070132073A1 (en) 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor

Similar Documents

Publication Publication Date Title
JP2009545862A5 (ja)
CN103681389B (zh) 半导体器件的制造方法
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
US8389336B2 (en) Semiconductor device package and method of assembly thereof
US8344464B2 (en) Multi-transistor exposed conductive clip for high power semiconductor packages
JP2014060402A5 (ja)
US7781872B2 (en) Package with multiple dies
JP2009302564A5 (ja)
US8987051B2 (en) Thermally enhanced semiconductor package with conductive clip
JP2009534869A (ja) マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ
TWI489563B (zh) 預先模鑄成形且封裝粘著的多晶粒半導體封裝
US20100164078A1 (en) Package assembly for semiconductor devices
JP2009278103A5 (ja)
US9054040B2 (en) Multi-die package with separate inter-die interconnects
CN105679720B (zh) 散热器、包括散热器的电子模块及其制作方法
JP2006501675A (ja) ドレインクリップを備えた半導体ダイパッケージ
WO2009154969A3 (en) Four mosfet full bridge module
KR20080080347A (ko) 이중 노출면을 가진 패키징 반도체 장치 및 그 제조 방법
CN101136380A (zh) 具有多条散热通道的半导体封装结构及其制造方法
WO2007080785A1 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US11088055B2 (en) Package with dies mounted on opposing surfaces of a leadframe
TW200620588A (en) Package and method for packaging an integrated circuit die
KR101157305B1 (ko) 양면 냉각 집적트랜지스터 모듈 및 제조방법
JP2006216989A5 (ja)
US8120169B2 (en) Thermally enhanced molded leadless package