JP2009542032A5 - - Google Patents

Download PDF

Info

Publication number
JP2009542032A5
JP2009542032A5 JP2009518199A JP2009518199A JP2009542032A5 JP 2009542032 A5 JP2009542032 A5 JP 2009542032A5 JP 2009518199 A JP2009518199 A JP 2009518199A JP 2009518199 A JP2009518199 A JP 2009518199A JP 2009542032 A5 JP2009542032 A5 JP 2009542032A5
Authority
JP
Japan
Prior art keywords
semiconductor device
sic
layer
heterojunction
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009518199A
Other languages
English (en)
Other versions
JP2009542032A (ja
JP5286259B2 (ja
Filing date
Publication date
Priority claimed from US11/474,398 external-priority patent/US7683400B1/en
Application filed filed Critical
Publication of JP2009542032A publication Critical patent/JP2009542032A/ja
Publication of JP2009542032A5 publication Critical patent/JP2009542032A5/ja
Application granted granted Critical
Publication of JP5286259B2 publication Critical patent/JP5286259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (18)

  1. ＳｉＣ基板上に形成させたＳｉ(1-x)ＭxＣ（式中、ＭがＡｌ又はＩｎであり、ｘが０〜１である）のヘテロ接合を含み、前記ヘテロ接合が、Ｓｉ (1-x) Ｍ x Ｃ又はＳｉＣチャネル層、前記チャネル層それぞれの上のＳｉＣ又はＳｉ (1-x) Ｍ x Ｃバリア層、及び前記バリア層それぞれの上のｎ＋ＳｉＣ又はｎ＋Ｓｉ (1-x) Ｇｅ x Ｃ層とを含む半導体デバイス。
  2. 前記ヘテロ接合が、ドープされた（００１）ＳｉＣから形成される請求項１に記載の半導体デバイス。
  3. 前記ｘが約０．０６である請求項１又は２に記載の半導体デバイス。
  4. 前記Ｓｉ(1-x)ＭxＣのヘテロ接合が、約１２μｍの厚さのＳｉ (1-x) Ｍ x Ｃ層を含む請求項１〜３のいずれか１つに記載の半導体デバイス。
  5. 前記ＭがＡｌである請求項１〜４のいずれか１つに記載の半導体デバイス。
  6. 前記ＭがＩｎである請求項１〜４のいずれか１つに記載の半導体デバイス。
  7. 前記ｘが０．０００１〜０．１である請求項１，２及び４〜６のいずれか１つに記載の半導体デバイス。
  8. ＳｉＣ基板、
    前記基板上に形成させたＳｉ(1-x)ＭxＣ（式中、ＭがＡｌ又はＩｎであり、ｘが０〜１である）のエピタキシャルフィルム、
    前記Ｓｉ (1-x) Ｍ x Ｃフィルム上に形成させたＳｉＣ又はＳｉ (1-x) Ｇｅ x Ｃ層、及び
    前記エピタキシャルフィルム上に形成させた少なくとも一つのトランジスタ構造を含む
    半導体デバイス。
  9. 前記トランジスタ構造が、高周波移動度トランジスタ、ヘテロ接合バイポーラトランジスタ又は高電子移動度トランジスタを含む請求項８に記載の半導体デバイス。
  10. 前記ｘが約０．０６である請求項８又は９に記載の半導体デバイス。
  11. 前記エピタキシャルフィルムが、ドープされた（００１）ＳｉＣから形成される請求項８〜１０のいずれか１つに記載の半導体デバイス。
  12. Ｓｉ(1-x)ＭxＣの前記エピタキシャルフィルムが、約１２μｍの厚さを有する請求項８〜１１のいずれか１つに記載の半導体デバイス。
  13. ＳｉＣ緩衝層を前記基板と前記エピタキシャルフィルムとの間に形成させた請求項８〜１２のいずれか１つに記載の半導体デバイス。
  14. 前記ＳｉＣ緩衝層とＳｉＣチャネル層が、前記基板とエピタキシャルフィルムとの間に形成されている請求項８〜１３のいずれか１つに記載の半導体デバイス。
  15. 前記ＭがＡｌである請求項８〜１４のいずれか１つに記載の半導体デバイス。
  16. 前記ＭがＩｎである請求項８〜１４のいずれか１つに記載の半導体デバイス。
  17. 前記ｘが０．０００１〜０．１である請求項８，９及び１１〜１６のいずれか１つに記載の半導体デバイス。
  18. ベース基板がＳｉＣであり、前記ベース基板上に形成させたＳｉ (1-x) Ｍ x Ｃ（式中、ＭがＡｌ、Ｇｅ又はＩｎであり、ｘが０．００１〜０．１である）ヘテロ接合、及び
    前記ＳｉＣ／Ｓｉ (1-x) Ｍ x Ｃヘテロ接合上に形成させたｎ＋ＳｉＣ又はｎ＋Ｓｉ (1-x) Ｇｅ x Ｃ層を含む半導体デバイスであり、及び
    前記半導体デバイスが、Ｓｉのみの層を実質的に含まない半導体デバイス。
JP2009518199A 2006-06-26 2007-06-26 ＳｉＣに基づく半導体ヘテロ接合デバイス Expired - Fee Related JP5286259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/474,398 US7683400B1 (en) 2006-06-26 2006-06-26 Semiconductor heterojunction devices based on SiC
US11/474,398 2006-06-26
PCT/US2007/014697 WO2008002521A2 (en) 2006-06-26 2007-06-26 Semiconductor heterojunction devices based on sic

Publications (3)

Publication Number Publication Date
JP2009542032A JP2009542032A (ja) 2009-11-26
JP2009542032A5 true JP2009542032A5 (ja) 2010-07-29
JP5286259B2 JP5286259B2 (ja) 2013-09-11

Family

ID=38657593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009518199A Expired - Fee Related JP5286259B2 (ja) 2006-06-26 2007-06-26 ＳｉＣに基づく半導体ヘテロ接合デバイス

Country Status (4)

Country Link
US (2) US7683400B1 (ja)
EP (1) EP2041795B1 (ja)
JP (1) JP5286259B2 (ja)
WO (1) WO2008002521A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281831A (en) 1990-10-31 1994-01-25 Kabushiki Kaisha Toshiba Optical semiconductor device
SE9503630D0 (sv) 1995-10-18 1995-10-18 Abb Research Ltd A semiconductor device having a heterojunction
JP3201993B2 (ja) * 1998-04-28 2001-08-27 松下電器産業株式会社 半導体装置とその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
SE9900358D0 (sv) 1999-02-03 1999-02-03 Ind Mikroelektronikcentrum Ab A lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor
DE60042045D1 (de) 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2007528593A5 (ja)
JP2010161339A5 (ja)
JP2006286954A5 (ja)
JP2015065233A5 (ja)
JP2008538655A5 (ja)
JP2008503104A5 (ja)
JP2009514252A5 (ja)
JP2007520891A5 (ja)
WO2008024587A3 (en) A heterojunction bipolar transistor (hbt) with periodic multi layer base
JP2009283496A5 (ja)
JP2008511173A5 (ja)
JP2011040445A5 (ja)
JP2011529639A5 (ja)
JP2007500952A5 (ja)
JP2008520097A5 (ja)
JP2009158936A5 (ja)
JP2012508455A5 (ja)
JP2014075594A5 (ja)
WO2007053686A3 (en) Monolithically integrated semiconductor materials and devices
EP2333822A3 (en) High voltage durability III-nitride semiconductor device
WO2006124387A3 (en) Gallium nitride high electron mobility transistor structure
JP2007533137A5 (ja)
JP2014093526A5 (ja)
JP2008519434A5 (ja)
TW200605403A (en) Improved substrate buffer structure for group Ⅲ nitride devices