JP5286259B2 - ＳｉＣに基づく半導体ヘテロ接合デバイス - Google Patents

ＳｉＣに基づく半導体ヘテロ接合デバイス Download PDF

Info

Publication number
JP5286259B2
JP5286259B2 JP2009518199A JP2009518199A JP5286259B2 JP 5286259 B2 JP5286259 B2 JP 5286259B2 JP 2009518199 A JP2009518199 A JP 2009518199A JP 2009518199 A JP2009518199 A JP 2009518199A JP 5286259 B2 JP5286259 B2 JP 5286259B2
Authority
JP
Japan
Prior art keywords
sic
semiconductor device
layer
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009518199A
Other languages
English (en)
Other versions
JP2009542032A5 (ja
JP2009542032A (ja
Inventor
シン，ナーシング，ビー．
ワグナー，ブライアン，ピー．
ヌートソン，デイビッド，ジェイ．
オーマー，ミッシェル，イー．
バーグマンズ，アンドレ
トムソン，ダレン
カーラー，デイビッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2009542032A publication Critical patent/JP2009542032A/ja
Publication of JP2009542032A5 publication Critical patent/JP2009542032A5/ja
Application granted granted Critical
Publication of JP5286259B2 publication Critical patent/JP5286259B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

半導体デバイスは、ドープされた炭化珪素のヘテロ接合を有する。
窒化ガリウム（ＧａＮ）は、高速、高出力トランジスタデバイスで潜在的な用途を有する、典型的な幅広いバンドギャップの半導体材料である。これらのデバイスを製造する上での主な欠点の一つは、エピタキシャル成長のための好適な基板の限られた入手可能性である。安価で大きな面積を有する、炭化珪素（ＳｉＣ）のような高品質のバルク単結晶基板が、デバイス製造のためのエピタキシャル層である、ＧａＮ及びその他のタイプの成長にとって好ましい。関連技術のある実施例では、ＧａＮエピタキシャル層が、単結晶ＧａＮ基板上にホモエピタキシャル成長させられている。しかしながら、これらのウエーハのコストは高く、有用性を妨げている。
通常のヘテロ構造では、ＧａＮデバイスのような高周波ＩＩＩ−Ｖ族半導体デバイスについては、性能の改良をすでに実現している。当初、ガリウム砒素（ＧａＡｓ）金属−半導体電界トランジスタ（ＭＥＳＦＥＴｓ）は、高周波の用途では支配的なデバイスであった。その後、いくつかの異なるヘテロ構造が、ＡｌＧａＡｓ／ＧａＡｓ（ΔＥg〜０．４ｅＶ）及びＩｎＡｌＡｓ／ＩｎＧａＡｓ（ΔＥg〜０．８ｅＶ）を含むこの材料系で開発された。これらのヘテロ構造を利用する高電子移動度トランジスタ（ＨＥＭＴｓ）は、それらのＭＥＳＦＥＴの対応物を凌ぎうる。例えば、最適化したＭＥＳＦＥＴｓは、１６０ＧＨｚの最大動作周波数（ｆmax）を示すが、ＧａＡｓの擬似（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）高電子移動度トランジスタ（ＰＨＥＭＴｓ）は、２９０ＧＨｚの最大周波数（ｆｍａｘ）の値を実現し、ＩｎＰのＰＨＥＭＴｓは、６００ＧＨｚの周波数を実現している。
現在、ＧａＮフィルムは、単結晶ＳｉＣ又はサファイアのいずれか上で、ヘテロエピタキシャル成長により製造されている。ＧａＮ（４．８Å）と、サファイア（４．７６３Å）又は４Ｈ−炭化珪素（３．０７３０Å）との間の格子不整合により、かなりの数の貫通転移が、成長工程間に形成される。
大きな径で、欠点が少なく、高品質のＳｉＣ構造を手ごろな価格で得るための研究では、ＳｉＣは、高出力マイクロ波デバイスについての優れた性能のため、重要で、幅広いバンドギャップＩＩＩ−Ｖ族半導体となっている。従って、ＳｉＣは、Ｘ−バンドでは利得、出力及び効率の点でＧａＡｓ及びＳｉと競合し、より高い周波数（Ｋａ及びＫｕ−バンド）ではより優れた性能さえ約束する。この技術についての具体的な目標は、高い効率及び高い線形を有する有効なブロードバンド・パワーＲＦトランスミッターであり、同様にマイクロ波の用途での送信／受信（Ｔ／Ｒ）モジュールのための、頑丈な低雑音受信機でもある。
上記技術が進歩することにより、炭化珪素は優れた候補となっている。しかしながら、ヘテロ構造デバイスについては、好適なＳｉＣヘテロ構造材料の入手困難性のため、実現されていなかった。
従って、幅広いバンドギャップ半導体デバイスについての要件を満たす、実用的な金属ドープＳｉＣ材料についての必要性が存在する。
それ故に、本発明の特徴の一つは、従来技術の制限及び不利を原因とする一以上の問題を実質的に未然に防ぐ、基板の製造に向けられている。
本発明の特徴は、物理気相輸送（ＰＶＴ）法を用いて成長させたＡｌドープＳｉＣ基板を提供することである。
本発明の特徴の一つは、金属ドープエピタキシャル層を成長させたＳｉＣ層を含む半導体デバイスに関する。
本発明のもう一つの特徴は、ＭがＡｌ、Ｇｅ又はＩｎであり、ｘが０〜１である、基板上にＳｉ(1-x)ＭxＣのエピタキシャルフィルムを成長させることにより、ＳｉＣ基板上に半導体デバイスを形成させるための方法に関する。
上記の一般的な記載と以下の発明の詳細な記載の両方は、例示的及び説明的であり、請求されているように本発明のさらなる説明を提供することを意図すると、理解されるべきである。
添付の図面は、本発明のさらなる理解を提供するために含まれ、この出願の一部に含まれかつ一部を構成し、本発明の実施態様を説明し、明細書と共に本発明の原理を説明する役割を果たす。
図面中で：
図１は、従来技術を超える本発明の優位性を示す。 図２ａ−２ｄは、ヘテロ構造を含む（Ｓｉ1-xＭx）Ｃを用いるＨＥＭＴの構造を示す。 図３は、ヘテロ構造中での劈開損傷についての走査電子顕微鏡（ＳＥＭ）の顕微鏡写真である。 図４は、ヘテロ構造の断面についてのＳＥＭの顕微鏡写真である。 図５は、ＰＶＤを用いて成長させたＳｉ(1-x)ＡｌxＣの形態（部分Ａ）を示す。 図６は、ＰＶＤを用いて成長させたＳｉ(1-x)ＡｌxＣの形態のもう一つの写真を示す。 図７は、ＰＶＤを用いて成長させたＳｉ(1-x)ＡｌxＣのエネルギー分散型分光（ＥＤＳ）スペクトルを示す。 図８は、ＰＶＤを用いて成長させたＳｉ(1-x)ＡｌxＣのオージェ電子分光（ＡＥＳ）スペクトルを示す。
言及は、現在の本発明の好ましい実施の態様に詳細になされており、本発明の実施例は、添付の図面中に示されている。
ドーパントとしてＡｌを利用することは、ＳｉＣ材料の移動度及びその他の特性ならびにＳｉＣから形成され得るヘテロ構造に、顕著に影響する。ＳｉＣ／ＡｌＳｉＣを形成するこの能力により、より高性能のＳｉＣデバイスを製造し得る。
例えばＡｌをドープすることによるエネルギー・バンドギャップの調整により、高電子移動度トランジスタ（ＨＥＭＴｓ）及びヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）のようなデバイスを、形成させ得る。ＩＩＩ−Ｖ族の材料系で、これらの材料は、ＭＳＦＥＴｓ及びバイポーラ接合トランジスタ（ＢＪＴｓ）よりはるかに優れた性能を提供し、パワーデバイスの高周波性能を増加させる点で重要である。本発明は、ＳｉＣ系を利用する同様のデバイスを形成するための経路を提供する。ＭがＡｌ、Ｇｅ又はＩｎである、ＳｉＣ／Ｓｉ(1-x)ＭxＣのヘテロ構造の導入を介して、ＳｉＣ ＭＥＳＦＥＴｓ中での改良が達成される。本発明は、更に幅広いオフセットを達成する可能性を伴う、エネルギーバンドのオフセットを提供する。これらの値は、従来技術であるＩＩＩ−Ｖの材料にみられるそれらの値に類似するか又は優れている。
図１は、２次元電子ガス（２ＤＥＧ）ヘテロ構造を形成するために用いるときの、従来技術と比較した本発明の優位性を示す。ここでＥｖは価数バンドエネルギーであり、Ｅｆはフェルミ・バンドエネルギーであり、Ｅｃは電気伝導性及びエネルギーである。幅広いバンドギャップの材料が、ドープされ、狭いバンドギャップの材料に隣接して位置したとき、キャリヤーは、より低いエネルギーでの状態の有効性により、幅広いバンドギャップの材料内の親ドーパントから狭いバンドギャップの材料へ移動し始める。境界では、バンドギャップの不連続性が、フェルミエネルギーより低くなるように、狭いバンドギャップ材料の伝導バンドを生じさせる。このバンドの曲がりは、電荷移動の結果であり、及びフェルミレベル下にエネルギーの低下は、電子濃度がその点で極めて高くなることによる。高電子濃度のこの領域は、極めて薄いため、２次元電子ガス（２−ＤＥＧ）として記載される。
図１は、ＡｌＧａＮ／ＧａＮのような従来技術が、ゲートラグ（表面トラップ）、ドレインラグ（緩衝トラップ）、高周波（ＲＦ）分散、高ゲートリークを生じ、電流低下さえも導き得る欠陥を形成しやすい傾向があることを示す。対照的に、ＳｉＣ基板へのＡｌ、Ｉｎ又はＧｅをドープする本発明は、これらの問題を緩和するために欠陥構造を減少できる。例えば、従来技術であるＡｌＧａＮ／ＧａＮの技術は、３００°Ｋで１３００ｃｍ2Ｎｓｅｃの電子移動度をもたらし得るが、本発明のＡｌ、Ｉｎ又はＧｅドープヘテロ構造では、３００°Ｋで約１５００−１８００ｃｍ2Ｎｓｅｃの電子移動度を達成し得る。従来技術であるＡｌＧａＮ／ＧａＮの技術は、高耐放射線性及び高絶縁破壊電圧をもたらすが、本発明のＡｌ、Ｉｎ又はＧｅドープヘテロ構造は、極めて高い耐放射線性及び絶縁破壊電圧を達成し得る。従来技術であるＡｌＧａＮ／ＧａＮの技術は、ＧａＮデバイスに相当する駆動電圧を得ることができるが、本発明のＡｌ、Ｉｎ又はＧｅドープヘテロ構造では、ＧａＮデバイスの約２倍の駆動電圧を達成し得る。更に、上記のＨＥＭＴは、従来技術であるＡｌＧａＮ／ＧａＮの技術に対し不確実な信頼性をもたらすが、本発明のドープ技術は高い信頼性を有するＳｉＣデバイスをもたらす。
図２ａ−２ｄは、本発明のヘテロ構造を含む（Ｓｉ1-xＭx）Ｃを用いて達成し得るＨＥＭＴの構造を示す。図２ａは、ＳｉＣ４緩衝層、（Ｓｉ1-xＭx）Ｃチャネル６、ＳｉＣバリヤ層８及びｎ+ＳｉＣ層１０が、ＳｉＣ基板２上に形成されていることを示す。（Ｓｉ1-xＭx）Ｃチャネル６で、ＭはＡｌ、Ｇｅ又はＩｎであってもよい。図２ａで、２ＤＥＧ層は、（Ｓｉ1-xＡｌx）Ｃチャネル６及びＳｉＣバリヤ層８の界面で見られる。図２ｂは、ＳｉＣ緩衝層１４、ＳｉＣチャネル層１６、（Ｓｉ1-xＭx）Ｃバリヤ層１８及びＮ+（Ｓｉ1-xＧｅx）Ｃ層２０が、ＳｉＣ基板１２上に形成されていることを示す。（Ｓｉ1-xＭx）Ｃバリヤ層１８で、ＭはＡｌ、Ｇｅ又はＩｎであってもよい。図２ｂで、２ＤＥＧ層はＳｉＣチャネル層１６及び（Ｓｉ1-xＭx）Ｃバリヤ層１７の界面で見られる。
図２ａ及び２ｂで示されるヘテロ構造を形成した後、トランジスタのようなパワーデバイスを製造できる。図２ｃ及び２ｄは、図２ａ及び２ｂのＳｉＣのヘテロ構造上にそれぞれ形成させたトランジスタ構造を示す。図２ｂ及び２ｃで、任意の活性層２２を形成し得る。次いで、ソース２４、ゲート２６及びドレイン２８を形成し得る。また、保護層３０を形成し得る。図２ｃ及び２ｄのトランジスタが、ＳｉＣ材料から形成されてもよい。それに代えて、トランジスタ構造が、Ｓｉ、ＧａＮ又はＡｌＧａＮの技術を通常の態様で用いて、形成されてもよい。このようにして形成されるトランジスタは、高周波移動度トランジスタ（ＨＦＭＴｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）又は高電子移動度トランジスタ（ＨＥＭＴｓ）である。
図２ａ−２ｄに示される構造を、蒸着、分子線エピタキシャル成長又はスパッタリングのようなエピタキシャル成長法を用いて形成し得る。構造を形成するために、化学気相成長法（ＣＶＤ）を含むその他の方法を用い得る。適当なＣＶＤ法には、大気圧ＣＶＤ（ＡＰＣＶＤ）、減圧ＣＶＤ（ＳＡＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）、プラズマ加速ＣＶＤ（ＰＥＣＶＤ）、高密度プラズマＣＶＤ（ＨＤＰＣＶＤ）、有機金属ＣＶＤ（ＭＯＣＶＤ）及び気相成長（ＶＰＥ）が含まれ得る。半導体の接合技術も用い得る。
本発明では、基板は（００１）の配向を有する６Ｈ ＳｉＣウエーハであってもよい。ソースＳｉＣ材料は粉末であってもよい。アルミニウム（Ａｌ）をドーパントとして用い得るが、ガリウム（Ｇａ）又はインジウム（Ｉｎ）を含むその他のドーパントを用いてもよい。好ましくは、アルミニウムをドーパントとして用い得る。
好適には０〜１０％、好ましくは０．０１〜１０％、更に好ましくは５〜７％、最も好ましくは６％のドーパント（Ｇｅ、Ｉｎ又は好ましくはＡｌのような）をグロースチェンバーのるつぼ内に設置し得る。好ましくはアルゴンをグロースチェンバー内で用い得る。しかしながら好適ないずれかの不活性ガス又は混合ガスを用いてもよい。約３０時間までの成長時間で、エピタキシャル成長したフィルムを製造し得る。成長時間はフィルムの所期の厚みにより、約１５時間の工程時間で約１２μｍのフィルム厚を製造し得る。ソース温度は約１８００〜２２００℃の範囲である。チェンバー圧は、５０〜４００Ｔｏｒｒの範囲である。
実施例１
基板は、（００１）配向を有する既存の６Ｈ ＳｉＣウエーハとした。ソースのＳｉＣ材料は粉末とした。アルミニウムをドーパントとして用いた。おおよそ６％のアルミニウムをるつぼ内に設置した。アルゴンをグロースチェンバー内で用いた。１５時間の成長時間で、エピタキシャル成長したフィルムを製造した。成長条件を表１に示す。
Figure 0005286259
成長したフィルムの形態について走査電子顕微鏡（ＳＥＭ）を用いて、このフィルムを特徴付けた。図３は、成長したフィルム断面の形態を示す。図３で、基板上でのフィルムの形成を容易に観察し得る。いくつかの劈開損傷は、ＳＥＭ観察のための断面サンプル製造での所産である。
図４は、成長したフィルム断面のその他のＳＥＭの写真である。図４で、フィルム表面の平滑性を容易に観察し得る。
図５は、本発明によるＳｉＣ基板上に堆積させたＡｌフィルム表面のＳＥＭの写真を示す。大きく平滑な部分は、低欠陥密度の形成したＡｌフィルムを示す。図５に典型的に示される低欠陥密度は、フィルム表面上に最小の格子欠陥を有する構造の形成を可能にする。図６は、本発明によるＳｉＣ基板上に堆積させたＡｌフィルム表面のその他のＳＥＭの写真である。図６は表面構造の均一な形態及び顕著なくぼみの欠落又は線欠陥を示す。図５及び６に示される平滑な表面構造は、２次元電子ガス（２−ＤＥＧ）を得ることを可能にする最適な接合形成である。
エネルギー分散型分光測定（ＥＤＳ）についての結果を図７に示す。Ａｌについてのピークを、１４００ｅＶの近傍で容易に観察できる。オージェ電子分光測定（ＡＥＳ）のピークについての積分を図８に示す。図８は、約６％Ａｌ、２７％Ｓｉ及び６６％Ｃである組成が確認されている。
フィルムの品質についても、Ｘ線法を用いて測定した。６％Ａｌドープ濃度については、格子定数が純粋ＳｉＣに極めて近いことを観察し得た。
結果として、本発明はＳｉＣ上に、ＣＶＤ、ＰＶＤ又はＭＯＣＶＤにより成長させ得る、ヘテロ構造のためのＳｉ(1-x)ＭxＣ材料を提供する。ＳｉＣ、好ましくはＡｌでドープされたＳｉＣは、バンドギャップが変化し、それ故にヘテロ構造が改質される。ＳｉＣ及びＡｌソースを用いるＳｉＣ−Ｓｉ(1-x)ＭxＣのヘテロ接合の成長は、改良された高周波移動度トランジスタ（ＨＦＭＴｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）及び高電子移動度トランジスタ（ＨＥＭＴｓ）の製造を可能とする。
上記の説明及びここで示される特定の実施の態様は、本発明の最良の実施の形態及びその原理の単なる具体例に過ぎず、変更及び付加が、当業者により、本発明の精神及び意図を逸脱することなく容易に成し得、それ故に添付の特許請求の範囲のみにより限定して理解される。

Claims (17)

  1. ＳｉＣ基板上に形成させたＳｉ(1-x)ＭxＣ（式中、ＭがＡｌ又はＩｎであり、ｘが０〜１である）のヘテロ接合を含み、前記ヘテロ接合が、Ｓｉ(1-x)ＭxＣ又はＳｉＣチャネル層、前記チャネル層それぞれの上のＳｉＣ又はＳｉ(1-x)ＭxＣバリア層、及び前記バリア層それぞれの上のｎ＋ＳｉＣ又はｎ＋Ｓｉ(1-x)ＧｅxＣ層とを含む半導体デバイス。
  2. 前記ヘテロ接合が、ドープされた（００１）ＳｉＣから形成される請求項１に記載の半導体デバイス。
  3. 前記ｘが約０．０６である請求項１又は２に記載の半導体デバイス。
  4. 前記Ｓｉ(1-x)ＭxＣのヘテロ接合が、約１２μｍの厚さのＳｉ(1-x)ＭxＣ層を含む請求項１〜３のいずれか１つに記載の半導体デバイス。
  5. 前記ＭがＡｌである請求項１〜４のいずれか１つに記載の半導体デバイス。
  6. 前記ＭがＩｎである請求項１〜４のいずれか１つに記載の半導体デバイス。
  7. 前記ｘが０．０００１〜０．１である請求項１，２及び４〜６のいずれか１つに記載の半導体デバイス。
  8. ＳｉＣ基板、
    前記基板上に形成させたＳｉ(1-x)ＭxＣ（式中、ＭがＡｌ又はＩｎであり、ｘが０〜１である）のエピタキシャルフィルム、
    前記Ｓｉ(1-x)ＭxＣフィルム上に形成させたＳｉＣ又はＳｉ(1-x)ＧｅxＣ層、及び
    前記エピタキシャルフィルム上に形成させた少なくとも一つのトランジスタ構造を含む半導体デバイス。
  9. 前記トランジスタ構造が、高周波移動度トランジスタ、ヘテロ接合バイポーラトランジスタ又は高電子移動度トランジスタを含む請求項８に記載の半導体デバイス。
  10. 前記ｘが約０．０６である請求項８又は９に記載の半導体デバイス。
  11. 前記エピタキシャルフィルムが、ドープされた（００１）ＳｉＣから形成される請求項８〜１０のいずれか１つに記載の半導体デバイス。
  12. Ｓｉ(1-x)ＭxＣの前記エピタキシャルフィルムが、約１２μｍの厚さを有する請求項８〜１１のいずれか１つに記載の半導体デバイス。
  13. ＳｉＣ緩衝層を前記基板と前記エピタキシャルフィルムとの間に形成させた請求項８〜１２のいずれか１つに記載の半導体デバイス。
  14. 前記ＳｉＣ緩衝層とＳｉＣチャネル層が、前記基板とエピタキシャルフィルムとの間に形成されている請求項８〜１３のいずれか１つに記載の半導体デバイス。
  15. 前記ＭがＡｌである請求項８〜１４のいずれか１つに記載の半導体デバイス。
  16. 前記ＭがＩｎである請求項８〜１４のいずれか１つに記載の半導体デバイス。
  17. 前記ｘが０．０００１〜０．１である請求項８，９及び１１〜１６のいずれか１つに記載の半導体デバイス。
JP2009518199A 2006-06-26 2007-06-26 ＳｉＣに基づく半導体ヘテロ接合デバイス Expired - Fee Related JP5286259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/474,398 US7683400B1 (en) 2006-06-26 2006-06-26 Semiconductor heterojunction devices based on SiC
US11/474,398 2006-06-26
PCT/US2007/014697 WO2008002521A2 (en) 2006-06-26 2007-06-26 Semiconductor heterojunction devices based on sic

Publications (3)

Publication Number Publication Date
JP2009542032A JP2009542032A (ja) 2009-11-26
JP2009542032A5 JP2009542032A5 (ja) 2010-07-29
JP5286259B2 true JP5286259B2 (ja) 2013-09-11

Family

ID=38657593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009518199A Expired - Fee Related JP5286259B2 (ja) 2006-06-26 2007-06-26 ＳｉＣに基づく半導体ヘテロ接合デバイス

Country Status (4)

Country Link
US (2) US7683400B1 (ja)
EP (1) EP2041795B1 (ja)
JP (1) JP5286259B2 (ja)
WO (1) WO2008002521A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130008280A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 안정성이 우수한 질화물계 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281831A (en) 1990-10-31 1994-01-25 Kabushiki Kaisha Toshiba Optical semiconductor device
SE9503630D0 (sv) 1995-10-18 1995-10-18 Abb Research Ltd A semiconductor device having a heterojunction
JP3201993B2 (ja) * 1998-04-28 2001-08-27 松下電器産業株式会社 半導体装置とその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
SE9900358D0 (sv) 1999-02-03 1999-02-03 Ind Mikroelektronikcentrum Ab A lateral field effect transistor of SiC, a method for production thereof and a use of such a transistor
DE60042045D1 (de) 1999-06-22 2009-06-04 Panasonic Corp Heteroübergangsbipolartransistoren und entsprechende Herstellungsverfahren
JP2005011915A (ja) * 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
JP4874527B2 (ja) * 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法

Also Published As

Publication number Publication date
US20100192840A1 (en) 2010-08-05
WO2008002521A2 (en) 2008-01-03
JP2009542032A (ja) 2009-11-26
WO2008002521A3 (en) 2008-02-14
US7855108B2 (en) 2010-12-21
EP2041795B1 (en) 2016-05-04
EP2041795A2 (en) 2009-04-01
US7683400B1 (en) 2010-03-23

Similar Documents

Publication Publication Date Title
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
CA2447058C (en) Group-iii nitride based high electron mobility transistor (hemt) with barrier/spacer layer
US7626217B2 (en) Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
WO2011099097A1 (ja) 窒化物半導体装置及びその製造方法
US8357571B2 (en) Methods of forming semiconductor contacts
US9112010B2 (en) Nitride-based semiconductor device
JP2013089970A (ja) 第ｉｉｉ族金属窒化物−絶縁半導体ヘテロ構造電界効果トランジスタ
JP2012142629A (ja) 炭化シリコン基板上のｉｉｉ族窒化物エピタキシャル層
KR20030023742A (ko) 질화 인듐 갈륨 채널의 고전자 이동도 트랜지스터 및 그제조 방법
JP2012015304A (ja) 半導体装置
JP2015527749A (ja) Ｉｎｇａｎチャネルのｎ極のｇａｎｈｅｍｔ特性
JP2014107566A (ja) フッ化物系または塩化物系化合物を含むゲート誘電体を備えたｉｉｉ族窒化物系トランジスタ
JP2007095873A (ja) 電界効果トランジスタ用エピタキシャル基板
Zhang et al. N-polar AlN nucleation layers grown by hot-wall MOCVD on SiC: Effects of substrate orientation on the polarity, surface morphology and crystal quality
Wong et al. Growth and fabrication of AlGaN/GaN HEMT on SiC substrate
CN111863945A (zh) 一种高阻氮化镓及其异质结构的制备方法
JP5286259B2 (ja) ＳｉＣに基づく半導体ヘテロ接合デバイス
US20230223467A1 (en) HIGH ELECTRON MOBILITY TRANSISTORS (HEMTS) INCLUDING A YTTRIUM (Y) AND ALUMINUM NITRIDE (AlN) (YAlN) ALLOY LAYER
CN213212169U (zh) 一种半导体器件的外延结构及半导体器件
US20210193820A1 (en) Semiconductor structure and forming method thereof
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
US20230207677A1 (en) AlN CHANNEL HETEROSTRUCTURE FIELD EFFECT TRANSISTOR
Jatal et al. AlGaN/GaN based HEMTs on SiC/Si-substrates: influences on high frequency performance
WO2023109866A1 (zh) 半导体器件的外延结构及其制备方法、半导体器件
CN107546261A (zh) 半绝缘GaN薄膜及高电子迁移率晶体管外延结构

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100614

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110912

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5286259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees