JP2009536449A - ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ - Google Patents

ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ Download PDF

Info

Publication number
JP2009536449A
JP2009536449A JP2009508156A JP2009508156A JP2009536449A JP 2009536449 A JP2009536449 A JP 2009536449A JP 2009508156 A JP2009508156 A JP 2009508156A JP 2009508156 A JP2009508156 A JP 2009508156A JP 2009536449 A JP2009536449 A JP 2009536449A
Authority
JP
Japan
Prior art keywords
region
well
deep
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009508156A
Other languages
English (en)
Other versions
JP5175271B2 (ja
Inventor
クナイプ マルティン
レーラー ゲオルク
ムン パク ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of JP2009536449A publication Critical patent/JP2009536449A/ja
Application granted granted Critical
Publication of JP5175271B2 publication Critical patent/JP5175271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Abstract

本発明は、ｐドープボディがディープｎウェルを介してｐドープ基板から絶縁されており、ディープｎウェルの最小深さ位置がピンチオフ領域となっている、高電圧ＮＭＯＳトランジスタに関する。ドレイン電位が高くなるにつれて空間電荷領域が形成されることにより、ドレイン電位の遮蔽が達成される。なぜなら空間電荷領域がソースとドレインとのあいだのピンチオフ領域でフィールド酸化物に接触するからである。本発明のトランジスタは高電圧でのハイサイド動作が可能である。

Description

こんにちのマイクロエレクトリカルメカニカルシステムＭＥＭＳ、エレクトロルミネセンスランプまたはピエゾアンプなどのシリコンデバイスは１００Ｖ〜１５０Ｖの動作電圧を有している。これらのデバイスの切り換えには、ＶＤＤ近傍のハイサイド側で切り換え可能な高電圧ＮＭＯＳＦＥＴが用いられ、ドレイン‐基板間の寄生電流が回避される。
ただし、ドープされたトランジスタの領域の内部で大きく電位を降下させるために低濃度にドープされた厚いエピタキシャル層が必要となり、このことが高コスト化をまねく。
前述の欠点を克服し、シリコンの表面からのデバイス深さを低減するために、デバイスのセンシティブな部分の電場が低減されるように使用されるウェルを注意深く設計し、デバイスと既存の低電圧の論理回路との適合性を保持しなければならない。デバイスのセンシティブな部分はソース領域とドレイン領域とのあいだに配置されたフィールド酸化物のバーズビーク領域に存在する。バーズビーク領域は３次元的に見てボディウェルの下方、デバイスの角近傍に位置する。ハイサイド動作の鍵となるのはｐドープ基板からのチャネルの絶縁である。ふつう当該の絶縁はボディウェルをｎドープウェルの内部に配置することによって行われる。通常、ボディウェルと基板とのあいだの距離によってチャネルと基板との絶縁の度合が定まる。また、大きな距離を設ければ、ソースおよびボディが基板電位の上方または下方にバイアスされ、ｐボディ、ディープｎウェルおよびｐドープ基板から成る寄生ｐｎｐバイポーラトランジスタのβパラメータが低減される。
通常、ディープｎウェルはステップ式の高温駆動によってボディ内に形成される。これにより高いドープ濃度を有する典型的なウェル特性が得られる。よってシリコン表面の近傍に急峻なボディ‐ディープｎウェル接合領域が形成される。
本発明の課題は、ハイサイド側で切り換え可能でありかつ１５０Ｖ以上の動作電圧において広範囲に信頼性の高い動作特性の得られる高電圧ＮＭＯＳトランジスタを提供することである。
この課題は請求項１記載の特徴を有するトランジスタにより解決される。本発明の有利な実施形態は従属請求項に記載されている。
本発明は、基板、該基板の表面近傍に形成されたディープｎウェル、該ディープｎウェル内に配置され高濃度にｎドープされたソースおよびドレイン、該ソースと該ドレインとのあいだの前記ディープｎウェルの表面に配置されたフィールド酸化物領域またはシャロウトレンチ領域（シャロウトレンチアイソレーション）、該フィールド酸化物領域と前記ソースとのあいだに配置されたｐドープチャネル領域、ならびに、前記フィールド酸化物領および前記チャネル領域を部分的にカバーするゲートを有している、高電圧ＮＭＯＳ型トランジスタに関する。本発明によれば、前記ディープｎウェルは前記フィールド酸化物領域の中央下方、すなわち前記フィールド酸化物領域の前記ソースに面する縁と前記ドレインに面する縁とのあいだの中点の近傍にピンチオフ領域を有しており、前記ディープｎウェルは前記ピンチオフ領域に最小深さを有する。
ピンチオフ領域はトランジスタのドリフト領域を２つのドリフト部分領域へ分割している。第１のドリフト部分領域はドレインコンタクトの周囲に存在する。当該の領域ではソース‐ドレイン電圧（Ｓ／Ｄ電圧）の大部分が降下する。トランジスタのディープｎウェルのｎ型ドリフト領域はフィールド酸化物領域の中央近傍でピンチオフされている。これは、ドレインの高電位により空間電荷が形成され、空間電荷領域がフィールド酸化物に接触して、フィールド酸化物からｐｎ接合領域までの距離が最小となるからである。したがって、ドレインが高電位にあるという情報はチャネル領域には到達しない。ドレイン電位の付加的な増大はドリフト領域のドレイン部分において克服されなければならない。第２のドリフト部分領域およびチャネルは増大するドレイン電位とは関係なく相対的に小さな電圧降下しか起こさないと見なせるので、フィールド酸化物のバーズビーク近傍のチャネル領域の限界点での電界強度は最大値に固定される。当該の最大値はブレークダウン値よりも小さく、ドレイン電位からは独立している。当該のコンセプトは１００Ｖ〜２００Ｖの高いソース‐ドレイン電圧（Ｓ／Ｄ電圧）にとって有効である。
ディープｎウェルは２つの部分を有しており、第１の部分はソースの領域に、第２の部分はドレインの領域に配置されている。２つの部分はピンチオフ領域において重なっており、重なっている領域でのディープｎウェルの深さはソースおよびドレインでの２つの部分の中心の深さよりも小さい。
トランジスタのハイサイド動作中、ソース‐ドレイン間の電圧ＶＤＳがゼロ近傍にあるとき、ピンチオフ領域内のドリフト領域の導電性は低減される。この問題を克服するために、以下の手段が提案される。
平坦なシャロウｎウェルＳＮが基板の表面近傍のピンチオフ領域内に配置されており、これによりディープｎウェルＤＮのｎドープ濃度が高められる。結果として、トランジスタのオン抵抗が低減され、当該の領域の導電性は高められる。シャロウｎウェルの所望される領域にレジストマスクを用いたｎインプランテーションを行うことによって平坦なシャロウｎウェルＳＮを形成するあいだ、ウィンドウの寸法および位置はレイアウトパラメータとして用いられる。これによりトランジスタが最適化されて最良のパフォーマンスが得られる。
ソースの下方、フィールド酸化物の縁から離れたところにディープｐウェルＤＰが配置される。ディープｐウェルＤＰ内にシャロウｐウェルＳＰが配置され、これにより表面からシャロウｐウェルＳＰへ向かって増大するｐドープ濃度の勾配が形成される。ソースはシャロウｐウェル内へ延在している。
ディープｐウェルＤＰと隣接するフィールド酸化物領域の縁とのあいだにディープｐバッファウェル領域が形成される。ここでフィールド酸化物領域の縁はバーズビークを形成している。バッファウェルは最も高いｎドープ濃度を基板表面から離れた中央部に有している。ディープｐウェルＤＰのドーパントを拡散させることにより、バッファウェル近傍のドープ濃度は低減される。これにより限界点での電界強度が低減され、ブレークダウン電圧が増大される。
ゲートの下方、ドリフト領域内の基板表面近傍において、トランジスタのオン状態でのゲート電位により、電子が蓄積される。ピンチオフポイントにおけるドリフト領域の導電性を高めるために、ゲートはチャネル領域から少なくともピンチオフポイントまで（有利にはさらに１ｂｉｔ先のポイントまで）延在しなければならない。
フィールドプレートは第１のメタライゼーション層において基板表面およびゲートから絶縁層を介して絶縁されている。当該のフィールドプレートは第１のメタライゼーション層からパターニングされ、ビアを介してゲートポリに電気的に接続されている。また当該のフィールドプレートは第２のドリフト部分領域の上方でゲートポリに部分的に重なっている。これにより第２のドリフト部分領域の電場は低減される。第２のドリフト部分領域の上方の酸化物において電位が大きく降下するからである。
上述したトランジスタは少なくとも１５０Ｖから少なくとも２００Ｖまでのブレークダウン電圧を有している。このようにすれば当該のトランジスタを高い電圧値を有する切換装置に用いることができる。ハイサイド動作が行われると、基板電位はソース電位に比べて著しく低くなる。したがって、当該のトランジスタは種々の動作電圧を要する他の装置にも適用可能となる。
以下に本発明を実施例および添付図に則して詳細に説明する。
図１には従来技術による高電圧ＮＭＯＳトランジスタが示されている。図２にはピンチオフ領域を備えた絶縁型高電圧ＮＭＯＳトランジスタが示されている。図３には空間電荷領域を備えた絶縁型高電圧ＮＭＯＳトランジスタが示されている。図４には本発明の改善されたトランジスタが示されている。図５には種々の基板電位でのトランジスタの転移曲線（the transfer curves）が示されている。図６には種々のゲート電圧でのトランジスタの出力曲線が示されている。図７には図４の最適な実施例でシミュレーションされた純ドープ特性が示されている。
図１にはハイサイド動作に用いられる従来の高電圧ＮＭＯＳトランジスタの構造が示されている。典型的にはトランジスタ用のｐドープされたｐボディがｎドープされたディープｎウェルＤＮに配置されている。ディープｎウェルＤＮはｐドープ基板ＳＵへのステップ式の高温駆動により形成される。ｐボディはｐドープされたディープｐウェルＤＰを含み、このディープｐウェルにはシャロウｐウェルＳＰが配置されている。
重要なパラメータはディープｐウェルＤＰから基板ＳＵまでの距離Ａである。最も高い電位の降下をともなうブレークダウン領域Ｘは半導体ボディの表面近傍、ディープｐウェルＤＰとディープｎウェルＤＮとの境界に位置している。一般に、距離Ａは良好なチャネル分離、ハイサイドの高い切換電圧、ならびに低い寄生ｐｎｐバイポーラトランジスタのβパラメータを可能にする大きさでなければならない。また大きな距離Ａによって基板下方のソースおよびボディがオフ電流状態へバイアスされる。これは逆極性の動作にとって重要である。ボディ‐ｐ基板間の電圧の最大値はドレイン‐ｐ基板間の電圧の最大値に等しく、これらの最大値は最大距離Ａを必要とする。この場合にのみ、デバイスはソース‐ドレイン電圧（Ｓ／Ｄ電圧）の範囲全体を越えるハイサイドスイッチとして機能する。垂直の寄生ｐｎｐバイポーラトランジスタの低いβパラメータは、ボディ電圧がドレイン電圧に対して正となるとき、誘導負荷によって生じる基板電流を回避するために重要である。
これにより高いドープ濃度を有する図１の公知のトランジスタの典型的なウェル特性が得られる。よってシリコン表面近傍のポイントＸに急峻なｐボディ‐ディープｎウェル接合領域が形成される。逆極性すなわちＶＤ＝ＶＳｕｂｓｔｒａｔｅ＞ＶＢｏｄｙ＝ＶＳのケースでは、ブレークダウンポイントがソースＳＯおよびボディコンタクトＢＫの下方の領域へシフトされる。なぜならこの場合空間電荷領域が消失するからである。ディープｐウェルＤＰは、チャネル長さＬを有するチャネルウェルとしてのシャロウｐウェルＳＰとディープｎウェルＤＮとのあいだのブレークダウンを回避するためのバッファ層のように機能する。ディープｎウェルＤＮのインプランテーションに対する用量、駆動温度および駆動時間を用いて、図１のデバイスは１００Ｖ以下のハイサイド側の阻止電圧へ制限される。
図２にはトランジスタ装置の構造が示されている。ここではディープｎウェルＤＮがフィールド酸化物ＦＯから基板ＳＵまでの距離Ｂが最小となる位置すなわちピンチオフポイントＰＯを有している。ディープｎウェルＤＮの最大深さはドレインＤＲの下方およびディープｐウェルＤＰの下方に位置しており、これによりディープｐウェルＤＰから基板ＳＵまでの距離Ａが充分な大きさで得られる。他の構造は前述したものと同様である。ドレインＤＲはｎドープされたシャロウｎウェルＳＮ内に位置している。ゲートＧはポリシリコンから成っており、ソースＳＯからフィールド酸化物領域ＦＯの中央まで延在してソース領域およびドレイン領域を分離している。フィールドプレートをドリフト領域から分離するというコンセプトはフィールドの酸化またはシャロウトレンチの酸化によって行われる。新たな構造として、フィールドプレートＦＰは第１のメタライゼーション層内でゲートＧの上方に配置される。ゲートＧは少なくとも最小距離Ｂを有するピンチオフポイントＰＯまで延在し、これにより別のデバイスパラメータすなわちドレインＤＲからゲートＧのドレイン側の縁までの距離Ｃが生じる。フィールドプレートＦＰはゲートのドレイン側の縁を越えて延在する。フィールドプレートのソース側の縁は金属とポリとのコンタクト接続が可能となるように配置される。
図３には高電圧での動作の様子が示されている。全ての端子がアース電位にあり、ドレイン電位が引き上げられる場合、空間電荷領域ＳＣ（図の網掛け領域）は基板とディープｐウェルＤＰとのあいだに形成される。所定のドレイン電圧Ｖｐｉｎｃｈにおいて、空間電荷領域ＳＣは最小距離Ｂのポイントでフィールド酸化物領域ＦＯに接触する。付加的なドレイン電位はドレインＤＲとピンチオフポイントＰＯとのあいだのドレイン部において降下する。ドレイン電位は空間電荷領域によってシールドされる。これによりポイントＸ２でフィールド限界値および高いブレークダウン電圧が得られる。この構造によりトランジスタの小さなオン抵抗（スイッチオン状態での抵抗）がドレイン電圧Ｖｐｉｎｃｈを下回るソース電圧によって導出される。ピンチオフポイントＰＯでの電位を越えるソース電圧においてはオン電流が低減される。バリアは最小距離Ｂの近傍の電位を定める基板電位によって生じる。
図５には種々の基板電位での典型的な転移曲線が示されている。オン抵抗はデバイスの電圧ＶＤＤ近傍の高電圧によって強く変動し、ＶＤＤが増大する場合にさらに高くなることがわかる。図２，図３のデバイスでＶＳ＝ＶＢ＝ＶＳｕｂ＝０Ｖのとき測定される阻止電圧は約１５５Ｖである。
図４には改善されたトランジスタ装置が示されている。ゲートポリはドリフト領域に電子を蓄積し、ピンチオフポイントＰＯを介してこれらを輸送する。これは特に大きなゲート‐ソース電圧ＶＧＳで動作するデバイスにとって有利である。デバイスを最適化するためにゲートポリはピンチオフポイントＰＯの近傍へ引き出される。レイアウトパラメータである距離Ｃは高いパフォーマンスを得るために最適化される。ゲートポリがピンチオフポイントの近傍に存在する場合、当該のトランジスタを２つの高電圧トランジスタから成る直列回路と見なすことができる。第１のトランジスタは、正規のチャネル、バーズビークおよびピンチオフポイントＰＯまでの第１のドリフト部分領域から成る。第２のトランジスタのドリフト領域はピンチオフポイントＰＯから開始する。第２のトランジスタのチャネルは寄生フィールドトランジスタとして同様に作用する第１のトランジスタのドリフト領域である。
ディープｎウェルＤＮはインプランテーションマスクを介したｎドーパントのインプランテーションＮＩによって形成される。インプランテーションマスクは長さＤのレジスト領域を有する。長さＤをできるだけ小さくして距離Ｂを最適値としなければならない。距離Ｂを大きくすることによりブレークダウン電圧が低減される。こうしてポイントＸ２でドリフト抵抗の最小値ひいてはオン抵抗の最小値が得られる。ただし長さＤが小さくなると電界強度はバーズビークの個所で増大する。プロセス条件を正確に制御するために、専用のＳＮインプランテーションがピンチオフポイントＰＯに適用される。これによりディープｎウェルＤＮの用量変化の影響が低減される。ＳＮインプランテーションのウィンドウＳＮＷは高いパフォーマンスを得るために最適化される。
バーズビーク近傍のブレークダウン電圧はできるだけ高くなければならない。ｐドープされたバッファウェルＢＷはチャネル領域とフィールド酸化物領域のソース側の縁とのあいだにインプランテーションされる。これによりこの位置での電界強度が低減され、ブレークダウン電圧が引き上げられる。バッファウェルＢＷはバーズビークの周囲のディープｎウェルＤＮに対して反対にドープされる。つまり、空間電荷領域は増大されるが、小さな電界強度を有する。バッファウェルは表面に接触するもののチャネル領域ＣＨでのドープ濃度より低いドープ濃度を有する。バッファウェルとともに距離Ｂは増大される。つまり距離ＢはバッファウェルＢＷに必要な大きさに選定される。
図６には本発明によって形成される典型的なトランジスタ装置のハイサイドでの切換動作が示されている。ソース‐ドレイン電圧ＶＤＳの関数がトランジスタ電流ＩＤＳの急激な上昇を呈している曲線として表されている。電圧ＶＤＳが増大するとき、オン電流ＩＤＳは１５０Ｖ〜２００Ｖの高電圧でブレークダウンが発生するまで一定である。切り換えはゲート電圧５Ｖ〜２０Ｖに対して行われ、これはゲートに接続されたＣＭＯＳ論理デバイスを小さな電圧によって切り換えるために有効である。
図７には図４の実施例のトランジスタ装置によってシミュレートされた純ドープ特性が示されている。
本発明は前述した実施例に限定されない。特許請求の範囲に規定された本発明の範囲から離れることなく、実施例の詳細な構造に対して種々の修正を加えることができる。
従来技術による高電圧ＮＭＯＳトランジスタを示す図である。 ピンチオフ領域を備えた絶縁型高電圧ＮＭＯＳトランジスタを示す図である。 空間電荷領域を備えた絶縁型高電圧ＮＭＯＳトランジスタを示す図である。 本発明の改善されたトランジスタを示す図である。 種々の基板電位でのトランジスタの転移曲線を示す図である。 種々のゲート電圧でのトランジスタの出力曲線を示す図である。 図４の最適な実施例でシミュレーションされた純ドープ特性を示す図である。

Claims (13)

  1. 基板、該基板の表面近傍に形成されたディープｎウェル（ＤＮ）、該ディープｎウェル内に配置された高濃度にｎドープされたソース（ＳＯ）およびドレイン（ＤＲ）、該ソースと該ドレインとのあいだの前記ディープｎウェルの表面に配置されフィールド酸化物領域（ＦＯ）またはシャロウトレンチ領域、該フィールド酸化物領域または該シャロウトレンチ領域と前記ソースとのあいだに配置されたｐドープチャネル領域（ＣＨ）、前記フィールド酸化物領域または前記シャロウトレンチ領域および前記チャネル領域を部分的にカバーするゲート（Ｇ）、ならびに、前記ディープｎウェルを介して前記基板から絶縁されたボディを有しており、前記ディープｎウェルは前記フィールド酸化物領域の中央下方にピンチオフ領域（ＰＯ）を有しており、前記ディープｎウェルは該ピンチオフ領域に最小深さを有しており、前記ゲートは前記ディープｎウェルの最小深さのピンチオフポイントの上方に延在している
    ことを特徴とする高電圧ＮＭＯＳ型トランジスタ。
  2. 前記ディープｎウェルは２つの部分に分割されており、第１の部分は前記ソースの領域に配置されており、第２の部分は前記ドレインの領域に配置されており、該２つの部分は前記ピンチオフ領域に重なっており、重なっている領域での前記ディープｎウェルの深さは前記ボディおよび前記ドレインでのそれぞれの深さよりも小さい、請求項１記載のトランジスタ。
  3. 平坦なシャロウｎウェル（ＳＮ）が前記基板の表面近傍の前記ピンチオフ領域内に配置されており、これにより前記ディープｎウェル（ＤＮ）のｎドープ濃度が高められる、請求項１または２記載のトランジスタ。
  4. ディープｐウェル（ＤＰ）が前記ソースの下方、前記フィールド酸化物領域の縁または前記シャロウトレンチ領域（シャロウトレンチアイソレーション）の縁から離れたところに配置されている、請求項１から３までのいずれか１項記載のトランジスタ。
  5. シャロウｐウェル（ＳＰ）が前記ディープｐウェル（ＤＰ）内に配置されており、これにより表面から前記シャロウｐウェル（ＳＰ）へ向かって増大するｐドープ濃度の勾配が形成される、請求項４記載のトランジスタ。
  6. ディープｐバッファウェル領域（ＢＷ）が前記ディープｐウェル（ＤＰ）と前記フィールド酸化物領域（ＦＯ）の縁または前記シャロウトレンチ領域の縁とのあいだに配置されており、該ディープｐバッファウェル領域は前記基板の表面から離れた中央の位置に高いｐドープ濃度を有する、請求項４または５記載のトランジスタ。
  7. 前記ソース（ＳＯ）は前記シャロウｐウェル（ＳＰ）内に配置されている、請求項３から６までのいずれか１項記載のトランジスタ。
  8. 第１のメタライゼーション層にパターニングされたフィールドプレート（ＦＰ）は前記基板表面および前記ゲートから絶縁層を介して絶縁されておりかつスルーコンタクトを介して前記ゲートに電気的に接続されており、前記フィールドプレートは前記フィールド酸化物領域（ＦＯ）の中央または前記シャロウトレンチ領域の中央から前記フィールド酸化物領域のうち前記ドレイン（ＤＲ）に向かう縁まで延在して前記ゲートに重なっている、請求項１から７までのいずれか１項記載のトランジスタ。
  9. 当該のトランジスタは少なくとも１５０Ｖのブレークダウン電圧を有する、請求項１から８までのいずれか１項記載のトランジスタ。
  10. 当該のトランジスタは０Ｖ〜２００Ｖのブレークダウン電圧を有する、請求項１から８までのいずれか１項記載のトランジスタ。
  11. 前記ゲート（Ｇ）および前記フィールド酸化物領域（ＦＯ）はそれぞれ前記ドレイン（ＤＲ）ヘ向かう縁を有しており、前記ゲートの縁は前記フィールド酸化物領域の縁と前記ディープｎウェル（ＤＮ）が最小深さを有する前記ピンチオフ領域（ＰＯ）の上方のポイントとのあいだに位置する、請求項１から１０までのいずれか１項記載のトランジスタ。
  12. 請求項１から１１までのいずれか１項記載のトランジスタを２００Ｖまでの高いドレイン‐ソース電圧での電流切り換えに用いることを特徴とするトランジスタの使用。
  13. 請求項１から１１までのいずれか１項記載のトランジスタを０Ｖ〜２００Ｖまでの高いソース‐基板電圧を有する集積回路内で用いることを特徴とするトランジスタの使用。
JP2009508156A 2006-05-05 2007-04-16 ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ Expired - Fee Related JP5175271B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP06009366.3 2006-05-05
EP06009366A EP1852916A1 (en) 2006-05-05 2006-05-05 High voltage transistor
PCT/EP2007/003338 WO2007128383A1 (en) 2006-05-05 2007-04-16 High voltage transistor with improved high side performance

Publications (2)

Publication Number Publication Date
JP2009536449A true JP2009536449A (ja) 2009-10-08
JP5175271B2 JP5175271B2 (ja) 2013-04-03

Family

ID=37075934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009508156A Expired - Fee Related JP5175271B2 (ja) 2006-05-05 2007-04-16 ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ

Country Status (5)

Country Link
US (1) US8212318B2 (ja)
EP (2) EP1852916A1 (ja)
JP (1) JP5175271B2 (ja)
KR (1) KR100927065B1 (ja)
WO (1) WO2007128383A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066508A (ja) * 2006-09-07 2008-03-21 New Japan Radio Co Ltd 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968950B2 (en) * 2007-06-27 2011-06-28 Texas Instruments Incorporated Semiconductor device having improved gate electrode placement and decreased area design
DE102009021241A1 (de) * 2009-05-14 2010-11-18 Austriamicrosystems Ag Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren
DE102010014370B4 (de) * 2010-04-09 2021-12-02 X-Fab Semiconductor Foundries Ag LDMOS-Transistor und LDMOS - Bauteil
WO2012139633A1 (en) * 2011-04-12 2012-10-18 X-Fab Semiconductor Foundries Ag Bipolar transistor with gate electrode over the emitter base junction
DE102011108651B4 (de) * 2011-07-26 2019-10-17 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
DE102011056412B4 (de) 2011-12-14 2013-10-31 Austriamicrosystems Ag Hochvolttransistorbauelement und Herstellungsverfahren
US9245997B2 (en) * 2013-08-09 2016-01-26 Magnachip Semiconductor, Ltd. Method of fabricating a LDMOS device having a first well depth less than a second well depth
KR102389294B1 (ko) * 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN107492497A (zh) * 2016-06-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2001250947A (ja) * 2000-03-06 2001-09-14 Toshiba Corp 電力用半導体素子およびその製造方法
JP2002110980A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 電力用半導体素子

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57180164A (en) * 1981-04-30 1982-11-06 Nec Corp Semiconductor device
US4626879A (en) * 1982-12-21 1986-12-02 North American Philips Corporation Lateral double-diffused MOS transistor devices suitable for source-follower applications
JPH05121738A (ja) * 1991-10-24 1993-05-18 Fuji Electric Co Ltd Ｍｉｓｆｅｔを有する半導体装置
EP0613186B1 (en) * 1993-02-24 1997-01-02 STMicroelectronics S.r.l. Fully depleted lateral transistor
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US20040108544A1 (en) * 2002-12-09 2004-06-10 Semiconductor Components Industries, Llc High voltage mosfet with laterally varying drain doping and method
US6903421B1 (en) * 2004-01-16 2005-06-07 System General Corp. Isolated high-voltage LDMOS transistor having a split well structure
US6995428B2 (en) * 2004-02-24 2006-02-07 System General Corp. High voltage LDMOS transistor having an isolated structure
DE102004009521B4 (de) * 2004-02-27 2020-06-10 Austriamicrosystems Ag Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors
DE102004014928B4 (de) * 2004-03-26 2018-07-12 Austriamicrosystems Ag Hochvolttransistor und Verfahren zu seiner Herstellung
DE102004038369B4 (de) * 2004-08-06 2018-04-05 Austriamicrosystems Ag Hochvolt-NMOS-Transistor und Herstellungsverfahren
JP4863665B2 (ja) * 2005-07-15 2012-01-25 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
JP2001250947A (ja) * 2000-03-06 2001-09-14 Toshiba Corp 電力用半導体素子およびその製造方法
JP2002110980A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 電力用半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066508A (ja) * 2006-09-07 2008-03-21 New Japan Radio Co Ltd 半導体装置

Also Published As

Publication number Publication date
US8212318B2 (en) 2012-07-03
EP2016623B1 (en) 2014-03-12
WO2007128383A1 (en) 2007-11-15
KR100927065B1 (ko) 2009-11-13
EP1852916A1 (en) 2007-11-07
KR20080033361A (ko) 2008-04-16
US20090321822A1 (en) 2009-12-31
EP2016623A1 (en) 2009-01-21
JP5175271B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5175271B2 (ja) ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ
US10971624B2 (en) High-voltage transistor devices with two-step field plate structures
US20180138312A1 (en) Lateral DMOS Device with Dummy Gate
US8541862B2 (en) Semiconductor device with self-biased isolation
US7535057B2 (en) DMOS transistor with a poly-filled deep trench for improved performance
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
US9082846B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures
KR20190008463A (ko) 반도체 소자 및 그 제조 방법
CN110828571B (zh) 半导体器件及其制备方法
EP2924723B1 (en) Integrated circuit
US8513736B2 (en) Semiconductor device
US20100163990A1 (en) Lateral Double Diffused Metal Oxide Semiconductor Device
JP2009059949A (ja) 半導体装置、および、半導体装置の製造方法
US7888768B2 (en) Power integrated circuit device having embedded high-side power switch
JP5280142B2 (ja) 半導体装置およびその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
US9653459B2 (en) MOSFET having source region formed in a double wells region
JP4190311B2 (ja) 半導体装置
US20100224933A1 (en) Semiconductor device
JP2006501644A (ja) 横型絶縁ゲートバイポーラｐｍｏｓ装置
US11367788B2 (en) Semiconductor device structure
US10325981B2 (en) High-side power device and manufacturing method thereof
TW202322400A (zh) 半導體裝置
CN102983162A (zh) 半导体装置及其制造方法
US9076676B2 (en) High-voltage transistor device and production method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130104

R150 Certificate of patent or registration of utility model

Ref document number: 5175271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees