DE102009021241A1 - Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren - Google Patents

Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren Download PDF

Info

Publication number
DE102009021241A1
DE102009021241A1 DE102009021241A DE102009021241A DE102009021241A1 DE 102009021241 A1 DE102009021241 A1 DE 102009021241A1 DE 102009021241 A DE102009021241 A DE 102009021241A DE 102009021241 A DE102009021241 A DE 102009021241A DE 102009021241 A1 DE102009021241 A1 DE 102009021241A1
Authority
DE
Germany
Prior art keywords
conductivity type
doped
doped well
implantation
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102009021241A
Other languages
English (en)
Inventor
Martin Dr. Knaipp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102009021241A priority Critical patent/DE102009021241A1/de
Priority to PCT/EP2010/056045 priority patent/WO2010130602A1/de
Priority to DE112010001982.7T priority patent/DE112010001982B4/de
Publication of DE102009021241A1 publication Critical patent/DE102009021241A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Der Kanalbereich (16) des Transistors befindet sich auf einer vom Drain abgewandten Seite von Source in einer dotierten Wanne (5, 6), die einen pn-Übergang mit einer umgebenden weiteren dotierten Wanne (4) bildet. Die Driftstrecke (17) reicht von diesem pn-Übergang durch das Halbleitermaterial der weiteren dotierten Wanne bis zum Drain.

Description

  • Die vorliegende Erfindung betrifft eine Struktur eines vertikalen Hochvolt-Transistors, insbesondere eines Hochvolt-PMOS-Transistors, und ein zugehöriges Herstellungsverfahren.
  • Bei Hochvolt-Transistoren ist üblicherweise ein von einer Gate-Elektrode gesteuerter Kanalbereich in einem Bodybereich an einer Oberseite eines Halbleiterbauelementes vorhanden. Für Source und Drain vorgesehene Kontaktbereiche sind im Abstand zueinander ebenfalls an der Oberseite des Bauelementes angeordnet. Der Kanalbereich ist bei einem PMOS-Transistor n-leitend, und die Kontaktbereiche für Source und Drain sind p-leitend dotiert. Die Gate-Elektrode ist von dem Halbleitermaterial durch ein Gate-Dielektrikum elektrisch isoliert. Zwischen Kanal und Drain ist eine so genannte Driftstrecke vorhanden, in der die Ladungsträger vom Kanal zum Drain hin beschleunigt werden. Über der Driftstrecke kann ein Isolationsbereich an der Oberseite des Bauelementes vorhanden sein, auf dem zur Verbesserung der elektrischen Feldverteilung eine elektrisch leitende Feldplatte angeordnet und zum Beispiel mit der Gate-Elektrode elektrisch leitend verbunden sein kann. Derartige laterale Hochvolt-Transistoren haben den Nachteil, dass heiße, das heißt, energiereiche Ladungsträger in der Nähe des Gate-Dielektrikums oder eines Randbereichs (bird's beak) des oberseitigen Isolationsbereiches auftreten, die die Funktionsweise des Transistors beeinträchtigen. Da die Driftstrecke und der Kanal parallel zur Oberseite des Bauelementes angeordnet sind, beansprucht der Transistor zudem eine relativ große Oberfläche des Bauelementes.
  • Außerdem ist der elektrische Widerstand in eingeschaltetem Zustand (on-resistance) relativ hoch. Die Gate-Drain-Kapazität ist wegen des geringen Abstandes zwischen der Feldplatte und dem Drainkontakt hoch. Es werden deshalb auch Ausführungsformen verwendet, bei denen die Feldplatte über der Driftstrecke weggelassen ist. Andererseits kann mit Hilfe der Feldplatte das elektrische Feld am Anfang der Driftstrecke verändert und damit der Widerstand in eingeschaltetem Zustand optimiert werden.
  • Aufgabe der vorliegenden Erfindung ist es, einen verbesserten Hochvolt-Transistor und ein zugehöriges Herstellungsverfahren anzugeben.
  • Diese Aufgabe wird mit dem Hochvolt-Transistor mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Herstellung eines Hochvolt-Transistors mit den Merkmalen des Anspruches 8 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Bei dem Hochvolt-Transistor befindet sich der Kanalbereich an einer Oberseite eines Halbleitersubstrates auf der von Drain abgewandten Seite von Source. Die Gate-Elektrode ist daher nicht wie sonst üblich zwischen Source und Drain angeordnet, sondern ebenfalls auf der von Drain abgewandten Seite von Source. Die Driftstrecke befindet sich in einer dotierten Wanne eines ersten Leitfähigkeitstyps, und in dieser Wanne ist eine für den entgegengesetzten zweiten Leitfähigkeitstyp dotierte Wanne angeordnet, die einen Bodybereich bildet und in der sich der Kanalbereich befindet. In der dotierten Wanne des zweiten Leitfähigkeitstyps ist ein für den ersten Leitfähigkeitstyp dotierter Kontaktbereich angeordnet, der für Source vorgesehen ist. An dem von Drain abgewandten Rand dieses Kontaktbereiches beginnt der Kanalbereich, der von einer oberseitig angeordneten Gate-Elektrode, die von dem Halbleitermaterial durch ein Gate-Dielektrikum getrennt ist, gesteuert wird. Der Kanalbereich endet am pn-Übergang zwischen den dotierten Wannen. Dort beginnt die Driftstrecke, die um die dotierte Wanne des zweiten Leitfähigkeitstyps herum bis zu einem für Drain vorgesehenen Kontaktbereich führt, der höher als die dotierte Wanne des ersten Leitfähigkeitstyps für den ersten Leitfähigkeitstyp dotiert ist. Die dotierte Wanne des zweiten Leitfähigkeitstyps kann durch eine weitere Implantation desselben zweiten Leitfähigkeitstyps in die Tiefe erweitert sein, so dass die Driftstrecke stärker vertikal ausgerichtete Anteile besitzt und hierdurch verlängert ist.
  • Bei Ausführungsbeispielen ist die Anordnung von Gate, Source und Drain achsensymmetrisch oder spiegelsymmetrisch zu einer senkrecht zu der Oberseite des Bauelementes durch die Gate-Elektrode verlaufenden Symmetrieachse beziehungsweise Symmetrieebene.
  • Bei einem weiteren Ausführungsbeispiel ist die dotierte Wanne des ersten Leitfähigkeitstyps von einer dotierten Wanne des zweiten Leitfähigkeitstyps, die im Folgenden zur Unterscheidung von den übrigen Wannen als Isolationswanne bezeichnet wird, eingefasst und dadurch von dem Rest des Substrates getrennt. Im Fall eines Hochvolt-PMOS-Transistors ist die den Bodybereich und den Kanalbereich bildende innerste Wanne n-leitend dotiert, die die Driftstrecke enthaltende weitere dotierte Wanne p-leitend dotiert und die Isolationswanne n-leitend dotiert, und das Substrat kann zum Beispiel eine p-leitende Grunddotierung aufweisen. Das Substrat kann bei diesem Ausführungsbeispiel insbesondere durch einen Halbleiterkörper oder ein Basissubstrat gebildet sein, auf den eine Halbleiterschicht epitaktisch aufgewachsen ist. Das Aufwachsen einer Halbleiterschicht kann vorteilhaft sein, um den Prozess der Herstellung der Isolationswanne zu vereinfachen. Für die Isolationswanne kann oberseitig ebenfalls ein Kontaktbereich vorgesehen sein, so dass die Isolationswanne auf ein vorgesehenes elektrisches Potenzial gelegt werden kann.
  • Die verschiedenen Kontaktbereiche können voneinander durch Isolationsbereiche an der Oberseite des Substrates getrennt sein. Über der Driftstrecke kann insbesondere eine von dem Halbleitermaterial elektrisch isolierte Feldplatte angeordnet sein. Die dotierte Wanne, in der der Kontaktbereich für Source eingebettet ist, kann mit einem hoch dotierten Kontaktbereich als Body-Anschluss versehen sein. Es können Implantationen vorgenommen werden, mit denen die dotierten Wannen auf unterschiedliche Weise optimiert werden können.
  • Bei dem Verfahren zur Herstellung eines Hochvolt-Transistors werden Implantationen von Dotierstoff vorgenommen, mit denen an einer Oberseite eines Halbleiterbauelementes eine dotierte Wanne eines zu einem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps innerhalb einer weiteren dotierten Wanne des ersten Leitfähigkeitstyps ausgebildet wird. In der dotierten Wanne des zweiten Leitfähigkeitstyps wird ein für Source vorgesehener Kontaktbereich des ersten Leitfähigkeitstyps hergestellt. Inder dotierten Wanne des ersten Leitfähigkeitstyps wird durch eine stärkere Dotierung ein für Drain vorgesehener Kontaktbereich des ersten Leitfähigkeitstyps hergestellt. Über einem Anteil der dotierten Wanne, der auf einer dem für Drain vorgesehenen Kontaktbereich gegenüberliegenden Seite des für Source vorgesehenen Kontaktbereiches vorhanden ist, werden ein Gate-Dielektrikum und darauf eine Gate-Elektrode angeordnet. Unterhalb der Gate-Elektrode wird eine Grenzfläche der dotierten Wanne des zweiten Leitfähigkeitstyps zu dem Halbleitermaterial des ersten Leitfähigkeitstyps so angeordnet, dass von der Grenzfläche eine durchgehende Verbindung innerhalb von Halbleitermaterial des ersten Leitfähigkeitstyps zu dem für Drain vorgesehenen Kontaktbereich besteht. Dort ist die Driftstrecke des Hochvolt-Transistors vorgesehen.
  • Bei einer Ausgestaltung des Verfahrens wird eine Isolationswanne hergestellt, indem eine Implantation an einer Oberseite des Substrates erfolgt und dann auf diese Oberseite eine Schicht aus Halbleitermaterial epitaktisch aufgewachsen wird, mit der die implantierte Isolationswanne vergraben wird.
  • Es folgt eine genauere Beschreibung von Beispielen des Hochvolt-Transistors und zugehöriger Herstellungsverfahren anhand der beigefügten Figuren.
  • Die 1 zeigt ein Ausführungsbeispiel eines Hochvolt-Transistors mit vergrabener Driftstrecke im Querschnitt.
  • Die 2 zeigt einen Hochvolt-Transistor, der mit dem erfindungsgemäßen Herstellungsverfahren zusammen mit dem erfindungsgemäßen Hochvolt-Transistor in demselben Substrat hergestellt werden kann, im Querschnitt.
  • Die 1 zeigt ein Ausführungsbeispiel des Hochvolt-Transistors im Querschnitt. Die Struktur zumindest des Source, Drain und Gate umfassenden Zentrums des Bauelementes ist vorzugsweise achsensymmetrisch bezüglich der in der 1 eingezeichneten Symmetrieachse S; die zentrale Struktur des Bauelementes wird im Fall einer Achsensymmetrie bei einer Drehung um 180° um die Symmetrieachse S in sich überführt. In einem Substrat 21 aus Halbleitermaterial, das zum Beispiel mit einer Grunddotierung eines ersten Leitfähigkeitstyps versehen sein kann, befinden sich ein erster Implantationsbereich 1 und ein zweiter Implantationsbereich 2 eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Diese Implantationsbereiche 1, 2 sind unterhalb der Oberseite des Substrates 21 im Halbleitermaterial vergraben. Eine Verbindung zwischen diesen Implantationsbereichen 1, 2 und der Oberseite des Substrates 21 kann durch einen dritten Implantationsbereich 3 gebildet sein, so dass die Implantationsbereiche 1, 2, 3 extern elektrisch angeschlossen werden können. Die Implantationsbereiche 1, 2, 3 fassen einen vierten Implantationsbereich 4 ein, der die dotierte Wanne des ersten Leitfähigkeitstyps bildet. Ein fünfter Implantationsbereich 5 und ein sechster Implantationsbereich 6 bilden die dotierte Wanne des zweiten Leitfähigkeitstyps für den Body-Bereich und den Kanalbereich.
  • Es sind ein erster Kontaktbereich 7 in dem dritten Implantationsbereich 3, ein zweiter Kontaktbereich 8 in dem vierten Implantationsbereich 4 und ein dritter Kontaktbereich 9 und ein vierter Kontaktbereich 10 in dem sechsten Implantationsbereich 6 vorhanden. Der erste Kontaktbereich 7 und der dritte Kontaktbereich 9 sind für den zweiten Leitfähigkeitstyp höher dotiert als der dritte Implantationsbereich 3 beziehungsweise der sechste Implantationsbereich 6. Der erste Kontaktbereich 7 ist als Anschluss für den dritten Implantationsbereich 3 vorgesehen. Der dritte Kontaktbereich 9 ist als Body-Anschluss für den sechsten Implantationsbereich 6 vorgesehen. Der zweite Kontaktbereich 8 und der vierte Kontaktbereich 10 sind für den ersten Leitfähigkeitstyp höher dotiert als der vierte Implantationsbereich 4. Der zweite Kontaktbereich 8 ist als Drain-Anschluss vorgesehen, und der vierte Kontaktbereich 10 ist als Source-Bereich vorgesehen.
  • Seitlich zu den Kontaktbereichen 7, 8, 9, 10 befinden sich auf der Oberseite des Halbleitermateriales ein erster Isolationsbereich 11, ein zweiter Isolationsbereich 12 und ein dritter Isolationsbereich 13. Die Isolationsbereiche 11, 12, 13 können durch ein Feldoxid oder auch durch flache Grabenisolationen gebildet sein.
  • Eine Gate-Elektrode 14 ist über einem Gate-Dielektrikum 15 auf der Oberseite des Halbleiterbauelementes so angeordnet, dass das durch die Symmetrieachse S gebildete Symmetriezentrum des Transistors durch die Gate-Elektrode 14 verläuft. Die Gate-Elektrode 14 befindet sich über einem Kanalbereich 16 in dem als Body fungierenden sechsten Implantationsbereich 6. Die Driftstrecke 17 befindet sich in dem vierten Implantationsbereich 4 und reicht von dem von Source abgewandten Ende des Kanalbereiches 16 bis zu dem zweiten Kontaktbereich 8, der den Drain-Anschluss bildet. Die Driftstrecke 17 ist um den fünften Implantationsbereich 5 und den sechsten Implantationsbereich 6 herum geführt. Durch den fünften und sechsten Implantationsbereich 5, 6 ist die Driftstrecke 17 tief in das Substrat hinein verlagert und dadurch verlängert. Auf Grund der vertikalen Anteile der Driftstrecke 17 ist eine kompaktere Abmessung des Transistors in lateraler Richtung möglich, ohne dass die Driftstrecke gegenüber herkömmlichen Bauelementen verkürzt werden müsste. Die elektrischen Bedingungen in der Driftstrecke 17 können bei einem weiteren Ausführungsbeispiel durch eine auf dem dritten Isolationsbereich 13 angeordnete elektrisch leitende Feldplatte 22 verbessert werden.
  • Die Feldplatte 22 kann hierzu insbesondere elektrisch leitend mit dem Drain-Anschluss verbunden sein.
  • Die Implantation des zweiten Implantationsbereiches 2 kann zum Beispiel mit einer Maske erfolgen, die streifenförmige Öffnungen aufweist. Die Längsrichtung der streifenförmigen Öffnungen ist senkrecht zu der Ebene des Querschnitts der 1. Typische Abmessungen der Bereiche der Implantation sind in der 1 mit einer ersten Breite 18 eines Implantationsfensters unter dem Drain und einer zweiten Breite 19 eines Implantationsfensters unter der Gate-Elektrode eingezeichnet. Eine derartige Implantation ermöglicht es, den zweiten Implantationsbereich 2 mit gewölbten oberen und unteren Grenzflächen auszubilden, so dass der vierte Implantationsbereich 4 nach unten nicht eben begrenzt ist. Die in dem vierten Implantationsbereich 4 vorhandene Driftstrecke 17 kann auf diese Weise optimiert werden und dabei insbesondere gemäß der in dem Querschnitt der 1 als Beispiel dargestellten typischen Form der Grenzfläche zwischen dem zweiten Implantationsbereich 2 und dem vierten Implantationsbereich 4 eine leicht zum Drain hin gekrümmte Bahn für die Ladungsträger bilden. Entsprechendes gilt für die Ausgestaltung des fünften Implantationsbereiches 5, der durch eine Implantation mit der Abmessung der dritten Breite 20 des betreffenden Implantationsfensters hergestellt wird und durch die geeignete Wahl der dritten Breite 20 in der Form und im Dotierstoffprofil optimiert werden kann. Der fünfte Implantationsbereich 5 vertieft die durch den sechsten Implantationsbereich 6 gebildete Wanne des Body-Bereiches, so dass die Driftstrecke 17 tiefer in das Substrat 21 verlagert wird.
  • Zur Herstellung des Hochvolt-Transistors können zum Beispiel die Implantationsschritte in der folgenden Weise vorgenommen werden. Die Implantationen erfolgen jeweils von einer Oberseite des Substrates. Ein erster Implantationsbereich 1, der als Isolationswanne vorgesehen ist, wird durch Implantation eines Dotierstoffes, zum Beispiel Antimon, als vergrabene Schicht hergestellt. Der erste Implantationsbereich 1 wird durch einen zweiten Implantationsbereich 2 erweitert, was zum Beispiel durch Implantation von Phosphor geschehen kann. Mit beiden Implantationen werden n-leitende Wannen ausgebildet. Statt diese Implantationsbereiche 1, 2 mittels einer tiefen Implantation in einem Abstand zu der Oberseite des Substrates auszubilden, können zunächst flache Wannen an der Oberseite eines Halbleiterkörpers oder Basissubstrates implantiert werden. Diese Wannen werden dann vergraben, indem auf die Oberseite des Basissubstrates eine Halbleiterschicht epitaktisch aufgewachsen wird, so dass anschließend der erste Implantationsbereich 1 und der zweite Implantationsbereich 2 im Abstand zu der Oberseite der Epitaxieschicht vergraben sind. In dieser Ausführungsform des Verfahrens kann gegebenenfalls eine weitere Implantation durch Maskenöffnungen, zum Beispiel mit der ersten Breite 18 und der zweiten Breite 19 der Implantationsfenster gemäß der 1, erfolgen, womit das zunächst in ebenen Schichten homogene Dotierstoffprofil des zweiten Implantationsbereiches 2 im Hinblick auf die Optimierung der Driftstrecke 17 modifiziert wird.
  • Danach erfolgt eine tiefe Implantation für den entgegengesetzten Leitfähigkeitstyp, in diesem Beispiel p-Leitung, zur Ausbildung des vierten Implantationsbereiches 4. Eine tiefe Implantation für den Leitfähigkeitstyp des ersten und zweiten Implantationsbereiches 1, 2 wird in einem beispielsweise rahmenförmigen Bereich eingebracht, so dass der dritte Implantationsbereich 3 gebildet wird. In einem thermischen Prozessschritt erfolgt dann eine Diffusion und Aktivierung des implantierten Dotierstoffes.
  • Danach wird der fünfte Implantationsbereich 5 hergestellt mittels einer Implantation durch ein Implantationsfenster, das typisch die in der 1 eingezeichnete Breite 20 besitzt. In einem thermischen Prozessschritt erfolgt dann eine Diffusion und Aktivierung des eingebrachten Dotierstoffes. Dann wird der sechste Implantationsbereich 6 hergestellt, und in einem weiteren thermischen Prozessschritt erfolgt eine Diffusion und Aktivierung des hierbei eingebrachten Dotierstoffes. Da bei dem thermischen Prozessschritt, der auf die Implantation des sechsten Implantationsbereiches 6 folgt, der fünfte Implantationsbereich 5 bereits hergestellt ist und ein eigenes thermisches Budget erhalten hat, ist das gesamte thermische Budget des fünften Implantationsbereiches 5 größer als das thermische Budget, dem der sechste Implantationsbereich 6 ausgesetzt wird. Daraus ergibt sich, dass der Dotierstoff des fünften Implantationsbereiches 5 wie in der 1 gezeigt tiefer in das Substrat diffundiert als der Dotierstoff des sechsten Implantationsbereiches 6.
  • Weiterer Dotierstoff wird eingebracht, um die höher dotierten Kontaktbereiche 7, 8, 9, 10 entsprechend dem vorgesehenen Leitfähigkeitstyp herzustellen. Weitere Prozessschritte schließen sich in der von der Herstellung von Hochvolt-Transistoren an sich bekannten Weise an. Der zweite Implantationsbereich 2 kann mit weiteren Implantationen für denselben Leitfähigkeitstyp modifiziert werden, typisch mit den eingezeichneten Breiten 18, 19 der Implantationsfenster, die vorzugsweise durch streifenförmige, senkrecht zu der Zeichenebene der 1 verlaufende Öffnungen einer Implantationsmaske gebildet werden.
  • Die 2 zeigt einen an sich bekannten Hochvolt-Transistor, der zusammen mit dem erfindungsgemäßen Hochvolt-Transistor in demselben Substrat integriert werden kann, wobei gemeinsame Implantationsschritte die Herstellung vereinfachen. Bei dem Hochvolt-Transistor der 2 ist vorzugsweise eine Achsensymmetrie bezüglich einer Symmetrieachse S' vorhanden, die zentral durch Drain verläuft. Eine Isolationswanne ist wie bei dem Hochvolt-Transistor der 1 durch den ersten Implantationsbereich 1, den zweiten Implantationsbereich 2 und den dritten Implantationsbereich 3 gebildet. Der vierte Implantationsbereich 4 bildet eine Wanne des entgegengesetzten ersten Leitfähigkeitstyps.
  • Im Unterschied zu dem Hochvolt-Transistor der 1 befindet sich bei dem dazu komplementären Hochvolt-Transistor der 2 die Driftstrecke 37 in einer Drift-Wanne 23 des zweiten Leitfähigkeitstyps. Die Drift-Wanne 23 kann zusammen mit dem fünften Implantationsbereich 5 des Hochvolt-Transistors der 1 hergestellt werden. Der Dotierstoff, der mit der gemeinsamen Implantation des fünften Implantationsbereichs 5 und der Drift-Wanne 23 eingebracht wird, erhält bei beiden Hochvolt-Transistoren dasselbe thermische Budget. Da der fünfte Implantationsbereich 5 vorzugsweise in dem dritten Implantationsfenster der Breite 20 hergestellt wird, während die Drift-Wanne 23 des komplementären Hochvolt-Transistors als flächig ausgedehnte Schicht implantiert wird, diffundiert der Dotierstoff des fünften Implantationsbereiches 5 stärker lateral, so dass der fünfte Implantationsbereich 5 nach der Diffusion nicht so tief in das Substrat hinein reicht wie die Drift-Wanne 23.
  • Die Gate-Elektrode 24 und das Gate-Dielektrikum 25 sind über einem Kanalbereich 26 angeordnet. Für den Kanalbereich 26 ist ein Body-Bereich vorgesehen, der in dem dargestellten Beispiel durch eine tiefe Body-Wanne 35 und eine flache Body-Wanne 36 des ersten Leitfähigkeitstyps gebildet ist. Ein erster Kontaktbereich 27 ist für die Isolationswanne, ein zweiter Kontaktbereich 28 für Drain, ein dritter Kontaktbereich 29 für den Body-Bereich und ein vierter Kontaktbereich 30 für Source vorgesehen. Seitlich zu den Kontaktbereichen befinden sich ein erster Isolationsbereich 31, ein zweiter Isolationsbereich 32, ein dritter Isolationsbereich 33 und ein vierter Isolationsbereich 34 auf der Oberseite des Halbleitermateriales. Eine Feldplatte 38 kann über der Driftstrecke 37 angeordnet sein und ist dann vorzugsweise mit der Gate-Elektrode 24 elektrisch leitend verbunden.
    • 1
    erster Implantationsbereich
    2
    zweiter Implantationsbereich
    3
    dritter Implantationsbereich
    4
    vierter Implantationsbereich
    5
    fünfter Implantationsbereich
    6
    sechster Implantationsbereich
    7
    erster Kontaktbereich
    8
    zweiter Kontaktbereich
    9
    dritter Kontaktbereich
    10
    vierter Kontaktbereich
    11
    erster Isolationsbereich
    12
    zweiter Isolationsbereich
    13
    dritter Isolationsbereich
    14
    Gate-Elektrode
    15
    Gate-Dielektrikum
    16
    Kanalbereich
    17
    Driftstrecke
    18
    erste Breite eines Implantationsfensters
    19
    zweite Breite eines Implantationsfensters
    20
    dritte Breite eines Implantationsfensters
    21
    Substrat
    22
    Feldplatte
    23
    Drift-Wanne
    24
    Gate-Elektrode
    25
    Gate-Dielektrikum
    26
    Kanalbereich
    27
    erster Kontaktbereich
    28
    zweiter Kontaktbereich
    29
    dritter Kontaktbereich
    30
    vierter Kontaktbereich
    31
    erster Isolationsbereich
    32
    zweiter Isolationsbereich
    33
    dritter Isolationsbereich
    34
    vierter Isolationsbereich
    35
    tiefe Body-Wanne
    36
    flache Body-Wanne
    37
    Driftstrecke
    38
    Feldplatte
    S
    Symmetrieachse
    S'
    Symmetrieachse

Claims (15)

  1. Hochvolt-Transistor mit – Source, Gate und Drain an einer Oberseite eines Halbleiterbauelementes, wobei – für Source und Drain im Abstand zueinander angeordnete Kontaktbereiche (8, 10) vorgesehen sind, die für einen ersten Leitfähigkeitstyp dotiert sind, – der für Source vorgesehene Kontaktbereich (10) in einer dotierten Wanne (5, 6) eines dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps angeordnet ist, – einer von dem Halbleitermaterial durch ein Gate-Dielektrikum (15) getrennte Gate-Elektrode (14) über einem angrenzend an den für Source vorgesehenen Kontaktbereich in der dotierten Wanne vorgesehenen Kanalbereich (16) angeordnet ist, – der für Source vorgesehene Kontaktbereich zwischen dem Kanalbereich und dem für Drain vorgesehenen Kontaktbereich (8) angeordnet ist und – die dotierte Wanne unterhalb der Gate-Elektrode eine Grenzfläche zu Halbleitermaterial des ersten Leitfähigkeitstyps aufweist, von der eine unter der dotierten Wanne verlaufende durchgehende Verbindung innerhalb von Halbleitermaterial des ersten Leitfähigkeitstyps zu dem für Drain vorgesehenen Kontaktbereich besteht, womit eine Driftstrecke (17) gebildet ist.
  2. Hochvolt-Transistor nach Anspruch 1, bei dem – die dotierte Wanne (5, 6) in einer weiteren dotierten Wanne (4) angeordnet ist, – die weitere dotierte Wanne (4) für den ersten Leitfähigkeitstyp dotiert ist und – die Driftstrecke (17) in der weiteren dotierten Wanne (4) gebildet ist.
  3. Hochvolt-Transistor nach Anspruch 2, bei dem die weitere dotierte Wanne (4) mit Ausnahme der Oberseite des Halbleiterbauelementes vollständig von Halbleitermaterial des zweiten Leitfähigkeitstyps umgeben ist.
  4. Hochvolt-Transistor nach einem der Ansprüche 1 bis 3, bei dem der erste Leitfähigkeitstyp p-Leitung und der zweite Leitfähigkeitstyp n-Leitung ist.
  5. Hochvolt-Transistor nach einem der Ansprüche 1 bis 4, bei dem zwischen Source und Drain ein Isolationsbereich (13) an der Oberseite des Halbleiterbauelementes angeordnet ist und auf dem Isolationsbereich (13) über der dotierten Wanne (5, 6) eine elektrisch leitfähige Feldplatte (22) angeordnet ist.
  6. Hochvolt-Transistor nach einem der Ansprüche 1 bis 5, bei dem Source, Gate und Drain bezüglich einer senkrecht zu der Oberseite des Halbleiterbauelementes verlaufenden Geraden oder Ebene achsensymmetrisch beziehungsweise spiegelsymmetrisch angeordnet sind.
  7. Hochvolt-Transistor nach einem der Ansprüche 1 bis 6, bei dem das Halbleiterbauelement einen weiteren Hochvolt-Transistor mit einem Kanalbereich (26) in einer dotierten Body-Wanne (35, 36) des ersten Leitfähigkeitstyps und mit einer Driftstrecke (37) in einer dotierten Drift-Wanne (23) des zweiten Leitfähigkeitstyps umfasst.
  8. Verfahren zur Herstellung eines Hochvolt-Transistors, bei dem – Implantationen von Dotierstoff vorgenommen werden, mit denen an einer Oberseite eines Halbleiterbauelementes eine dotierte Wanne (5, 6) eines zu einem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyps innerhalb einer weiteren dotierten Wanne (4) des ersten Leitfähigkeitstyps ausgebildet wird, – in der dotierten Wanne (5, 6) durch eine stärkere Dotierung ein für Source vorgesehener Kontaktbereich (10) hergestellt wird, – in der weiteren dotierten Wanne (4) durch eine stärkere Dotierung ein für Drain vorgesehener Kontaktbereich (8) hergestellt wird, – über einem Anteil der dotierten Wanne, der auf einer dem für Drain vorgesehenen Kontaktbereich gegenüberliegenden Seite des für Source vorgesehenen Kontaktbereiches vorhanden ist, ein Gate-Dielektrikum (15) und darauf eine Gate-Elektrode (14) angeordnet werden und – unterhalb der Gate-Elektrode eine Grenzfläche der dotierten Wanne zu dem Halbleitermaterial des ersten Leitfähigkeitstyps so angeordnet wird, dass von der Grenzfläche eine durchgehende Verbindung innerhalb von Halbleitermaterial des ersten Leitfähigkeitstyps zu dem für Drain vorgesehenen Kontaktbereich besteht.
  9. Verfahren nach Anspruch 8, bei dem in einem Substrat (21) aus Halbleitermaterial eine dotierte Isolationswanne (1, 2) des zweiten Leitfähigkeitstyps in einem Abstand zu einer Oberseite des Substrates hergestellt wird und ein von der Isolationswanne bis zu der Oberseite reichender dotierter Bereich (3) des zweiten Leitfähigkeitstyps und die weitere dotierte Wanne (4) des ersten Leitfähigkeitstyps derart implantiert werden, dass die weitere dotierte Wanne von der Isolationswanne und dem dotierten Bereich eingefasst wird.
  10. Verfahren nach Anspruch 9, bei dem die Isolationswanne (1, 2) hergestellt wird, indem eine Wanne an einer Oberseite des Substrates implantiert wird und dann auf diese Oberseite eine Schicht aus Halbleitermaterial epitaktisch aufgewachsen wird, mit der die implantierte Wanne vergraben wird.
  11. Verfahren nach Anspruch 9, bei dem die Isolationswanne (1, 2) mit einer streifenförmigen Implantation einer ersten Breite (18) eines Implantationsfensters und einer zweiten Breite (19) eines Implantationsfensters hergestellt wird und dadurch die weitere dotierte Wanne (4) in einem für eine Driftstrecke (17) vorgesehenen Bereich mit einer zu der Isolationswanne gewölbten Grenzfläche versehen wird.
  12. Verfahren nach einem der Ansprüche 9 bis 11, bei dem Source, Gate und Drain bezüglich einer senkrecht zu der Oberseite des Halbleiterbauelementes verlaufenden Geraden oder Ebene achsensymmetrisch beziehungsweise spiegelsymmetrisch angeordnet werden.
  13. Verfahren nach einem der Ansprüche 9 bis 12, bei dem die dotierte Wanne (5, 6) n-leitend dotiert wird und die weitere dotierte Wanne (4) p-leitend dotiert wird.
  14. Verfahren nach einem der Ansprüche 9 bis 13, bei dem die dotierte Wanne (5, 6) hergestellt wird, indem – eine Implantation von Dotierstoff für den zweiten Leitfähigkeitstyp vorgenommen wird, – ein thermischer Prozessschritt zur Diffusion und Aktivierung des Dotierstoffes erfolgt, – eine weitere Implantation von Dotierstoff für den zweiten Leitfähigkeitstyp vorgenommen wird und – ein weiterer thermischer Prozessschritt zur Diffusion und Aktivierung des Dotierstoffes erfolgt, so dass – die beiden Implantationen unterschiedliche thermische Budgets erhalten.
  15. Verfahren nach Anspruch 14, bei dem in dem Halbleiterbauelement ein weiterer Hochvolt-Transistor mit einem Kanalbereich (26) in einer dotierten Body-Wanne (35, 36) des ersten Leitfähigkeitstyps und mit einer Driftstrecke (37) in einer dotierten Drift-Wanne (23) des zweiten Leitfähigkeitstyps hergestellt wird und die Drift-Wanne zusammen mit der ersten Implantation der dotierten Wanne (5) hergestellt wird und dasselbe thermische Budget erhält.
DE102009021241A 2009-05-14 2009-05-14 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren Withdrawn DE102009021241A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102009021241A DE102009021241A1 (de) 2009-05-14 2009-05-14 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren
PCT/EP2010/056045 WO2010130602A1 (de) 2009-05-14 2010-05-04 Hochvolt-feldeffekttransistor mit vergrabener driftstrecke und entsprechendes herstellungsverfahren
DE112010001982.7T DE112010001982B4 (de) 2009-05-14 2010-05-04 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009021241A DE102009021241A1 (de) 2009-05-14 2009-05-14 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren

Publications (1)

Publication Number Publication Date
DE102009021241A1 true DE102009021241A1 (de) 2010-11-18

Family

ID=42668548

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102009021241A Withdrawn DE102009021241A1 (de) 2009-05-14 2009-05-14 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren
DE112010001982.7T Expired - Fee Related DE112010001982B4 (de) 2009-05-14 2010-05-04 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112010001982.7T Expired - Fee Related DE112010001982B4 (de) 2009-05-14 2010-05-04 Hochvolt-Transistor mit vergrabener Driftstrecke und Herstellungsverfahren

Country Status (2)

Country Link
DE (2) DE102009021241A1 (de)
WO (1) WO2010130602A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
DE102004047002A1 (de) * 2003-09-30 2005-08-04 Infineon Technologies Ag Vertikale DMOS- Transistor- Vorrichtung, integrierter Schaltkreis und Verfahren zur Herstellung dieser

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330453A (ja) * 1998-05-18 1999-11-30 Denso Corp 横形絶縁ゲート型トランジスタ
EP1852916A1 (de) * 2006-05-05 2007-11-07 Austriamicrosystems AG Hochvolttransistor
US7355224B2 (en) * 2006-06-16 2008-04-08 Fairchild Semiconductor Corporation High voltage LDMOS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
DE102004047002A1 (de) * 2003-09-30 2005-08-04 Infineon Technologies Ag Vertikale DMOS- Transistor- Vorrichtung, integrierter Schaltkreis und Verfahren zur Herstellung dieser

Also Published As

Publication number Publication date
DE112010001982B4 (de) 2020-03-26
WO2010130602A1 (de) 2010-11-18
DE112010001982A5 (de) 2012-12-13

Similar Documents

Publication Publication Date Title
DE102010064588B3 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112012002823B4 (de) Bipolartransistor mit isoliertem Gate und Verfahren zur Herstellung eines solchen Bipolartransistors
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014114312B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013112608B4 (de) Halbleitervorrichtung mit Trenches und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102006029701B4 (de) Halbleiterbauteil sowie Verfahren zur Herstellung eines Halbleiterbauteils
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE112009005299T5 (de) Halbleitervorrichtung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
WO2011125043A1 (de) Ldmos -transistoren für cmos - technologien sowie ein zugehöriges herstellverfahren
DE102011009487B4 (de) Asymmetrischer Hochvolt-JFET und Herstellungsverfahren
DE10306597A1 (de) Halbleiterstruktur mit einer erhöhten Durchbruchspannung und ein Verfahren zum Herstellen der Halbleiterstruktur
DE102021201635A1 (de) Halbleitervorrichtung mit Vertikalem DMOS und Herstellungsverfahren derselben
DE102019212642A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102009038938B4 (de) Verfahren zur Herstellung eines vertikalen Hall-Sensors
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201