JP2009523319A - 前面基板接点を有する絶縁体上半導体デバイスの製造方法 - Google Patents
前面基板接点を有する絶縁体上半導体デバイスの製造方法 Download PDFInfo
- Publication number
- JP2009523319A JP2009523319A JP2008549962A JP2008549962A JP2009523319A JP 2009523319 A JP2009523319 A JP 2009523319A JP 2008549962 A JP2008549962 A JP 2008549962A JP 2008549962 A JP2008549962 A JP 2008549962A JP 2009523319 A JP2009523319 A JP 2009523319A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- base substrate
- active
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012212 insulator Substances 0.000 title claims description 9
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000005247 gettering Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 229910005742 Ge—C Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半導体デバイスに基板接点を形成する方法であって、埋め込み酸化物（ＢＯＸ）層（４）と、ＢＯＸ層（４）上の薄いアクティブ半導体層（１０３）とを有した半導体ベース基板（２）を準備するステップと、下方の半導体ベース基板（２）へ向けて、アクティブ半導体層（１０３）およびＢＯＸ層（４）中にトレンチ（１０４）を形成するステップと、その後に他のアクティブ半導体（エピタキシャル）層（６）を残ったアクティブ半導体層（１０３）の上およびトレンチ（１０４）の中に堆積して基板接点を形成するステップとを含む。トレンチ（１０４）は、スクライブ線（１０６）に対応するウェハ上の位置にエッチングする。
Description
本発明は、前面基板接点を有する絶縁体上半導体（ＳＯＩ：semiconductor on insulator）デバイスの製造方法に関する。
下に位置する半導体基板および隣接するアクティブデバイスの双方からアクティブ半導体デバイスを完全に電気的に絶縁することは、大抵望ましい。
アクティブデバイスの垂直分離は、一般に、ベース半導体（通常は、シリコン）基板２と、その上面に形成した埋め込み絶縁体（通常は、酸化シリコン）或いはＢＯＸ層４と、ＢＯＸ層４上に形成したアクティブ結合半導体（通常は、シリコン）層６とを備える絶縁体上半導体（ＳＯＩ）基板（図面の図１参照）の使用により達成される。アクティブデバイス（トランジスタ）を、アクティブ半導体層６中で絶縁層４の上部に作製する。
多くの用途において、ベース半導体基板２を接地またはバイアスすることが要求されており、そして、そのために基板２への接点が必要とされている。この点について、前面または背面接点という二つの一般的解決策が提案されており、その両者の構造は、当該技術分野で周知である。
背面接点は、アクティブデバイスを加工した後にウェハの後側（アクティブ層６の反対側）から基板２に接点を設けるものであるが、基板を介したＢＯＸ下部への電荷の帯電および放電により、（特にＨＶ用途において）速度性能が不足し得る。一方、前面接触は、例えば特許出願公開平６−１５１５７６号で説明されているように、ウェハの前面または上面からアクティブ層６およびＢＯＸ層４を経てベース基板２へと接点を設けるものである。しかしながら、この選択肢の主な欠点は深い接点のエッチングであり、それは、深い接点のエッチングが大抵はプロセスフローの最後になされるからである。
従って、本発明の目的は、前面基板接点を有する絶縁体上半導体（ＳＯＩ）デバイスの製造方法であって、前面基板接点を作り出すのに必要な接点のエッチングが、従来技術に係る方法に比べて著しく簡素化された製造方法を提供することである。
本発明によれば、絶縁体上半導体デバイスの製造方法が提供され、該方法は、半導体ベース基板を備える半導体ウェハであって、前記半導体ベース基板が当該半導体ベース基板の上に絶縁材の層を有し且つ該絶縁材の層の上に第１アクティブ半導体層を有し、前記ウェハ上に少なくとも一つのスクライブ線が設けられている半導体ウェハを準備することを含み、該方法は、更に、前記少なくとも一つのスクライブ線に対応する前記ウェハ上の位置で、前記ベース基板へ向けて、前記第１ライブ半導体層並びに前記絶縁材の層中に開孔を作り、その後、該第１アクティブ半導体層の上および前記開孔の中に第２アクティブ半導体層を堆積することにより基板接点を形成することを含む。
従って、上記目的は、第２アクティブ半導体（エピタキシャル）層を堆積する前に、スクライブ線に対応する位置で第１（比較的薄い）アクティブ半導体層中に開孔を作ることにより達成されるので、後で第２アクティブ半導体層を堆積して基板接点を形成する時に、開孔を半導体材料で満たすことができる。ゲッタリングサイトをアクティブ半導体層の基板接点領域に有利に形成する。
開孔はトレンチを備えても良い。代わりに、開孔はコンタクトホールを備えても良く、より好ましくは、前記開孔はコンタクトホールの配列を備えても良い。
本発明は、半導体ウェハの上に形成した集積回路にまで及び、前記半導体ウェハは半導体ベース基板を備え、該半導体ベース基板は当該半導体ベース基板の上に絶縁材の層を有し且つ該絶縁材の層の上に第１アクティブ半導体層を有し、前記半導体ウェハは、当該半導体ウェハ上に形成された少なくとも二つのダイパッドを有し、前記少なくとも二つのダイパッドは、少なくとも一つのスクライブ線により分離されており、前記少なくとも一つのスクライブ線に対応する前記ウェハ上の位置で、前記ベース基板へ向けて、前記第１アクティブ半導体層および前記絶縁材の層中に開孔を作り、その後に前記第１アクティブ半導体層の上および前記開孔の中に第２アクティブ半導体層を堆積することにより前記絶縁材の層中に基板接点が形成されており、前記基板接点の形成の後に一つ以上の半導体デバイスが前記アクティブ層に形成されている。
（典型的な）一例において、一つ以上のスクライブ線を前記半導体ウェハの周囲に設け、対応する環状基板接点を、上述したようにその箇所に設けても良い。
これらのおよび他の本発明の態様が、本明細書に記載される実施形態から理解でき、また、実施形態を参照して明らかになる。
本発明の実施形態を、添付図面を参照して例示の目的のみでここに記載する。
図面の図２ａを参照すると、本発明の典型的な実施形態に係るデバイス製造方法は、半導体（通常はシリコン）ベース基板２から始まり、該半導体ベース基板２は当該半導体ベース基板２上に埋め込み酸化物（ＢＯＸ）層４を有し、該埋め込み酸化物（ＢＯＸ）層４上には薄いＳｉ層１０３が設けられている。ＢＯＸ層は、通常は酸化ケイ素を含む。レジスト層をＳｉ層１０３の上に設け、その後にパターン付けする。次に、図２ｂ（簡素化のためにベース基板２を省略した）に示すように、トレンチ（または接点の孔の配列）を、スクライブ線１０６の位置で、薄いＳｉ層１０３およびＢＯＸ層４を貫いてエッチングする。
図面の図３を参照すると、スクライブ線１０６は、半導体ウェハ１００の全域で水平および垂直に走るかなり幅の広い線である。スクライブ線１０６は、通常は、規則的な格子をウェハ１００の円形部分の内側に形成し、端まで延びてはいない。
図面の図２ｃを参照すると、その後に、マーク層１０２が取り除かれ、そしてアクティブ半導体層６を、例えばエピタキシー処理を用いて堆積する。アクティブ層６（例えば、１．３μｍ）は、Ｓｉ、Ｓｉ−Ｇｅ、Ｓｉ−Ｇｅ−Ｃまたは他の適当な半導体材料の何れかにすることができ、そして一つの典型的な実施形態では、ＰをドープしてデバイスにＮウェル背面をもたらしても良い。こうして、本発明によれば、プロセスの初期にスクライブ線中に基板接点を作り出すことができ、また、この手法においては、必要であれば（トレンチおよびスクライブ線の幅に応じて）、集積回路またはウェハを囲繞する環状（ガードリング）基板接点をこの方法で得ることができる。
ゲッタリングは、ウェハのアクティブ回路領域からデバイス劣化不純物を除去するプロセスとして定義される。ゲッタリングは、結晶成長中またはその後のウェハ製造工程において実施でき、ＶＬＳＩ製造の歩留まりを高めるために重要な構成要素である。ゲッタリングがデバイス領域から不純物を除去する一般的なメカニズムは、以下のステップにより説明できる。１）除去される不純物が、それらが存在するいずれの沈殿物からも固溶体へと放出される、２）不純物が、シリコンを介して拡散する、３）不純物が、例えば転位または沈殿などの欠陥によりデバイス領域から離れた領域で捕捉される。ゲッタリングの一般的な分類には二つの分類、すなわち、エクストリンシックおよびイントリンシックがある。エクストリンシックゲッタリングは、外部手段を用いてシリコン格子中に損傷または応力を作り出すゲッタリングに関し、そのような方法で、不純物を捕捉するのに必要な拡張欠陥を形成する。これらの化学反応性の高い捕捉サイトは、通常はウェハ背面に位置する。
イントリンシックゲッタリングは、シリコンウェハから外へ過飽和酸素を沈殿することにより作られた不純物捕捉サイトを含むゲッタリングに関する。過飽和酸素の沈殿は、連続的に成長するクラスターを作り、これが起こるに従ってウェハに応力が導入される。
最終的に、これらの応力は、それらが解放される必要がある点に達する。こうして、転位ループまたは積層欠陥が形成されて、必要な応力緩和がもたらされる。これらの転位および欠陥は、その後、不純物の捕捉サイトとして働く。
従って、本発明の更なる有利点として、ＳＯＩ層中での不純物の拡散および沈殿が、もはやＢＯＸにより阻止されずにベース基板まで及び、その上、プロセスフローの非常に初期であるということがある。
一度基板接点を作れば、残りのデバイス加工ステップをいつものように実行して、図２ｄに示すような完成した半導体デバイスを製造することができる。
要約すると、本発明の方法が提供する利点は、ウェハについての機械的応力緩和の包含（曲がり、反りを補償する）と、ゲッタリング作用の著しい増加と、Ｓｉのみというよりはむしろ、例えばＳｉ−ＧｅまたはＳｉ−Ｇｅ−Ｃ等の異なる材料のエピタキシー層を成長させる可能性の提供と、ダイの周囲にガードリング状の基板接点を自動的に作製できることとを含む。
上記実施形態は、本発明を限定するというよりはむしろ例示するものであり、そして当業者は、添付の特許請求の範囲により定義される本発明の範囲を逸脱することなく多くの代替的な実施形態を設計できることに留意されたい。特許請求の範囲において、丸括弧内に記載された何れの参照符号も、特許請求の範囲を限定するものとして解釈してはならない。全体として、「備える」および「備え」等の語は、請求項または明細書に挙げられたもの以外の要素またはステップの存在を排除しない。構成要素の単数形の言及は、その構成要素の複数形の言及を排除するものでなく、またその逆も同様である。本発明は、いくつかの個別素子を備えるハードウェアを用いて、また、適当なプログラムコンピュータを用いて実施することができる。いくつかの手段を列挙しているデバイスの請求項において、それらの手段のいくつかは、同一のハードウェアの部品により統合できる。特定の手段が互いに異なる従属クレームで列挙されているという単なる事実は、それらの手段の組み合わせが有利に使用できないことを示すものではない。
Claims (7)
- 半導体ベース基板を備える半導体ウェハであって、前記半導体ベース基板が当該半導体ベース基板の上に絶縁材の層を有し且つ該絶縁材の層の上に第１アクティブ半導体層を有し、前記ウェハ上に少なくとも一つのスクライブ線が設けられている半導体ウェハを準備することを含む、絶縁体上半導体デバイスの製造方法であって、
該方法が、更に、
前記少なくとも一つのスクライブ線に対応する前記ウェハ上の位置で、前記ベース基板へ向けて、前記第１アクティブ半導体層および前記絶縁材の層中に開孔を作り、その後、該第１アクティブ半導体層および該絶縁層の上、並びに該開孔の中に第２アクティブ半導体層を堆積することにより基板接点を形成することを含む
絶縁体上半導体デバイスの製造方法。 - 前記第２アクティブ半導体層から前記ベース基板までの基板接点領域中にゲッタリング通路を形成した、請求項１に記載の方法。
- 前記開孔がトレンチを備える、請求項１に記載の方法。
- 前記開孔がコンタクトホールを備える、請求項１に記載の方法。
- 前記少なくとも一つのスクライブ線に対応する位置で、前記ベース基板へ向けて、前記第１アクティブ半導体層および前記絶縁材の層中にコンタクトホールの配列を作り、
その後に、前記第１アクティブ半導体層および前記絶縁材の層の上、並びに前記コンタクトホールの配列の中に第２アクティブ半導体層を堆積する、請求項４に記載の方法。 - 半導体ベース基板を備える半導体ウェハであって、前記半導体ベース基板が当該半導体ベース基板の上に絶縁材の層を有し且つ該絶縁材の層の上に第１アクティブ半導体層を有する半導体ウェハ上に形成した集積回路であって、
前記半導体ウェハは、当該半導体ウェハ上に形成された少なくとも二つのダイパッドを有し、
前記少なくとも二つのダイパッドは、少なくとも一つのスクライブ線により分離されており、
前記少なくとも一つのスクライブ線に対応する前記ウェハ上の位置で、前記ベース基板へ向けて、前記第１アクティブ半導体層および前記絶縁材の層中に開孔を作り、その後、該第１アクティブ半導体層の上、および該開孔の中に第２アクティブ半導体層を堆積することにより、前記絶縁材の層中に基板接点が形成されており、
前記基板接点の形成後に、一つ以上の半導体デバイスが前記アクティブ層中に形成されている、集積回路。 - 一つ以上のスクライブ線が前記半導体ウェハの周囲に設けられており、
対応する環状の基板接点がその箇所に設けられている、請求項６に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP06100281 | 2006-01-12 | ||
| PCT/IB2007/050077 WO2007080545A1 (en) | 2006-01-12 | 2007-01-10 | Method of fabricating a semiconductor on insulator device having a frontside substrate contact |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009523319A true JP2009523319A (ja) | 2009-06-18 |
Family
ID=37881574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008549962A Withdrawn JP2009523319A (ja) | 2006-01-12 | 2007-01-10 | 前面基板接点を有する絶縁体上半導体デバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7932560B2 (ja) |
| EP (1) | EP1977445A1 (ja) |
| JP (1) | JP2009523319A (ja) |
| CN (1) | CN101385138B (ja) |
| WO (1) | WO2007080545A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009014507B4 (de) * | 2009-03-24 | 2017-08-31 | Texas Instruments Deutschland Gmbh | Verfahren zur Bildung eines elektrischen Kontakts zwischen einem Trägerwafer und der Oberfläche einer oberen Siliziumschicht eines Silizium-auf-Isolator-Wafers und elektrische Vorrichtung mit einem solchen elektrischen Kontakt |
| DE102016104968B3 (de) * | 2016-03-17 | 2017-07-27 | Infineon Technologies Ag | Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5194395A (en) * | 1988-07-28 | 1993-03-16 | Fujitsu Limited | Method of producing a substrate having semiconductor-on-insulator structure with gettering sites |
| JP3189456B2 (ja) | 1992-03-09 | 2001-07-16 | 富士電機株式会社 | Ｓｏｉ半導体装置 |
| TW501227B (en) * | 2000-08-11 | 2002-09-01 | Samsung Electronics Co Ltd | SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same |
| JP3510576B2 (ja) * | 2000-09-28 | 2004-03-29 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100618103B1 (ko) * | 2001-10-12 | 2006-08-29 | 실트로닉 아게 | 적층 반도체 기술 구조물의 형성 방법 및 대응하는 적층반도체 기술 구조물 |
| JP2005228779A (ja) * | 2004-02-10 | 2005-08-25 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7053453B2 (en) * | 2004-04-27 | 2006-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate contact and method of forming the same |
-
2007
- 2007-01-10 WO PCT/IB2007/050077 patent/WO2007080545A1/en active Application Filing
- 2007-01-10 JP JP2008549962A patent/JP2009523319A/ja not_active Withdrawn
- 2007-01-10 US US12/160,782 patent/US7932560B2/en not_active Expired - Fee Related
- 2007-01-10 EP EP07700565A patent/EP1977445A1/en not_active Withdrawn
- 2007-01-10 CN CN2007800022850A patent/CN101385138B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101385138A (zh) | 2009-03-11 |
| EP1977445A1 (en) | 2008-10-08 |
| CN101385138B (zh) | 2011-05-11 |
| WO2007080545A1 (en) | 2007-07-19 |
| US7932560B2 (en) | 2011-04-26 |
| US20100163993A1 (en) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102468247B (zh) | 附着聚酰亚胺层的密封环结构 | |
| JP4437570B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2009523319A (ja) | 前面基板接点を有する絶縁体上半導体デバイスの製造方法 | |
| TW201725173A (zh) | 用於製造多層ｍｅｍｓ組件的方法及相應的多層ｍｅｍｓ組件 | |
| JP7112160B2 (ja) | 高性能スーパーβ（ＳＢＮＰＮ） | |
| JP2011253883A (ja) | 半導体装置及びその製造方法 | |
| US8294218B2 (en) | Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection | |
| US9343554B2 (en) | Semiconductor device and manufacturing method of the same | |
| US8664746B2 (en) | Gettering method for dielectrically isolated devices | |
| US20060194409A1 (en) | Process for manufacturing a SOI wafer with improved gettering capability | |
| JP2669377B2 (ja) | 半導体装置の製造方法 | |
| KR20040107779A (ko) | 바이폴라 접합 트랜지스터 및 그 제조 방법 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP3321527B2 (ja) | 半導体装置の製造方法 | |
| JP2002118264A (ja) | 半導体装置及びその製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP2009146917A (ja) | 半導体装置 | |
| US8921208B1 (en) | Method for fabricating semiconductor device | |
| TW202406008A (zh) | 半導體裝置及其製作方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH07249634A (ja) | ゲッタリング方法およびそれを用いた半導体集積回路装置 | |
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JP2013016673A (ja) | 半導体装置の製造方法、半導体装置、ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| JP2007180196A (ja) | 半導体装置及びその製造方法 | |
| KR20050117330A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |