JP2009522820A - トレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物 - Google Patents
トレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物 Download PDFInfo
- Publication number
- JP2009522820A JP2009522820A JP2008549684A JP2008549684A JP2009522820A JP 2009522820 A JP2009522820 A JP 2009522820A JP 2008549684 A JP2008549684 A JP 2008549684A JP 2008549684 A JP2008549684 A JP 2008549684A JP 2009522820 A JP2009522820 A JP 2009522820A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- resistor
- capacitor
- material layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 155
- 239000004065 semiconductor Substances 0.000 title claims abstract description 82
- 239000004020 conductor Substances 0.000 claims abstract description 96
- 239000000463 material Substances 0.000 claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 49
- 239000000758 substrate Substances 0.000 claims description 49
- 239000003989 dielectric material Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000000750 progressive effect Effects 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000002019 doping agent Substances 0.000 description 14
- 229910021332 silicide Inorganic materials 0.000 description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 but not limited to Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
Abstract
【解決手段】構造物および該構造物を製造する方法は、トレンチ・キャパシタのためのキャパシタ・トレンチ（ＣＴ）と、トレンチ抵抗器のための抵抗器トレンチ（ＲＴ）とを使用する。この構造物は一般に半導体構造物である。第１の例では、キャパシタ・トレンチ（ＣＴ）が、抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅寸法（ＬＷＣ）を有する。トレンチ線幅のこの違いが、トレンチ・キャパシタおよびトレンチ抵抗器を製造する効率的な方法を提供する。第２の例では、トレンチ抵抗器が、抵抗器トレンチ（ＲＴ）の周縁に導体材料（１８ａ、１８ｂ）を含み、抵抗器トレンチ（ＲＴ）の中心部分に抵抗器材料（２０）を含む。
【選択図】図４
【選択図】図４
Description
本発明は一般に、半導体構造物内のキャパシタおよび抵抗器に関する。より具体的には、本発明は、半導体構造物内に効率的に製造されたキャパシタおよび抵抗器に関する。
トランジスタおよびダイオードを半導体回路内の能動デバイスとして使用することに加えて、抵抗器に連結されたキャパシタを半導体回路内の受動デバイスとして使用することも一般的になった。一部の例では、抵抗器に連結されたキャパシタを使用して、共振回路を形成することができる。さらに、キャパシタと抵抗器の組合せは、単一の半導体基板上にアナログ・デバイス、ディジタル・デバイスおよび受動デバイスを集積することによって得られる「システム・オン・チップ」回路内でも一般的に使用されている。
システム・オン・チップ回路およびシステム・オン・チップ応用の文脈で抵抗器に連結されたキャパシタを使用する半導体回路の設計および開発は一般的だが、これらも、他の半導体回路と同様に、デバイスおよび構造物の寸法を低減させ、同時にデバイス性能を向上させ、または維持するという継続的な要求の影響を受ける。そのため、キャパシタ、抵抗器などの受動デバイスは一般に、ディープ・トレンチ・キャパシタおよびディープ・トレンチ抵抗器の文脈で実現される。ディープ・トレンチ・キャパシタおよびディープ・トレンチ抵抗器は、半導体基板などの基板上の約１００から約２００ナノメートル（ｎｍ）の投影面積寸法によって特徴づけられる。ディープ・トレンチ・キャパシタおよびディープ・トレンチ抵抗器はさらに、半導体基板などの基板内に約５から約１０のミクロンの深さを有する。
Ｂｏｙｄ他は、米国特許第５３５２９２３号で、集積回路内のトレンチ抵抗器および該トレンチ抵抗器の製造方法を教示している。この‘９２３号特許に開示されたトレンチ抵抗器および方法は、一対のコンタクト部分の線幅が、この一対のコンタクト部分を分離する中心部分よりも大きい抵抗器トレンチを使用する。
Ｃｈａｋｒａｖａｒｔｉ他は、米国特許第６５２８３８３号で、ディープ・トレンチ・キャパシタとディープ・トレンチ抵抗器とを含む半導体構造物、ならびにその製造方法を教示している。これらのディープ・トレンチ・キャパシタおよびディープ・トレンチ抵抗器のために使用される一対のディープ・トレンチは、単一の半導体基板に同時にエッチングされる。
米国特許第５３５２９２３号
米国特許第６５２８３８３号
半導体デバイスの性能要件は確実に高まっており、半導体デバイスおよび構造物寸法も確実に低減していっているため、小さな寸法で高い性能を有する半導体デバイスおよび半導体構造物を提供することが引き続き求められている。抵抗器に連結されたキャパシタを含む半導体デバイスおよび半導体構造物が含まれる。
本発明は、トレンチ抵抗器に連結されたトレンチ・キャパシタを単一の基板上に含む一対の構造物、および該構造物の１つを製造する方法を提供する。該構造物の１つでは、トレンチ・キャパシタのために使用されるキャパシタ・トレンチが、トレンチ抵抗器のために使用されるトレンチよりも小さい線幅寸法を有する。他の構造および方法では、トレンチ抵抗器が、（１）抵抗器トレンチを含む導体領域と接触しない導体材料層と、（２）抵抗器トレンチを含む導体領域と接触した抵抗器材料層とを含む。
本発明の構造物は一般に半導体構造物だが、上記の構造物および方法が半導体構造物を与える必要は必ずしもない（すなわち本発明の構造物および方法は半導体基板以外の基板を使用することができる）。
本発明に基づく第１の構造物は、単一の基板内に配置されたトレンチ・キャパシタとトレンチ抵抗器とを含む。トレンチ・キャパシタのために使用されるキャパシタ・トレンチは、トレンチ抵抗器のために使用されるトレンチよりも幅が狭い線幅寸法を有する。
本発明に基づく第２の構造物は、その中に配置されたキャパシタ・トレンチと抵抗器トレンチとを含む基板を含む。キャパシタ・トレンチおよび抵抗器トレンチはそれぞれ、その側壁と底面とのうちの少なくとも一方の内部に配置された導体領域をさらに含む。この構造物はさらに、キャパシタ・トレンチ内の導体領域は完全に覆うが、抵抗器トレンチ内の導体領域は完全には覆わない誘電材料層を含む。この構造物はさらに、キャパシタ・トレンチは完全に埋めるが、抵抗器トレンチは不完全に埋め、その中の導体領域と接触しない、誘電材料層上に配置された導体材料層を含む。最後に、この構造物は、抵抗器トレンチを埋め、その中の導体領域と接触するように配置された抵抗器材料層を含む。
本発明に基づく方法は、基板内にキャパシタ・トレンチと抵抗器トレンチとを形成するステップを含む。キャパシタ・トレンチおよび抵抗器トレンチはそれぞれ、その側壁と底面とのうちの少なくとも一方の内部に配置された導体領域を含む。この方法はさらに、キャパシタ・トレンチ内の導体領域を完全は覆うが、抵抗器トレンチ内の導体領域は完全には覆わないように誘電材料層を形成するステップを含む。この方法はさらに、キャパシタ・トレンチは完全に埋めるが、抵抗器トレンチは不完全に埋め、その中の導体領域を露出させ、導体領域と接触しない、誘電材料層上に配置された導体材料層を形成するステップを含む。最後に、この方法は、抵抗器トレンチを埋め、その中の導体領域と接触するように抵抗器材料層を形成するステップを含む。
本発明の目的、特徴および利点は、以下の「発明を実施するための最良の形態」の文脈において理解される。「発明を実施するための最良の形態」は、本開示の重要な部分を構成する添付図面の文脈において理解される。
本発明は、トレンチ抵抗器に連結されたトレンチ・キャパシタを単一の基板上に含む一対の構造物、および該構造物の１つを製造する方法を提供する。該構造物の１つでは、トレンチ・キャパシタのために使用されるキャパシタ・トレンチが、トレンチ抵抗器のために使用されるトレンチよりも小さい線幅寸法を有する。他の構造および方法では、トレンチ抵抗器が、（１）抵抗器トレンチを含む導体領域と接触しない導体材料層と、（２）抵抗器トレンチを含む導体領域と接触した抵抗器材料層とを含む。
図１から図４は、本発明の第１の実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物を製造する漸進的な諸段階の結果を示す一連の概略断面図を示す。
図１は、その中に配置されたキャパシタ・トレンチＣＴと抵抗器トレンチＲＴとを含む半導体基板１０を示す。したがって、半導体基板１０はエッチングされた半導体基板である。キャパシタ・トレンチＣＴおよび抵抗器トレンチＲＴの側壁の位置は、半導体基板１０上に配置されたパターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃによって画定される。最後に、抵抗器導体コネクタ領域１４ａが、半導体基板１０内の抵抗器トレンチＲＴを取り囲み、第１のキャパシタ極板領域１４ｂ（すなわち一般に導体領域でもある）が、半導体基板１０内のキャパシタ・トレンチＣＴを取り囲む。
図１はさらに、抵抗器トレンチ線幅ＬＷＲおよびキャパシタ・トレンチ線幅ＬＷＣを示す。抵抗器トレンチ線幅ＬＷＲはキャパシタ・トレンチ線幅ＬＷＣよりも大きい。抵抗器トレンチ線幅ＬＷＲは、キャパシタ・トレンチ線幅ＬＷＣの約１．２から約４倍であることが好ましい。より好ましくは、抵抗器トレンチ線幅ＬＷＲが、キャパシタ・トレンチ線幅ＬＷＣの約１．５から約３倍である。抵抗器トレンチ線幅ＬＷＲは一般に約１０００から約５０００オングストローム、キャパシタ・トレンチ線幅ＬＷＣは一般に約５００から約２０００オングストロームである。抵抗器トレンチＲＴおよびキャパシタ・トレンチＣＴはそれぞれ一般に、約４から約１０ミクロンの単一のトレンチ深さを有するが、抵抗器トレンチＲＴおよびキャパシタ・トレンチＣＴに対するこのような単一のトレンチ深さは、この実施形態または本発明を限定しない。むしろ、この実施形態および本発明では、抵抗器トレンチＲＴの深さが、キャパシタ・トレンチＣＴの深さと同じでも、または同じでなくてもよい。
図１に示された半導体基板１０、構造物および層はそれぞれ、半導体製造技術分野の従来の材料を含み、半導体製造技術分野の従来の寸法を有することができる。さらに、図１に示された半導体基板１０、構造物および層はそれぞれ、半導体製造技術分野の従来の方法を使用して形成することができる。
例えば、半導体基板１０は、限定はされないが、シリコン、ゲルマニウム、シリコンゲルマニウム合金、炭化シリコン、炭化シリコンゲルマニウム合金、および化合物（すなわちＩＩＩ−ＶおよびＩＩ−ＶＩ）半導体材料を含む半導体材料を含むことができる。化合物半導体材料の非限定的な例には、ガリウムヒ素、インジウムヒ素およびインジウムリン半導体材料が含まれる。半導体基板１０はさらに、例えばシリコン・オン・インシュレータ基板などのセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板を含むことができる。半導体基板１０は単一の結晶方位を有してもよく、または異なる結晶学的方位を有する表面領域を含んでもよい。後者は、半導体技術分野においてハイブリッド基板と呼ばれている。半導体基板１０は一般に、適当なバルク・ドーピングを有するシリコンまたはシリコンゲルマニウム合金半導体材料を含み、あるいは適当なバルク・ドーピングを有するシリコンまたはシリコンゲルマニウム合金半導体材料からなる。特にＰ−バルク・ドーピングが一般的だが、本発明はそれだけに限定されない。
パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃは、限定はされないが、酸化物、窒化物または酸窒化物、あるいはこれらの任意の組合せなどのハード・マスク材料を含むことができる。パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃはあるいは、上記のハード・マスク材料の複合物または積層物を含んでもよい。パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃは一般に、追加的に応力吸収材料の役目も果たす対応する酸化物ハード・マスク材料上に位置を合わせて配置された窒化物または酸窒化物ハード・マスク材料を含む。
パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃは、いくつかあるうちの任意の方法を使用して形成することができる。非限定的な例には、熱酸化法、化学蒸着法（プラズマ化学蒸着法および低圧化学蒸着法を含む）および物理蒸着法が含まれる。パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃはそれぞれ一般に、約５００から約２０００オングストロームの厚さを有する。
最後に、抵抗器導体コネクタ領域１４ａおよび（導体領域でもある）第１のキャパシタ極板領域１４ｂは一般に、抵抗器トレンチＲＴおよびキャパシタ・トレンチＣＴの側壁位置および床（すなわち底面）位置から半導体基板１０内に適当なドーパントを導入した結果である。ドーパント導入法の非限定的な例には、熱拡散法、イオン注入法、プラズマ・ドーピング法、プラズマ・イオン浸漬注入法、気相ドーピング法、固相ドーピング法、液相ドーピング法、および上記の方法の適当な任意の組合せが含まれる。基板１０がＰ型半導体材料を含むとき、抵抗器導体コネクタ領域１４ａおよび第１のキャパシタ極板領域１４ｂはそれぞれ一般に、１立方センチメートルあたり約１ｅ１８から約１ｅ２２ドーパント原子のＮ型ドーピングを有する。このＮ型ドーピングは、適当なＮ型ドーパントを使用して達成することができる。リンおよびヒ素は一般的なＮ型ドーパントの例である。
図１の半導体構造物を製造するには、最初に、（半導体基板１０を形成するために後にエッチングされる）半導体基板を用意する。半導体基板の表面に、ブランケット・ハード・マスク層を形成し、配置する。ブランケット・ハード・マスク層上に、パターン形成された一連のフォトレジスト層を形成し、配置する。パターン形成された一連のフォトレジスト層をマスクとして使用して、ブランケット・ハード・マスク層から、パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃを形成する。少なくともパターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃ（および任意選択でパターン形成された一連のフォトレジスト層）をマスクとして使用して、半導体基板１０内に、抵抗器トレンチＲＴとキャパシタ・トレンチＣＴとを同時にエッチングする。最後に、半導体基板１０内に抵抗器導体コネクタ領域１４ａおよび第１のキャパシタ極板領域１４ｂを形成し、配置する。
図２は、図１に示された半導体構造物上に形成され、配置された第１のブランケット誘電層１６を示す。第１のブランケット誘電層１６は、パターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃの上面および側壁部分、ならびにキャパシタ・トレンチＣＴおよび抵抗器トレンチＲＴの側壁および床部分を連続的に覆うように配置される。図２は、第１のブランケット誘電層１６上に形成され、配置された第１のブランケット・トレンチ充填層１８も示している。
第１の例では、第１のブランケット誘電層１６が、酸化物、窒化物または酸窒化物誘電材料、あるいはこれらの任意の組合せなど、一般的に従来の誘電材料を含む（一般にシリコンの酸化物、窒化物または酸窒化物だが、その他の酸化物、窒化物および酸窒化物も排除されない）。上記の一般的に従来の誘電材料は、真空で測定された約３から約２０の誘電率を有する。第１のブランケット誘電層１６はあるいは、約２０から少なくとも約１００の誘電率を有する一般的により高い誘電率の誘電材料を含んでもよい。このような一般的により高い誘電率の誘電材料には、限定はされないが、酸化ハフニウム、ケイ酸ハフニウム、酸化チタン、酸化ランタン、チタン酸バリウムストロンチウム（ＢＳＴ）およびジルコン酸チタン酸鉛（ＰＺＴ）が含まれる。上記の２つのタイプの誘導材料はいずれも、いくつかあるうちの任意の方法を使用して形成することができる。非限定的な例には、熱酸化法、熱窒化法、熱酸窒化法、化学蒸着法（いくつかの変法がある）、原子層付着法および物理蒸着法が含まれる。
第１のブランケット誘電層１６は一般に、厚さ約２０から約７０オングストロームの窒化シリコン誘電材料を少なくとも部分的に含むが、本発明はこれだけに限定されない。第１のブランケット誘電層１６は一般に共形であり、化学蒸着または原子層付着法を使用して付着されるが、本発明はこれだけに限定されない。
第１のブランケット・トレンチ充填層１８の厚さ、ならびに抵抗器トレンチＲＴおよびキャパシタ・トレンチＣＴの線幅は、第１のブランケット・トレンチ充填層１８が、キャパシタ・トレンチＣＴを少なくとも上面まで完全に埋めるが、抵抗器トレンチＲＴは完全には埋めないように決められる。限定はされないが、先に開示したとおり、抵抗器トレンチＲＴは一般に、約１０００から約５０００オングストロームの抵抗器トレンチ線幅ＬＷＲを有し、キャパシタ・トレンチは一般に、約５００から約２０００オングストロームのキャパシタ・トレンチ線幅ＬＷＣを有する。第１のブランケット・トレンチ充填層１８は、パターン形成されたハード・マスク層１２ａ、１２ｂおよび１２ｃの上面から測定された約２５０から約１０００オングストロームの厚さを有する。
第１のブランケット・トレンチ充填層１８は、本発明に対して適当ないくつかのトレンチ充填材料のうちの任意の材料を含むことができる。導体トレンチ充填材料が最も適当であり、状況によっては、半導体トレンチ充填材料も使用可能だが、半導体トレンチ充填材料は一般にあまり望ましくない。導体トレンチ充填材料の非限定的な例には、金属、金属合金、金属窒化物、金属シリサイド、ポリサイドおよびドープされた（１立方センチメートルあたり１ｅ１８から１ｅ２２ドーパント原子）ポリシリコン導体材料が含まれる。これらの組合せおよびこれらの多重層も企図される。第１のブランケット・トレンチ充填層１８は共形であり、キャパシタ・トレンチＣＴ全体を完全に埋めることが好ましい。あるいは、第１のブランケット・トレンチ充填層１８は、キャパシタ・トレンチＣＴの上面で離れていた部分が接触し、したがってキャパシタ・トレンチＣＴ内に埋め込まれた１つまたは複数の空隙を生ずるように形成される。
導体トレンチ充填材料の上記の非限定的な例は、当技術分野の従来の方法を使用して形成することができる。この方法の非限定的な例には、化学蒸着法、原子層付着法、物理蒸着法、スパッタリング法、熱アニール法、プラズマ処理法およびイオン注入法が含まれる。第１のブランケット・トレンチ充填層１８は一般に、前述の約２５０から約１０００オングストロームの厚さを有するドープされたポリシリコン・トレンチ充填材料を含む。
図３は、（１）抵抗器トレンチＲＴの周縁に配置され、したがって抵抗器トレンチＲＴを不完全に埋め、したがって抵抗器開口ＲＡを部分的に画定した（具体的には、抵抗器導体コネクタ領域１４ａと接触しない）パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂ、ならびに（２）キャパシタ・トレンチＣＴ内に配置され、キャパシタ・トレンチＣＴを完全に埋めた第２のキャパシタ極板１８ｃと示す。図３はさらに、（１）抵抗器トレンチＲＴ内のパターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂの下に形成され、配置されたパターン形成された一対の第１の誘電層１６ａおよび１６ｂ、ならびに（２）第２のキャパシタ極板１８ｃと第１のキャパシタ極板領域１４ｂとの間に配置されたパターン形成されたキャパシタ誘電層１６ｃを示す。パターン形成された一対の第１のトレンチ充填層１８ａ、１８ｂおよび第２のキャパシタ極板層１８ｃ、ならびにパターン形成された一対の第１の誘電層１６ａ、１６ｂおよびパターン形成されたキャパシタ誘電層１６ｃは一般に、第１のブランケット・トレンチ充填層１８の異方性エッチング、およびそれに続く第１のブラケット誘電層１６のエッチング（異方性でもまたは等方性でもよい）に付随して形成される。
この実施形態では、異方性エッチングが異方性エッチング剤を使用して実施される。異方性エッチング剤は一般に異方性プラズマ・エッチング剤である。第１のブランケット・トレンチ充填層１８がドープされたポリシリコン導体材料を含むとき、第１のブランケット・トレンチ充填層１８は、塩素を含むエッチング・ガス組成物を含むプラズマ・エッチング剤を使用してエッチングすることができる。第１のブランケット・トレンチ充填層１８の異方性エッチングの後、抵抗器トレンチＲＴの底面の第１のブランケット誘電層１６の一部が露出し、キャパシタ・トレンチＣＴの底面の第１のブランケット誘電層１６は露出しない。次いで、抵抗器トレンチＲＴの底面の第１のブランケット誘電層１６の露出部分がエッチングされる。第１のブランケット誘電層１６が、酸化シリコン誘電材料または他のシリコンを含む誘電材料を含むとき、第１のブランケット誘電層１６は、フッ素を含むエッチング・ガス組成物を含むプラズマ・エッチング剤を使用してエッチングすることができる。あるいは、第１のブランケット誘電層１６は、一般に等方性エッチング・プロセスであるウェット・エッチング・プロセスを使用してエッチングすることもできる。例えば、第１のブランケット誘電層１６が酸化シリコン誘電材料を含むとき、第１のブランケット誘電層１６は、フッ化水素酸を含む水性溶液またはフッ化水素酸材料を使用して効率的にエッチングすることができる。図３に示されているように、このエッチングは、抵抗器開口ＲＡの露出した床部分が抵抗器導体コネクタ領域１４ａを含むように実施される。すなわち、このエッチング・ステップは、抵抗器開口ＲＡを形成するときに、抵抗器トレンチＲＴ内の半導体基板１０の一部分を露出させる。
図４は、図３に示された抵抗器開口ＲＡ内に形成され、配置されたパターン形成された第２の抵抗器充填層２０を示す。パターン形成された第２の抵抗器充填層２０は、いくつかあるうちの任意の抵抗器材料を含むことができる。この抵抗器材料は一般に、図２に示された第１のブランケット・トレンチ充填層１８または図３に示されたパターン形成された第１のトレンチ充填層１８ａおよび１８ｂを構成する導体材料よりも高い抵抗率を有する。この抵抗器材料はさらに、金属窒化物、金属シリサイド、ポリサイド、半導体材料、より薄くドープされた（すなわち１立方センチメートルあたり約１ｅ４から約１ｅ１０ドーパント原子のドーパント濃度を有する）ポリシリコン材料、および場合によってはドープされていないポリシリコン材料のうちのいくつかのタイプの材料を含むことができる。この抵抗器材料はさらに、第１のブランケット・トレンチ充填層１８を形成するために使用される方法と類似の、等価の、または同一の方法を使用して形成することができる。
パターン形成された第２の抵抗器充填層２０は一般に、化学蒸着法を使用して付着させたより薄くドープされた（前述のドーパント濃度を有する）ポリシリコン材料、またはドープされていないポリシリコン材料を含む。第１のブランケット・トレンチ充填層１８に関して先に説明した他の方法を使用してもよい。より薄くドープされたポリシリコン材料は一般に、抵抗器開口ＲＡを完全に埋める十分な厚さを有するブランケット層として付着される。厚さは一般に約１０００から約５０００オングストロームだが、本発明はこの厚さに限定されない。次いで、しばしばパターン形成された一連のハード・マスク層１２ａ、１２ｂおよび１２ｃを平坦化ストップ層として使用して、第２のブランケット抵抗器充填層の過剰な部分を平坦化することができる。いくつかあるうちの任意の平坦化法を使用することができる。非限定的な例には、反応性イオン・エッチング・エッチバック平坦化法、機械平坦化法および化学機械研磨平坦化法が含まれる。特に化学機械研磨平坦化法が一般的である。
図４は、その中に形成、配置された本発明の第１の実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを有する半導体構造物の概略断面図を示す。
トレンチ・キャパシタは、第１のキャパシタ極板領域１４ｂと、パターン形成されたキャパシタ誘電層１６ｃと、第２のキャパシタ極板１８ｃとを含む。トレンチ抵抗器は、抵抗器導体コネクタ領域１４ａと、パターン形成された一対の第１の誘電層１６ａおよび１６ｂと、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂと、パターン形成された第２の抵抗器充填層２０とを含む。図４に示されているように、トレンチ・キャパシタとトレンチ抵抗器は、単一の半導体基板１０内に集積されている。トレンチ・キャパシタおよびトレンチ抵抗器は自己整合法を使用して製造される。この自己整合法に付随して、トレンチ・キャパシタのために使用されるキャパシタ・トレンチは、トレンチ抵抗器のために使用される抵抗器トレンチよりも小さい線幅寸法を有する。
図５から図８は、その中に配置された本発明の第２の実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを有する半導体構造物を製造する漸進的な諸段階の結果を示す一連の概略断面図を示す。
図５から図８は概ね、図１から図４に対応し、同一の参照符号は同様の構造物または同一の構造物を表す。具体的には、図５は図１を、図６は図２を複写したものである。しかし、例外として、図７および図８は（図３および図４と比較して）、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂを覆うように形成され、配置されたパターン形成された一対の第２の共形誘電層１９ａおよび１９ｂを示す。パターン形成された一対の第２の共形誘電層１９ａおよび１９ｂは、パターン形成された一対の第１の誘電層１６ａおよび１６ｂとともに、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂを完全にカプセル化する。したがって、本発明の第２の実施形態では、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂが、パターン形成された第２の抵抗器充填層２０から完全に分離される。したがって、たとえパターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂが高導電率のトレンチ充填材料を含む場合であっても、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂは、パターン形成された第２の抵抗器充填層２０を構成する抵抗材料の抵抗特性に影響を与えない。
パターン形成された一対の第２の共形誘電層１９ａおよび１９ｂは、パターン形成された一対の第１の誘電層１６ａおよび１６ｂを形成するために使用される材料、寸法および方法と類似の、等価の、または同一の材料を含み、厚さ寸法を有し、および方法を使用して形成することができる。より一般的には、パターン形成された一対の第２の共形誘電層１９ａおよび１９ｂは、約５０から約１５０オングストロームの厚さを有する酸化シリコン材料を含む。パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂがポリシリコン材料を含むとき、この酸化シリコン材料は、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂの熱アニールおよび酸化（すなわち熱酸化）に付随して形成することができる。代替材料を使用することもでき、限定はされないが、化学蒸着法、熱付着法、原子層付着法、物理蒸着法などの代替付着法を使用することもできる。このような付着法は一般に、第２のブランケット共形誘電層を形成し、この第２のブランケット共形誘電層は一般に、パターン形成された一対の第２の共形誘電層１９ａおよび１９ｂを形成するときに、抵抗器開口ＲＡの床から第２のブランケット共形誘電層の一部を除去するために異方性エッチングされる。
図８は、本発明の第２の実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物の概略断面図を示す。第２の実施形態と第１の実施形態の両方が、第１のキャパシタ極板領域１４ｂと、パターン形成されたキャパシタ誘電層１６ｃと、第２のキャパシタ極板１８ｃとを含むトレンチ・キャパシタを有する点では、第２の実施形態は一般に第１の実施形態と一致している。さらに、トレンチ抵抗器が、パターン形成された一対の第１の誘電層１６ａ、１６ｂおよびパターン形成された一対の第１のトレンチ充填層１８ａ、１８ｂによって、パターン形成された第２の抵抗器充填層２０から部分的に分離された抵抗器導体コネクタ領域１４ａを含む点で、第２の実施形態と第１の実施形態とは一般に同様である。しかし、第２の実施形態はさらに、パターン形成された一対の第１のトレンチ充填層１８ａおよび１８ｂを、パターン形成された第２の抵抗器充填層２０から電気的に完全に分離する、パターン形成された一対の第２の共形誘電層１９ａおよび１９ｂを含む。最後に、第１の実施形態と第２の実施形態ではともに、トレンチ・キャパシタのために使用されるキャパシタ・トレンチが、トレンチ抵抗器のために使用される抵抗器トレンチよりも幅が狭い線幅寸法を有する。
図９から図１１は、図４に示されたトレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物（すなわち本発明の第１の実施形態）への一連のコンタクトを形成した結果を示す一連の概略断面図を示す。第１の例では、図９が図４に一致し、同一の参照符号が同一の構造物を表す。
図１０は、抵抗器導体コネクタ領域１４ａと連続して配置されたコンタクト導体コネクタ領域１４ｃと、第１のキャパシタ極板領域１４ｂと連続して配置されたコンタクト導体コネクタ領域１４ｄとを示す。コンタクト導体コネクタ領域１４ｃおよび１４ｄはそれぞれ一般に、抵抗器導体コネクタ領域１４ａおよび第１のキャパシタ極板領域１４ｂを形成するために使用されるドーパント極性およびドーズ量に近いドーパント極性およびドーズ量を用いたイオン注入法を使用して形成される。代替として他のドーパント導入法を使用してもよいが、それらの方法は一般に、代替の処理スキームを要求すると考えられる。ドーパントの極性は同じである。
イオン注入法を使用するとき、一対のコンタクト導体コネクタ領域１４ｃおよび１４ｄは、図９の半導体構造物の適当なマスキングおよびそれに続く適当なイオン注入プロセス・ステップに付随して形成することができる。このイオン注入プロセス・ステップは、パターン形成された一対のハード・マスク層１２ａおよび１２ｃを貫通する十分なイオン注入エネルギーを使用することが好ましい。
図１１は、コンタクト導体コネクタ領域１４ｃ、１４ｄ、パターン形成された第２の抵抗器充填層２０、および第２のキャパシタ極板１８ｃとそれぞれ１つずつ接触するように配置された一連のコンタクト領域２２ａ、２２ｂ、２２ｃおよび２２ｄを示す。
一対のコンタクト領域２２ａおよび２２ｄのための位置を提供するため、パターン形成されたハード・マスク層１２ａおよび１２ｃはそれぞれさらにパターン形成されて、２度にわたってパターン形成された一対のハード・マスク層１２ａ′および１２ａ″、ならびに２度にわたってパターン形成された一対のハード・マスク層１２ｃ′および１２ｃ″を提供する。パターン形成された一対のハード・マスク層１２ａおよび１２ｃのこのようなパターン形成は、半導体基板１０を構成する単結晶シリコン材料を一般に含むコンタクト導体コネクタ領域１４ｃおよび１４ｄの部分を露出させる。上記の開示によれば、一般に、パターン形成された第２の抵抗器充填層２０と第２のキャパシタ極板１８ｃはともに、ドーパント濃度は異なるとはいえ、ポリシリコン材料を含む。
コンタクト領域２２ａ、２２ｂ、２２ｃおよび２２ｄはそれぞれ一般に、半導体製造技術分野における従来のシリサイド材料を含む。あるいは、コンタクト領域２２ａおよび２２ｄは、シリサイド材料が上に重なったドープされたポリシリコンを含んでもよい。ある種の金属、金属合金、金属窒化物などの他のコンタクト材料も排除されないが、それらは処理がより難しい可能性があり、または、図１１に示されたトレンチ・キャパシタおよびトレンチ抵抗器に対する電気的接続に比べて効率が低下する可能性がある。
コンタクト領域２２ａ、２２ｂ、２２ｃおよび２２ｄは、限定はされないが、チタン、タングステン、コバルトおよびニッケルシリサイドならびにこれらの合金を含むグループから選択された金属シリサイドを含むことができる。コンタクト領域２２ａ、２２ｂ、２２ｃおよび２２ｄはそれぞれ一般に、自己整合シリサイド（すなわちサリサイド）法を使用して形成されるが、他の方法も排除されない。このような自己整合シリサイド法は、金属シリサイドを形成する金属層を、シリコン基板（すなわちアモルファス、多結晶または単結晶シリコン基板）上に形成し、次いで積層されたこの構造物を熱アニールして、領域選択的な金属シリサイド層を得ることを含む。反応しなかった金属シリサイド形成金属の過剰部分は、金属シリサイド形成金属の組成に対して適当なエッチング剤を使用して除去される。特定の金属シリサイド形成金属は一般に、一般に湿式化学エッチング剤である特定のエッチング剤の中でエッチングされる。いくつかの実施形態では、この選択的エッチング・プロセスに続いて第２の熱アニールを実施してもよい。
図１１は、本発明の第１の実施形態に基づく半導体構造物内のトレンチ・キャパシタとトレンチ抵抗器の導体接続スキームの第１の実施形態を示す。この導体接続スキームは、トレンチ・キャパシタを、トレンチ抵抗器とは別個に配線することを含む。トレンチ・キャパシタは、（１）コンタクト導体コネクタ領域１４ｄおよびコンタクト領域２２ｄを介して第１のキャパシタ極板領域１４ｂに配線され、（２）コンタクト層２２ｃ介して第２のキャパシタ極板１８ｃに配線される。トレンチ抵抗器は、（１）抵抗器導体コネクタ領域１４ａ、コンタクト導体コネクタ領域１４ｃおよびコンタクト領域２２ａを介してパターン形成された第２の抵抗器充填層２０の（抵抗器開口ＲＡの底面の）第１の側に配線され、（２）コンタクト領域２２ｂを介して、パターン形成された第２の抵抗器充填層２０の露出した第２の側に配線される。
図１２から図１４は、本発明の第１の実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物に対するコンタクト構造の第２の実施形態を形成した結果を示す一連の概略断面図を示す。
図１２は、図９および図４と一致し、図９および図４と同一である。同一の参照符号は同一の構造を指す。
図１３は、抵抗器導体コネクタ領域１４ａと第１のキャパシタ極板領域１４ｂの最も近い部分間に配置されたブリッジング導体コネクタ領域１４ｅを示す。ブリッジング導体コネクタ領域１４ｅは、図１０に示されたコンタクト導体コネクタ領域１４ｃおよび１４ｄを形成するために使用される方法と類似の、等価の、または同一の方法を使用して形成することができる。
図１４はさらに、図１１に示されたものと同一の一対のコンタクト領域２２ｂおよび２２ｃを示す。この場合も、一対のコンタクト領域２２ｂおよび２２ｃは一般にシリサイド・コンタクト材料を含む。
図１４は、本発明の第１の実施形態に基づく半導体構造物内のトレンチ・キャパシタとトレンチ抵抗器とを相互接続する第２の実施形態を示す。図１４では、トレンチ・キャパシタ内の第１のキャパシタ極板領域１４ｂと、トレンチ抵抗器内の抵抗器導体コネクタ領域１４ａとを接続するブリッジング導体コネクタ領域１４ｅを使用することによって、トレンチ・キャパシタとトレンチ抵抗器が直列に配線されている。トレンチ抵抗器に直列に接続されたトレンチ・キャパシタに対する外部接続は、コンタクト領域２２ｂおよび２２ｃによって達成される。
図１５および図１６は、本発明の第１の実施形態に基づく半導体構造物内のトレンチ・キャパシタとトレンチ抵抗器とを接続する第３の実施形態を示す一対の概略断面図を示す。
図１５は、その他の点では図４、図９または図１２に示されたトレンチ・キャパシタおよびトレンチ抵抗器と類似しているが、トレンチ抵抗器内の抵抗器導体コネクタ領域１４ａがトレンチ・キャパシタ内の第１のキャパシタ極板領域１４ｂと接触しているトレンチ・キャパシタおよびトレンチ抵抗器を示す。したがって、トレンチ・キャパシタとトレンチ抵抗器とを接続するこの第３の実施形態では、抵抗器導体コネクタ領域１４ａと第１のキャパシタ極板領域１４ｂとの間の電気的連続が有効な接触または重複に付随して達成されるため、図１３および図１４に示された第２の実施形態にはあるブリッジング導体コネクタ領域（すなわちブリッジング導体コネクタ領域１４ｅ）が必要ない。図１６に示されているように、第３の実施形態もやはり、直列に接続されたトレンチ抵抗器およびトレンチ・キャパシタに接続するための一対のコンタクト領域２２ｂおよび２２ｃを提供する。
トレンチ・キャパシタとトレンチ抵抗器とを相互接続するこの第３の実施形態では、抵抗器導体コネクタ領域１４ａと第１のキャパシタ極板領域１４ｂとの接触または重複を、トレンチ抵抗器をトレンチ・キャパシタの方へ横方向に単純に移動させることによって達成することができる。代替として、より深いイオン注入を使用することによって、抵抗器導体コネクタ領域１４ａおよび第１のキャパシタ極板領域１４ｂを大きくしてもよい。追加の代替として、上記の両方の代替法を使用した構造物を使用してもよい。
図９から図１６で説明したトレンチ抵抗器とトレンチ・キャパシタとを接続する実施形態は、図８に示された本発明の第２の実施形態に適用することも可能である。
本発明の上記の好ましい実施形態は本発明を例示するものであって、本発明を限定するものではない。単一の半導体基板に集積された本発明の好ましい実施形態に基づくトレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物の方法、材料、構造および寸法に変更および修正を加え、同時に、本発明に基づく集積されたトレンチ・キャパシタとトレンチ抵抗器とを含む構造物であって、添付の特許請求の範囲に基づく構造物を提供することができる。
本発明の構造物および該構造物の製造方法は集積回路の製造において有用であり、半導体構造物内のキャパシタおよび抵抗器に対して特に有用である。
Claims (20)
- 単一の基板（１０）内に配置されたトレンチ・キャパシタとトレンチ抵抗器とを含む構造物であって、前記トレンチ・キャパシタのために使用されるキャパシタ・トレンチ（ＣＴ）が、前記トレンチ抵抗器のために使用される抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅寸法（ＬＷＣ）を有する構造物。
- 前記単一の基板（１０）が単一の半導体基板を含む、請求項１に記載の構造物。
- 前記トレンチ・キャパシタが、前記キャパシタ・トレンチ（ＣＴ）を埋める導体材料（１８ｃ）を含み、
前記トレンチ抵抗器が、
前記抵抗器トレンチ（ＲＴ）の周縁に配置された前記導体材料（１８ａ、１８ｂ）と、
前記抵抗器トレンチの中心に配置された抵抗器材料（２０）と
を含む、
請求項１に記載の構造物。 - 前記抵抗器材料（２０）が、前記抵抗器トレンチ（ＲＴ）内の前記導体材料（１８ａ、１８ｂ）と接触した、請求項３に記載の構造物。
- 前記抵抗器材料（２０）が、誘電材料（１９ａ、１９ｂ）によって、前記抵抗器トレンチ（ＲＴ）内の前記導体材料（１８ａ、１８ｂ）から分離された、請求項３に記載の構造物。
- 前記導体材料（１８ａ、１８ｂ）がポリシリコン導体材料を含み、
前記抵抗器材料がポリシリコン抵抗器材料を含む、
請求項３に記載の構造物。 - 前記ポリシリコン導体材料が、前記ポリシリコン抵抗器材料よりも高いドーピング濃度を有する、請求項６に記載の構造物。
- その中に配置されたキャパシタ・トレンチ（ＣＴ）と抵抗器トレンチ（ＲＴ）とを含む基板（１０）であって、前記キャパシタ・トレンチ（ＣＴ）および前記抵抗器トレンチ（ＲＴ）がそれぞれ、その側壁と底面とのうちの少なくとも一方の内部に配置された導体領域（１４ｂ、１４ａ）を含む基板（１０）と、
前記キャパシタ・トレンチ（ＣＴ）内の前記導体領域（１４ｂ）は完全に覆うが、前記抵抗器トレンチ（ＲＴ）内の前記導体領域（１４ａ）は完全には覆わない誘電材料層（１６ｃ、１６ａ、１６ｂ）と、
前記キャパシタ・トレンチ（ＣＴ）は完全に埋めるが、前記抵抗器トレンチ（ＲＴ）は不完全に埋め、その中の前記導体領域（１４ａ）と接触しない、前記誘電材料層（１６ｃ、１６ａ、１６ｂ）上に配置された導体材料層（１８ｃ、１８ａ、１８ｂ）と、
前記抵抗器トレンチ（ＲＴ）を埋め、その中の前記導体領域（１４ａ）と接触するように配置された抵抗器材料層（２０）と
を含む構造物。 - 前記キャパシタ・トレンチ（ＣＴ）が、前記抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅（ＬＷＣ）を有する、請求項８に記載の構造物。
- 前記抵抗器材料層（２０）が、前記抵抗器トレンチ（ＲＴ）内の前記導体材料層（１８ａ、１８ｂ）と接触した、請求項８に記載の構造物。
- 前記抵抗器材料層（２０）が、前記抵抗器トレンチ（ＲＴ）内の前記導体材料層（１８ａ、１８ｂ）と接触していない、請求項８に記載の構造物。
- 前記抵抗器トレンチ（ＲＴ）内の前記導体材料層（１８ａ、１８ｂ）と前記抵抗器材料層（２０）との間に配置され、前記導体材料層（１８ａ、１８ｂ）と前記抵抗器材料層（２０）とを分離する第２の誘電材料層（１９ａ、１９ｂ）をさらに含む、請求項８に記載の構造物。
- 前記キャパシタ・トレンチ（ＣＴ）を含む前記導体領域（１４ｂ）が、前記抵抗器トレンチ（ＲＴ）を含む前記導体領域（１４ａ）と接触した、請求項８に記載の構造物。
- 前記キャパシタ・トレンチ（ＣＴ）を含む前記導体領域（１４ｂ）を、前記抵抗器トレンチ（ＲＴ）を含む前記導体領域（１４ａ）に接続するように配置された追加の別個の導体領域（１４ｅ）をさらに含む、請求項８に記載の構造物。
- 構造物を製造する方法であって、
基板（１０）内にキャパシタ・トレンチ（ＣＴ）と抵抗器トレンチ（ＲＴ）とを形成するステップであって、前記キャパシタ・トレンチ（ＣＴ）および前記抵抗器トレンチ（ＲＴ）がそれぞれ、その側壁と底面とのうちの少なくとも一方の内部に配置された導体領域（１４ｂ、１４ａ）を含むステップと、
前記キャパシタ・トレンチ（ＣＴ）内の前記導体領域（１４ｂ）は完全に覆うが、前記抵抗器トレンチ（ＲＴ）内の前記導体領域（１４ａ）は完全には覆わないように誘電材料層（１６ｃ、１６ａ、１６ｂ）を形成するステップと、
前記キャパシタ・トレンチ（ＣＴ）は完全に埋めるが、前記抵抗器トレンチ（ＲＴ）は不完全に埋め、その中の前記導体領域（１４ａ）を露出させ、前記導体領域（１４ａ）と接触しない、前記誘電材料層（１６ｃ、１６ａ、１６ｂ）上に配置された導体材料層（１８ｃ、１８ａ、１８ｂ）を形成するステップと、
前記抵抗器トレンチ（ＲＴ）を埋め、その中の前記導体領域（１４ａ）と接触するように抵抗器材料層（２０）を形成するステップと
を含む方法。 - 前記基板（１０）内に前記キャパシタ・トレンチ（ＣＴ）と前記抵抗器トレンチ（ＲＴ）とを形成する前記ステップが、前記基板（１０）内の前記抵抗器トレンチ（ＲＴ）よりも幅が狭い線幅（ＬＷＣ）を有する前記キャパシタ・トレンチ（ＣＴ）を形成することを含む、請求項１５に記載の方法。
- 前記誘電材料層（１６ｃ、１６ａ、１６ｂ）を形成する前記ステップ、および前記導体材料層（１８ｃ、１８ａ、１８ｂ）を形成する前記ステップが、前記キャパシタ・トレンチ（ＣＴ）および抵抗器トレンチ（ＲＴ）内にブランケット誘電材料層（１６）を形成し、その上にブランケット導体材料層（１８）を、前記キャパシタ・トレンチ（ＣＴ）は完全に埋め、前記抵抗器トレンチ（ＲＴ）は不完全に埋めるように形成し、次いで、前記抵抗器トレンチ（ＲＴ）の底面の前記導体領域（１４ａ）を露出させるように、前記ブランケット導体材料層（１８）およびブランケット誘電材料層（１６）をエッチングすることを含む、請求項１５に記載の方法。
- 前記抵抗器トレンチ（ＲＴ）内の前記導体材料層（１８ａ、１８ｂ）と前記抵抗器材料層（２０）との間に配置され、前記導体材料層（１８ａ、１８ｂ）と前記抵抗器材料層（２０）とを分離する第２の誘電材料層（１９ａ、１９ｂ）を形成するステップをさらに含む、請求項１５に記載の方法。
- 前記第２の誘電材料層（１９ａ、１９ｂ）を形成する前記ステップが、前記導体材料層（１８ａ、１８ｂ）を酸化させることを含む、請求項１８に記載の方法。
- 前記第２の誘電材料層（１９ａ、１９ｂ）を形成する前記ステップが、前記抵抗器トレンチ（ＲＴ）内の前記導体材料層（１８ａ、１８ｂ）および前記導体領域（１４ａ）上に前記第２の誘電層を付着させ、次いで、前記抵抗器トレンチ（ＲＴ）内の前記導体領域（１４ａ）から前記第２の誘電材料層の一部分を除去することを含む、請求項１８に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/306,709 | 2006-01-09 | ||
| US11/306,709 US7560761B2 (en) | 2006-01-09 | 2006-01-09 | Semiconductor structure including trench capacitor and trench resistor |
| PCT/US2007/060266 WO2007082200A2 (en) | 2006-01-09 | 2007-01-09 | Semiconductor structure including trench capacitor and trench resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009522820A true JP2009522820A (ja) | 2009-06-11 |
| JP5172700B2 JP5172700B2 (ja) | 2013-03-27 |
Family
ID=38231981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008549684A Expired - Fee Related JP5172700B2 (ja) | 2006-01-09 | 2007-01-09 | トレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7560761B2 (ja) |
| EP (1) | EP1979949B1 (ja) |
| JP (1) | JP5172700B2 (ja) |
| CN (1) | CN101379619B (ja) |
| TW (1) | TWI392080B (ja) |
| WO (1) | WO2007082200A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124300A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084483B2 (en) * | 2004-05-25 | 2006-08-01 | International Business Machines Corporation | Trench type buried on-chip precision programmable resistor |
| US7888723B2 (en) * | 2008-01-18 | 2011-02-15 | International Business Machines Corporation | Deep trench capacitor in a SOI substrate having a laterally protruding buried strap |
| US8030215B1 (en) * | 2008-02-19 | 2011-10-04 | Marvell International Ltd. | Method for creating ultra-high-density holes and metallization |
| US8298908B2 (en) | 2010-02-11 | 2012-10-30 | International Business Machines Corporation | Structure and method for forming isolation and buried plate for trench capacitor |
| US8722503B2 (en) * | 2010-07-16 | 2014-05-13 | Texas Instruments Incorporated | Capacitors and methods of forming |
| US8492241B2 (en) * | 2010-10-14 | 2013-07-23 | International Business Machines Corporation | Method for simultaneously forming a through silicon via and a deep trench structure |
| US8614137B2 (en) | 2011-02-11 | 2013-12-24 | International Business Machines Corporation | Dual contact trench resistor in shallow trench isolation (STI) and methods of manufacture |
| US8546243B2 (en) | 2011-05-24 | 2013-10-01 | International Business Machines Corporation | Dual contact trench resistor and capacitor in shallow trench isolation (STI) and methods of manufacture |
| US8604542B2 (en) * | 2011-08-23 | 2013-12-10 | Nan Ya Technology Corporation | Circuit structure with conductive and depletion regions to form tunable capacitors and resistors |
| US9136319B2 (en) * | 2011-12-21 | 2015-09-15 | Globalfoundries Inc. | Method of making capacitor with a sealing liner and semiconductor device comprising same |
| JP2013153130A (ja) | 2011-12-28 | 2013-08-08 | Rohm Co Ltd | チップ抵抗器 |
| US8610249B2 (en) | 2012-03-30 | 2013-12-17 | International Business Machines Corporation | Non-planar capacitor and method of forming the non-planar capacitor |
| WO2015047233A1 (en) | 2013-09-25 | 2015-04-02 | Intel Corporation | Methods of forming buried vertical capacitors and structures formed thereby |
| CN103700644B (zh) * | 2013-12-23 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 基于tsv工艺的转接板深槽电容及其制造方法 |
| CN103700643B (zh) * | 2013-12-23 | 2016-07-06 | 华进半导体封装先导技术研发中心有限公司 | 一种基于tsv工艺的转接板深槽电容及其制造方法 |
| US9355997B2 (en) | 2014-03-12 | 2016-05-31 | Invensas Corporation | Integrated circuit assemblies with reinforcement frames, and methods of manufacture |
| US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
| US9165793B1 (en) | 2014-05-02 | 2015-10-20 | Invensas Corporation | Making electrical components in handle wafers of integrated circuit packages |
| US9741649B2 (en) | 2014-06-04 | 2017-08-22 | Invensas Corporation | Integrated interposer solutions for 2D and 3D IC packaging |
| US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
| US9252127B1 (en) | 2014-07-10 | 2016-02-02 | Invensas Corporation | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture |
| US9418982B2 (en) | 2014-12-22 | 2016-08-16 | International Business Machines Corporation | Multi-layered integrated circuit with selective temperature coefficient of resistance |
| US9397038B1 (en) | 2015-02-27 | 2016-07-19 | Invensas Corporation | Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates |
| US10170464B2 (en) | 2015-06-05 | 2019-01-01 | International Business Machines Corporation | Compound semiconductor devices having buried resistors formed in buffer layer |
| US9478504B1 (en) | 2015-06-19 | 2016-10-25 | Invensas Corporation | Microelectronic assemblies with cavities, and methods of fabrication |
| US9824967B1 (en) | 2016-07-28 | 2017-11-21 | International Business Machines Corporation | Semiconductor resistor structures embedded in a middle-of-the-line (MOL) dielectric |
| CN111033656A (zh) * | 2017-11-30 | 2020-04-17 | 株式会社村田制作所 | 电容器 |
| US20200243386A1 (en) * | 2019-01-25 | 2020-07-30 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US11251263B2 (en) * | 2019-03-13 | 2022-02-15 | Semiconductor Components Industries, Llc | Electronic device including a semiconductor body or an isolation structure within a trench |
| US10832839B1 (en) * | 2019-09-13 | 2020-11-10 | Globalfoundries Inc. | Metal resistors with a non-planar configuration |
| US11637173B2 (en) | 2020-09-29 | 2023-04-25 | Globalfoundries U.S. Inc. | Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder |
| US11444149B1 (en) | 2021-02-23 | 2022-09-13 | Globalfoundries U.S. Inc. | Polysilicon resistor with continuous u-shaped polysilicon resistor elements and related method |
| CN116648772A (zh) * | 2021-12-22 | 2023-08-25 | 华为技术有限公司 | 芯片及其形成方法、电子设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330375A (ja) * | 1998-05-15 | 1999-11-30 | Nec Corp | 半導体装置とその製造方法 |
| US6528383B1 (en) * | 2001-12-12 | 2003-03-04 | International Business Machines Corporation | Simultaneous formation of deep trench capacitor and resistor |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4686552A (en) * | 1986-05-20 | 1987-08-11 | Motorola, Inc. | Integrated circuit trench cell |
| US4933739A (en) * | 1988-04-26 | 1990-06-12 | Eliyahou Harari | Trench resistor structures for compact semiconductor memory and logic devices |
| JP3130906B2 (ja) * | 1989-12-01 | 2001-01-31 | セイコーインスツルメンツ株式会社 | 半導体内壁に対する不純物の注入方法 |
| US5382541A (en) * | 1992-08-26 | 1995-01-17 | Harris Corporation | Method for forming recessed oxide isolation containing deep and shallow trenches |
| US5316978A (en) | 1993-03-25 | 1994-05-31 | Northern Telecom Limited | Forming resistors for intergrated circuits |
| US5683939A (en) * | 1993-04-02 | 1997-11-04 | Harris Corporation | Diamond insulator devices and method of fabrication |
| US5411913A (en) * | 1994-04-29 | 1995-05-02 | National Semiconductor Corporation | Simple planarized trench isolation and field oxide formation using poly-silicon |
| US5814547A (en) * | 1997-10-06 | 1998-09-29 | Industrial Technology Research Institute | Forming different depth trenches simultaneously by microloading effect |
| DE19960563B4 (de) * | 1999-12-15 | 2005-11-03 | Infineon Technologies Ag | Halbleiterstruktur und entsprechendes Herstellungsverfahren |
| US6683345B1 (en) * | 1999-12-20 | 2004-01-27 | International Business Machines, Corp. | Semiconductor device and method for making the device having an electrically modulated conduction channel |
| US6384452B1 (en) | 2000-07-17 | 2002-05-07 | Agere Systems Guardian Corp | Electrostatic discharge protection device with monolithically formed resistor-capacitor portion |
| US6566191B2 (en) * | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
| KR100422597B1 (ko) * | 2001-11-27 | 2004-03-16 | 주식회사 하이닉스반도체 | 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자 |
| US7023041B2 (en) * | 2003-01-13 | 2006-04-04 | International Business Machines Corporation | Trench capacitor vertical structure |
| US6999298B2 (en) * | 2003-09-18 | 2006-02-14 | American Semiconductor, Inc. | MIM multilayer capacitor |
-
2006
- 2006-01-09 US US11/306,709 patent/US7560761B2/en active Active
-
2007
- 2007-01-03 TW TW096100166A patent/TWI392080B/zh not_active IP Right Cessation
- 2007-01-09 JP JP2008549684A patent/JP5172700B2/ja not_active Expired - Fee Related
- 2007-01-09 WO PCT/US2007/060266 patent/WO2007082200A2/en active Application Filing
- 2007-01-09 EP EP07710011.3A patent/EP1979949B1/en not_active Not-in-force
- 2007-01-09 CN CN2007800016633A patent/CN101379619B/zh not_active Expired - Fee Related
-
2009
- 2009-07-08 US US12/499,452 patent/US8110862B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330375A (ja) * | 1998-05-15 | 1999-11-30 | Nec Corp | 半導体装置とその製造方法 |
| US6528383B1 (en) * | 2001-12-12 | 2003-03-04 | International Business Machines Corporation | Simultaneous formation of deep trench capacitor and resistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124300A (ja) * | 2009-12-09 | 2011-06-23 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1979949A2 (en) | 2008-10-15 |
| WO2007082200A2 (en) | 2007-07-19 |
| US20090267186A1 (en) | 2009-10-29 |
| EP1979949B1 (en) | 2014-09-24 |
| JP5172700B2 (ja) | 2013-03-27 |
| US20070158725A1 (en) | 2007-07-12 |
| TW200742036A (en) | 2007-11-01 |
| US7560761B2 (en) | 2009-07-14 |
| CN101379619B (zh) | 2010-08-11 |
| EP1979949A4 (en) | 2010-08-25 |
| US8110862B2 (en) | 2012-02-07 |
| WO2007082200A3 (en) | 2008-07-03 |
| CN101379619A (zh) | 2009-03-04 |
| TWI392080B (zh) | 2013-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5172700B2 (ja) | トレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物 | |
| US8796783B2 (en) | Borderless contact structure employing dual etch stop layers | |
| TWI383490B (zh) | 半導體裝置之製造方法 | |
| US10446435B2 (en) | Local trap-rich isolation | |
| TWI556427B (zh) | 緩衝層及其形成方法 | |
| JP4193097B2 (ja) | 半導体装置およびその製造方法 | |
| US11417739B2 (en) | Contacts for semiconductor devices and methods of forming the same | |
| US20210242327A1 (en) | Semiconductor Device and Method | |
| US9818741B2 (en) | Structure and method to prevent EPI short between trenches in FINFET eDRAM | |
| US20240154016A1 (en) | Transistor Gates and Methods of Forming | |
| JP3725465B2 (ja) | 半導体装置及びその製造方法 | |
| JP5280434B2 (ja) | 半導体デバイスにおける分離層の形成 | |
| US11901439B2 (en) | Semiconductor device and method | |
| US20230369428A1 (en) | Under epitaxy isolation structure | |
| US20240136428A1 (en) | Semiconductor Device and Method | |
| US20220392998A1 (en) | Semiconductor gates and methods of forming the same | |
| US20230064457A1 (en) | Nanostructure Device and Method of Forming Thereof | |
| TW202410163A (zh) | 奈米結構場效電晶體及其製造方法 | |
| TW202305893A (zh) | 製造半導體裝置的方法和半導體裝置 | |
| US7569450B2 (en) | Semiconductor capacitors in hot (hybrid orientation technology) substrates | |
| JP2002334889A (ja) | 半導体装置およびその製造方法 | |
| CN116779545A (zh) | 外延下隔离结构 | |
| JP3888900B2 (ja) | Ｍｏｓ電界効果型トランジスタの製造方法 | |
| JP2007165925A (ja) | 半導体装置の製造方法 | |
| KR20020032190A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5172700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |