JP2009522113A - 少なくとも2個の積層部材を互いにろう付けする方法 - Google Patents

少なくとも2個の積層部材を互いにろう付けする方法 Download PDF

Info

Publication number
JP2009522113A
JP2009522113A JP2008549051A JP2008549051A JP2009522113A JP 2009522113 A JP2009522113 A JP 2009522113A JP 2008549051 A JP2008549051 A JP 2008549051A JP 2008549051 A JP2008549051 A JP 2008549051A JP 2009522113 A JP2009522113 A JP 2009522113A
Authority
JP
Japan
Prior art keywords
laser
laminate
mathematical model
temperature
brazing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008549051A
Other languages
English (en)
Other versions
JP5586852B2 (ja
Inventor
マルタン,ジエラール−マリー
モレル,ジヤン−ミシエル
ビベ,ロラン
Original Assignee
バレオ・エチユード・エレクトロニク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バレオ・エチユード・エレクトロニク filed Critical バレオ・エチユード・エレクトロニク
Publication of JP2009522113A publication Critical patent/JP2009522113A/ja
Application granted granted Critical
Publication of JP5586852B2 publication Critical patent/JP5586852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/005Soldering by means of radiant energy
    • B23K1/0056Soldering by means of radiant energy soldering by means of beams, e.g. lasers, E.B.
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/19Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Die Bonding (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

ろう付け方法によれば、積層物(18)の端面(F)にレーザ(24)を配向してレーザ(24)が積層物(18)を加熱するようにする。レーザ(24)の少なくとも一つのパラメータを、積層物(18)の少なくとも一つの熱特性の数学的モデルを介した像である値に調節する。レーザ(24)のパラメータは、照射時間、積層物の端面をレーザが照射する面積、およびレーザ(24)の照射パワーの中から選択されたパラメータである。

Description

本発明は、少なくとも2個の積層要素を互いにろう付けする方法と、ろう付け方法を実施するための数学的なモデルの構成方法と、電子モジュールとに関する。
本発明は、特に、基板をなす第1の要素、たとえばプリント回路を含み、第1の要素に、電気部材をなす少なくとも第2の要素および第3の要素が積層され、3個の要素が互いにろう付けされる電子モジュールのろう付けに適用される。
基板への電子部材の積層によって、比較的小型の電子モジュールが得られる。
従来技術では、積層物を形成する少なくとも2個の積層要素を互いにろう付けする方法は既に知られており、この方法は、レーザが積層物を加熱するように積層物の端面にレーザを配向し、レーザの少なくとも一つのパラメータを調節するタイプである。
一般に、レーザのパラメータは、照射時間と、積層物の端面のレーザ照射面積と、レーザの照射パワーとの中から選択されるパラメータである。
積層物は、たとえばプリント回路をなす基板(積層物の第1の要素)と半導体チップ(積層物の第2の要素)とを含む。上記2つの要素の間に、ろう付け部分をなすブロックが配置される。
積層物は、幾つかの熱特性を特徴とし、特に、それ以上になると半導体チップが破壊されてしまう半導体チップの臨界温度と、半導体チップの臨界温度より低くなければならないろう付けの溶融温度とを特徴としている。
一般に、レーザの各パラメータを経験に基づいて一定値に調節することにより、一方では積層物が達する最高温度が半導体チップの臨界温度を超えないようにし、他方では積層物が達する最高温度がろう付け部分をなすブロックの溶融温度より高くなるようにしている。
そのため、2個の要素だけを含む積層物の場合、レーザの各パラメータ値の調節は、考慮すべき積層物の熱特性の数が限られていることから経験によって実施可能である。
ところで、考慮すべき熱特性の数は、積層物の要素数と共に増える。
その結果、積層物が少なくとも3個の要素を含む場合、経験によるパラメータ値の調節は、積層物の熱特性全体を考慮するにはあまりに不確実であって、積層物の2個の要素間のろう付け品質が比較的凡庸なものとなり、さらには積層物の要素のうち一つが損傷することがある。
本発明の目的は、少なくとも2個の積層要素を互いにろう付けし、積層物の要素の数とは無関係にレーザのパラメータ値の調節を比較的早く正確に行える方法を提案することにある。
このため、本発明は、上記タイプのろう付け方法で、積層物の少なくとも一つの熱特性の数学的なモデルを介した像(image)である値にパラメータを調節することを特徴とする方法を目的とする。
そのため、有利には、数学的なモデルによってレーザのパラメータ値を迅速かつ正確に決定することができる。
数学的なモデルは、経験による従来の方法とは違って、レーザのパラメータの正確かつ適切な調節値を提供するコンピュータプログラムの形態でインプリメント可能である。
本発明によるろう付け方法は、さらに以下の特徴を含むことができる。
・レーザのパラメータは、照射時間、積層物の端面をレーザが照射する面積、およびレーザの照射パワーの中から選択されたパラメータである。
・積層物の熱特性は、積層物の1要素が損傷する臨界温度、積層物の2要素間に配置されるろう付け部分をなすブロックの溶融温度、および積層物の要素のうちの一つを囲む合成材料の温度の中から選択される。
本発明は、また、本発明によるろう付け方法を実施するための数学的なモデルの構成方法を目的とし、この方法は、実験計画に従って、
・レーザのパラメータ値を調節するステップと、
・レーザによるサンプルの第1の端面の照射時間中に、少なくとも一つのサンプルの領域で積層物の少なくとも一部分の温度を読み取るステップと、
・読み取られた温度の中から少なくとも一つの顕著な温度を選択するステップとを含み、
また、少なくとも座標としてレーザのパラメータ値を有するベクトルが、少なくとも座標として顕著な温度を有するベクトルの数学的なモデルを介した像となるように、数学的なモデルを決定するステップを含むことを特徴とする。
本発明による数学的なモデルの構成方法は、さらに以下の特徴を含むことができる。
・数学的なモデルは、少なくとも一つの多項式タイプの数学的な関数を含む。
・領域は、サンプルの第2の端面に延びており、顕著な温度は、上記領域の顕著なサブ領域で読み取られた最高温度である。
・顕著なサブ領域は、ろう付け部分をなすブロックで被覆されるように構成された領域の部分を、ろう付け部分をなすブロックで被覆されないように構成された領域の他の部分から分離している。
・サブ領域は、サンプルの第2の端面へのレーザの照射面積の射影である。
・サンプルの1要素が、合成材料からなる部分により囲まれた金属部分を含み、顕著なサブ領域が、合成材料からなる部分から金属部分を分離している。
・温度の読み取りステップの前に、サンプルの領域を黒くする。
・温度は、サンプルの領域の赤外線画像処理により読み取られる。
・実験計画は、Box Behnken計画、中心複合計画、およびD−最適計画の中から選択されたタイプの計画である。
・数学的なモデルは、顕著な温度の分散分析方法により決定される。
本発明は、さらに、基板をなす第1の要素を含み、第1の要素に、電気部材をなす少なくとも第2の要素および第3の要素が積層され、3個の要素が互いにろう付けされる電子モジュールを目的とし、電子モジュールは、3個の要素が電子モジュールのレーザ照射により互いにろう付けされることを特徴とする。
本発明は、例としてのみ挙げられ、添付図面を参照しながらなされた以下の説明を読めば、いっそう理解されるであろう。
図1では、本発明による電子モジュールを示した。上記電子モジュールは、一般的な参照符号10で示されている。
電子モジュール10は第1の要素12を含む。記載された例では第1の要素12が基板を形成する。
図示された例で、基板12は、合成材料(プラスチック)からなる部分PSにより部分的に囲まれた金属部分PMを含む。基板12は、有利には、プリント回路基板とすることができる。
変形実施形態では、基板12をセラミック材料から構成してもよい。
電子モジュール10は、また、基板12の金属部分PMに垂直軸Xに沿って積層された第2の要素14および第3の要素16を含み、それによって3個の要素12、14、16が積層物18を形成している。
第2の要素14および第3の要素16は、たとえば半導体チップタイプの電子部材を形成する。
積層物18の要素は、レーザ24による電子モジュール10の照射により本発明によるろう付け方法に従って互いにろう付けされる。
そのため、図示された例では、ろう付け部分をなす第1のブロック20および第2のブロック22が、基板12とチップ14との間およびチップ14とチップ16との間にそれぞれ配置されている。
一般に、ろう付け部分20、22をなすブロックは、ペーストブロックまたは帯状にカットされたブロックであって、ろう付け前に積層物18の要素12から16の間にはめ込まれる。
変形実施形態では、ろう付け部分をなすブロックを、ろう付け前にチップに結合された、チップ14、16のコーティングから形成可能であり、この場合、コーティング材料は、銀、金、スズ等とすることができる。
ろう付け部分20、22を形成するブロックを溶融させ、それによって3個の要素を互いにろう付け可能にする熱は、レーザ源(図示せず)から送られるレーザ24が電子モジュール10を照射することによって発生する。
レーザ源は、たとえば、特に赤外線タイプのレーザビームを送るレーザダイオードを含むことができる。
レーザ24は、積層物18の端面F1に配向されて積層物18を加熱する。特に、レーザ24は、レーザ24による基板12の金属部分PMの照射面積Sにレーザ24を集束させる手段26によって焦点を合わせられる。
積層物18を十分に加熱して、積層物18の3個の要素を全く損傷せずにろう付けブロック20、22を溶融させるために、レーザ24は、レーザ24の少なくとも一つのパラメータ値を調節する手段(図示せず)を備える。
記載された例では、レーザ24のパラメータは、照射時間D、端面F1のレーザ24による照射面積S、レーザ24の照射パワーPである。
レーザ24のパラメータD、S、Pの値は、積層物18の熱特性、特に、ろう付けブロック20、22の溶融温度、積層物18の3個の要素の臨界温度(一つの要素がその臨界温度を超えて加熱されると破壊される)、ならびに基板12を囲む合成材料の溶融温度を考慮するように調節される。
たとえば、ろう付け部分をなすブロックの溶融温度は約300°Cであり、積層物18の3個の要素の臨界温度は約500°Cである。
本発明のろう付け方法によれば、積層物18の少なくとも一つの熱特性の数学的なモデルMを介した像である値に、レーザ24の各パラメータを調節する。
以下、図2から図4を参照しながら、本発明による数学的なモデルMの構成方法について説明する。
数学的なモデルMを構成するために、実験計画に従って以下のステップを行う。
それ自体知られているように、一定の実験計画によって、十分に正確な数学的モデルを得るために実施すべき実験数Nを決定し、また、各実験に対して調節すべきパラメータ値を決定することができる。
たとえば実験計画は、Box Behnken計画、中心複合計画およびD−最適計画の中から選択されたタイプの計画である。従来の他の実験計画を使用してもよい。
従って、記載された実施例では、実験計画により、レーザ24のパラメータ値の集合Eを決定するが、これは、
・最小値Dminと最大値Dmax、たとえば200msから700msに含まれるレーザの照射時間Dの値Dの数Nと、
・最小値Pminと最大値Pmax、たとえば700Wから2000Wに含まれる照射パワーPの値Pの数Nと、
・最小値Sminと最大値Smaxの間に含まれる照射面積Sの値Sの数Nとを含む。
このようにして、実験計画により、実施すべき実験数Nを決定する。これらのN個の実験は、たとえば、レーザの様々なパラメータ値で考えられる組み合わせの中から選択され、たとえば、いわゆる「完全」実験計画の場合にはN=N×N×Nであり、あるいは、特にBox Behnken計画、中心複合計画、またはD−最適計画タイプのいわゆる「一部」実験計画の場合にはN<N×N×Nである。
このため、実験計画の各実験に対して、実験計画により決定された集合Eに含まれる値D、S、PにレーザのパラメータD、S、Pをそれぞれ調節する。
第1に、積層物18の一部分の第1のサンプル28を形成する(図2)。図2では、第1のサンプル28が積層物18の第1の要素すなわち基板12だけを含むことが分かる。
第1のサンプル28は、基板12の下面に対応する第1の端面F1と、基板12の上面に対応する第2の端面F2とを含む。
そこで、実験計画により決定されたN個の実験を上記第1のサンプル28で実施する。
各実験に対して、レーザ24のパラメータD、S、Pを集合Eの値D、S、Pにそれぞれ調節する。その場合、第1、第2、第3の座標としてレーザ24の3個のパラメータD、S、Pの値D、S、Pをそれぞれ有する「パラメータ」ベクトルVPを決定する。
レーザ24による端面F1の照射時間D(値Dに調節する)中は、レーザ24が第1のサンプル28を加熱するように第1の端面F1にレーザ24を配向する。
そこで、第1のステップの間に第1のサンプル28の領域Z1の温度を読み取る。
図示された例では、領域Z1は、第1のサンプル28の第1の端面F1に対向する第2の端面F2に延びている。
好適には、サンプル28の領域Z1の赤外線画像処理により温度が読み取られる。
赤外線画像は、たとえば赤外線カメラ30を含む従来の赤外線画像収集手段により得られる。
カメラ30は、たとえば、領域Z1のサイズに合わせた大きな視界と、領域Z1の関連要素の適切な解像度を得るのに十分な倍率とを有する対物レンズ32を備えている。
さらに、カメラ30は、たとえば、約50Hzの周波数で画像収集が可能である。そのため、レーザ24が値D=500msで第1のサンプル28を照射する時間Dに対して、領域Z1の25個の画像を得ることができる。
好適には、第1のサンプル28の領域Z1で温度を読み取る前に、領域Z1を黒くして(たとえば黒いコーティング(塗装など)で被覆することによって)「黒体」を形成する。
第2のステップでは、読み取られた温度の中の顕著な温度を選択する。
好適には、顕著な温度は、第1のサンプル28の領域Z1の3個の顕著なサブ領域SZ1A、SZ1B、SZ1Cでそれぞれ読み取られる3つの最高温度である。
実際、第1のサンプル28の温度分布は均質ではなく、レーザ24による積層物18の照射面積Sの近くで温度がいっそう高くなっている。
第1の顕著なサブ領域SZ1Aは、ろう付けブロック20で被覆されるように構成された領域Z1の部分P1を、ろう付けブロック20で被覆されないように構成された領域Z1の他の部分P2から分離している。
第2の顕著なサブ領域SZ1Bは、レーザの照射面積Sを第1のサンプル28の第2の端面F2に射影したものである。
第3の顕著なサブ領域SZ1Cは、金属部分PMと合成材料からなる部分PSとを分離している。
各実験に対して、「温度」ベクトルVTの3つの第1の座標を、「パラメータ」ベクトルVPの値D、S、Pにレーザのパラメータを調節して得られるサブ領域SZ1A、SZ1B、SZ1Cのそれぞれの最高温度であるものとして決定する。
第2に、積層物18の一部分の第2のサンプル34を形成する(図3)。図3では、第2のサンプル34が、積層物18の最初の2つの要素すなわち基板12とチップ14だけを含むことが分かる。
第2のサンプル34では、第2の端面F2’がチップ14の上面に対応する。
第1のサンプル28と同様に、実験計画により決定されたN個の実験を上記第2のサンプル34で実施する。
そのため、各実験に対して、レーザ24のパラメータD、S、Pを集合Eの値D、S、Pに調節し、レーザの3個のパラメータD、S、Pの値D、S、Pをそれぞれ第1、第2、および第3の座標として有する「パラメータ」ベクトルVPを決定する。
第1のステップでは、レーザ24による第2のサンプル34の第1の面F1の照射時間Dの間に第2のサンプル34の領域Z2で温度を読み取る。
領域Z2は、第2のサンプル34の第2の端面F2’に及んでいる。
好適には、第2のサンプル34の領域Z2で温度を読み取る前に領域Z2を黒くして「黒体」を形成する。
次に、第2のステップでは、領域Z2で読み取られた温度の中から顕著な温度を選択する。
好適には、顕著な温度は、領域Z2の2個の顕著なサブ領域SZ2A、SZ2Bでそれぞれ読み取られた2つの最高温度である。
第1の顕著なサブ領域SZ2Aは、ろう付けブロック22で被覆されるように構成された領域Z2の部分P1を、ろう付けブロック22で被覆されないように構成された領域Z2の他の部分P2から分離する。
第2の顕著なサブ領域SZ2Bは、レーザの照射面積Sを第2のサンプル34の第2の端面F2’に射影したものである。
各実験に対して、「温度」ベクトルVTの第4および第5の座標を、「パラメータ」ベクトルVPの値D、S、Pにレーザのパラメータを調節して得られるサブ領域SZ2A、SZ2Bのそれぞれの最高温度であるものとして決定する。
第3に、任意選択として、積層物18の一部分の第3のサンプル36を形成する(図4)。図4では、第3のサンプル36が、積層物18の3個の要素、すなわち基板12と2個の半導体チップ14、16とを含むことが分かる。
第3のサンプル36では、第2の端面F2”が、チップ16の上面に対応する。
第1のサンプル28および第2のサンプル34と同様に、実験計画により決定されたN個の実験を上記第3のサンプル36で実施する。
そのため、各実験に対して、レーザ24のパラメータD、S、Pを集合Eの値D、S、Pに調節し、レーザの3個のパラメータD、S、Pの値D、S、Pをそれぞれ第1、第2、第3の座標として有する「パラメータ」ベクトルVPを決定する。
第1のステップでは、レーザ24による第3のサンプル36の第一の面F1の照射時間Dの間に第3のサンプル36の領域Z3で温度を読み取る。
好適には、第3のサンプル36の領域Z3で温度を読み取る前に領域Z3を黒くして「黒体」を形成する。
第2のステップでは、領域Z3で読み取られた温度の中から顕著な温度を選択する。好適には、顕著な温度は、レーザの照射面積Sを第3のサンプル36の第2の端面F2”に射影した第6の顕著なサブ領域SZ3で読み取られた最大温度である。
各実験に対して、「温度」ベクトルVTの第6の座標を、「パラメータ」ベクトルVPの値D、S、Pにレーザのパラメータを調節して得られる第6のサブ領域SZ6で選択された最高温度であるものとして決定する。
3個の各サンプル28、34、36についてN個の実験が行われると、N個の「パラメータ」ベクトルVPと、対応するN個の「温度」ベクトルVTとが得られる。
そこで、レーザ24の「パラメータ」ベクトルVPが、対応する各「温度」ベクトルVTのモデルMを介した像となるように、数学的なモデルMを決定する。
上記例では、数学的なモデルMは、顕著な温度の分散分析方法により決定され、好ましくは少なくとも一つの多項式タイプの数学的な関数を含む。
そのため、積層物18の3個の要素12、14、16を互いにろう付けするために、次のように実施する。
記載された例では、以下の第1から第6の座標を有する「温度」ベクトルVTを決定する。
・ろう付けブロック20の溶融温度以上の温度
・基板12の臨界温度より厳密に低い温度
・基板12の金属部分PMを囲む合成材料の溶融温度より厳密に低い温度
・ろう付けブロック22の溶融温度以上の温度
・チップ14の臨界温度より厳密に低い温度
・チップ16の臨界温度より厳密に低い温度
次に、数学的なモデルMがインプリメントされたコンピュータに上記ベクトルVTの座標を入力して、上記「温度」ベクトルVTの数学的なモデルMを介した少なくとも一つの像を得る(ベクトルVTは、場合によっては数学的なモデルMを介した複数の像であることもある)。上記像が、積層物18のろう付けに適した値D、S、Pを座標として有する「パラメータ」ベクトルVPである。
最後に、レーザ24のパラメータD、S、Pを値D、S、Pに調節し、これによって、図1に示された電子モジュール10をたった1回のろう付け作業で得ることができる。
レーザ溶接により得られた本発明による電子モジュール10は、ろう付け部分をなすブロックの態様から、従来のろう付け方法(溶融炉など)により得られた電子モジュールとは区別される。
実際、レーザによるろう付けは、強くて比較的短い加熱の後で比較的すみやかに冷却が行われる。従って、内部にろう付けブロックが形成された材料は、細かい樹枝状の結晶を形成しながら凝固する。
本発明による電子モジュールの概略図である。 本発明によるろう付け方法を実施するための数学的なモデルを構成する方法のステップで、図1の電子モジュールのサンプルを示す概略図である。 本発明によるろう付け方法を実施するための数学的なモデルを構成する方法のステップで、図1の電子モジュールのサンプルを示す概略図である。 本発明によるろう付け方法を実施するための数学的なモデルを構成する方法のステップで、図1の電子モジュールのサンプルを示す概略図である。

Claims (14)

  1. 積層物の端面にレーザ(24)を配向してレーザ(24)が積層物(18)を加熱するようにし、レーザ(24)の少なくとも一つのパラメータを調節して、積層物(18)を形成する少なくとも2個の積層要素(12、14、16)を互いにろう付けする方法であって、積層物(18)の少なくとも一つの熱特性の数学的なモデルを介した像である値に前記パラメータを調節することを特徴とする、方法。
  2. レーザのパラメータが、照射時間、積層物(18)の端面をレーザ(24)が照射する面積、およびレーザ(24)の照射パワーの中から選択されたパラメータである、請求項1に記載のろう付け方法。
  3. 積層物(18)の熱特性が、積層物(18)の一つの要素(12、14、16)が損傷する臨界温度、積層物(18)の2つの要素(12、14、16)の間に配置されたろう付け部分をなすブロック(20、22)の溶融温度、および積層物(18)の要素(12、14、16)のうちの一つを囲む合成材料の温度の中から選択される、請求項1または2に記載のろう付け方法。
  4. 実験計画に従って、
    レーザ(24)のパラメータ値を調節するステップと、
    レーザによるサンプル(28、34、36)の第1の端面(F1)の照射時間中に、少なくとも一つのサンプル(28、34、36)の領域(Z1、Z2、Z3)で積層物(18)の少なくとも一部の温度を読み取るステップと、
    読み取られた温度の中から少なくとも一つの顕著な温度を選択するステップとを含み、
    また、少なくとも座標としてレーザのパラメータ値を有するベクトルが、少なくとも座標として顕著な温度を有するベクトルの数学的なモデルを介した像となるように、数学的なモデルを決定するステップを含むことを特徴とする、請求項1から3のいずれか一項に記載のろう付け方法を実施するための、数学的なモデルの構成方法。
  5. 数学的なモデルが、少なくとも一つの多項式タイプの数学的な関数を含む、請求項4に記載の数学的なモデルの構成方法。
  6. 領域(Z1、Z2、Z3)が、サンプル(28、34、36)の第2の端面(F2、F2’、F2”)に延びており、顕著な温度が、前記領域の顕著なサブ領域(SZ1A、SZ1B、SZ1C、SZ2A、SZ2B、SZ3)で読み取られた最高温度である、請求項4または5に記載の数学的なモデルの構成方法。
  7. 顕著なサブ領域(SZ1A、SZ2A)が、ろう付け部分をなすブロックで被覆されるように構成された領域(Z1、Z2)の部分(P1)を、ろう付け部分をなすブロックで被覆されないように構成された領域(Z1、Z2)の他の部分(P2)から分離している、請求項6に記載のろう付け方法。
  8. サブ領域が、サンプル(28、34、36)の第2の端面(F2、F2’、F2”)へのレーザの照射面積(S)の射影(SZ1B、SZ2B、SZ3)である、請求項6または7に記載の数学的なモデルの構成方法。
  9. サンプル(28)の一つの要素(12)が、合成材料からなる部分(PS)により囲まれる金属部分(PM)を含み、顕著なサブ領域(SZ1C)が、合成材料からなる部分(PS)から金属部分(PM)を分離している、請求項6から8のいずれか一項に記載の数学的なモデルの構成方法。
  10. 温度の読み取りステップの前に、サンプル(28、34、36)の領域(Z1、Z2、Z3)を黒くする、請求項4から9のいずれか一項に記載の数学的なモデルの構成方法。
  11. 温度が、サンプル(28、34、36)の領域(Z1、Z2、Z3)の赤外線画像の処理により読み取られる、請求項4から10のいずれか一項に記載の数学的なモデルの構成方法。
  12. 実験計画が、Box Behnken計画、中心複合計画、およびD−最適計画の中から選択されたタイプの計画である、請求項4から11のいずれか一項に記載の数学的なモデルの構成方法。
  13. 数学的なモデルが、顕著な温度の分散分析方法により決定される、請求項4から12のいずれか一項に記載の数学的なモデルの構成方法。
  14. 基板をなす第1の要素(12)を含み、第1の要素に、電気部材をなす少なくとも第2の要素(14)および第3の要素(16)が積層され、3個の要素が互いにろう付けされる電子モジュール(10)であって、3個の要素(12、14、16)が電子モジュール(10)のレーザ照射により互いにろう付けされることを特徴とする、電子モジュール。
JP2008549051A 2006-01-10 2007-01-09 少なくとも2個の積層部材を互いにろう付けする方法 Expired - Fee Related JP5586852B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0600205 2006-01-10
FR0600205A FR2895924B1 (fr) 2006-01-10 2006-01-10 Procede de brasage entre eux d'au moins deux organes empiles
PCT/FR2007/050632 WO2007080350A2 (fr) 2006-01-10 2007-01-09 Procede de brasage entre eux d'au moins deux organes empiles

Publications (2)

Publication Number Publication Date
JP2009522113A true JP2009522113A (ja) 2009-06-11
JP5586852B2 JP5586852B2 (ja) 2014-09-10

Family

ID=37026969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549051A Expired - Fee Related JP5586852B2 (ja) 2006-01-10 2007-01-09 少なくとも2個の積層部材を互いにろう付けする方法

Country Status (5)

Country Link
US (1) US8723079B2 (ja)
EP (1) EP1993771B1 (ja)
JP (1) JP5586852B2 (ja)
FR (1) FR2895924B1 (ja)
WO (1) WO2007080350A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110247792A1 (en) * 2008-12-15 2011-10-13 Calsonic Kansei Corporation Heat exchanger and its manufacturing method
WO2019104583A1 (zh) * 2017-11-30 2019-06-06 深圳市大疆创新科技有限公司 最高温度点跟踪方法、装置和无人机
CN109530838B (zh) * 2018-12-13 2021-05-04 武汉凌云光电科技有限责任公司 一种激光焊接功率半导体芯片的方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165095A (ja) * 1986-12-26 1988-07-08 Mitsubishi Alum Co Ltd 積層型構造体の製造方法
JPH09216051A (ja) * 1996-02-07 1997-08-19 Mitsubishi Electric Corp レーザロウ付け方法
JP2000183079A (ja) * 1998-12-17 2000-06-30 Fuji Electric Co Ltd 素子接合装置
JP2000269407A (ja) * 1999-03-15 2000-09-29 Sony Corp 電子モジュール及び電子機器
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
FR2802764A1 (fr) * 1999-12-17 2001-06-22 Framatome Connectors Int Methode et dispositif de soudure de composants
JP2001523585A (ja) * 1997-11-20 2001-11-27 ピーエーシー ティーイーシーエイチ − パッケージング テクノロジーズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 2つの基板の接続面を熱的に接続する方法および装置
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004200522A (ja) * 2002-12-19 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体チップおよびその作製方法
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4278867A (en) * 1978-12-29 1981-07-14 International Business Machines Corporation System for chip joining by short wavelength radiation
JPS60145264A (ja) * 1983-12-29 1985-07-31 Fujitsu Ltd はんだ付け方法
US4696101A (en) * 1985-06-07 1987-09-29 Vanzetti Systems, Inc. Method and apparatus for placing and electrically connecting components on a printed circuit board
JPH03161163A (ja) * 1989-11-14 1991-07-11 Nec Corp レーザはんだ付け装置
DE3939812C2 (de) * 1989-12-01 1993-11-11 Deutsche Aerospace Laserlötsystem für SMD-Elemente
DE4005314A1 (de) * 1990-02-20 1991-08-22 Messerschmitt Boelkow Blohm Verfahren zum mikroloeten mittels eines lasers
US5055652A (en) * 1990-10-01 1991-10-08 General Electric Company Laser soldering of flexible leads
JPH0555740A (ja) * 1991-07-05 1993-03-05 Matsushita Electric Ind Co Ltd 電子部品半田付け方法および装置
JPH06196852A (ja) * 1992-12-24 1994-07-15 Matsushita Electric Ind Co Ltd レーザ接合方法
ES2106520T3 (es) * 1993-05-19 1997-11-01 Fraunhofer Ges Forschung Procedimiento que permite el trabajo de materiales por radiacion emitida por diodos.
US5580471A (en) * 1994-03-30 1996-12-03 Panasonic Technologies, Inc. Apparatus and method for material treatment and inspection using fiber-coupled laser diode
US5509597A (en) * 1994-10-17 1996-04-23 Panasonic Technologies, Inc. Apparatus and method for automatic monitoring and control of a soldering process
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
WO1999005719A1 (de) * 1997-07-23 1999-02-04 Infineon Technologies Ag Vorrichtung und verfahren zur herstellung einer chip-substrat-verbindung
FR2771321B1 (fr) 1997-11-26 1999-12-17 Commissariat Energie Atomique Procede d'assemblage de deux structures par un cordon de brasure et assemblage obtenu par ce procede
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6278078B1 (en) * 1999-06-02 2001-08-21 Lockheed Martin Corporation Laser soldering method
DE10015938C2 (de) * 2000-03-30 2002-10-31 Bosch Gmbh Robert Laser-Lötvorrichtung und Verfahren zum Abschätzen des Emissionsgrades einer Lötstellenoberfläche
DE10064487B4 (de) * 2000-12-22 2005-11-24 Robert Bosch Gmbh Verfahren zum Löten von Bauteilen
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
US7270845B2 (en) * 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
KR100558066B1 (ko) * 2004-05-14 2006-03-10 삼성전자주식회사 적층형 반도체 디바이스의 메탈 범프 리페어 장치 및 방법
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
JP4500347B2 (ja) * 2005-02-02 2010-07-14 富士通株式会社 パッケージ実装モジュール
US7816155B2 (en) * 2007-07-06 2010-10-19 Jds Uniphase Corporation Mounted semiconductor device and a method for making the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63165095A (ja) * 1986-12-26 1988-07-08 Mitsubishi Alum Co Ltd 積層型構造体の製造方法
JPH09216051A (ja) * 1996-02-07 1997-08-19 Mitsubishi Electric Corp レーザロウ付け方法
JP2001523585A (ja) * 1997-11-20 2001-11-27 ピーエーシー ティーイーシーエイチ − パッケージング テクノロジーズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 2つの基板の接続面を熱的に接続する方法および装置
JP2000183079A (ja) * 1998-12-17 2000-06-30 Fuji Electric Co Ltd 素子接合装置
JP2000269407A (ja) * 1999-03-15 2000-09-29 Sony Corp 電子モジュール及び電子機器
JP2001148451A (ja) * 1999-03-24 2001-05-29 Mitsubishi Materials Corp パワーモジュール用基板
FR2802764A1 (fr) * 1999-12-17 2001-06-22 Framatome Connectors Int Methode et dispositif de soudure de composants
JP2004006670A (ja) * 2002-02-25 2004-01-08 Seiko Epson Corp スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004200522A (ja) * 2002-12-19 2004-07-15 Semiconductor Energy Lab Co Ltd 半導体チップおよびその作製方法
JP2004228485A (ja) * 2003-01-27 2004-08-12 Hitachi Ltd 半導体チップ積層パッケージ構造、及び、かかるパッケージ構造に好適な半導体装置

Also Published As

Publication number Publication date
WO2007080350A3 (fr) 2007-12-06
WO2007080350A2 (fr) 2007-07-19
EP1993771A2 (fr) 2008-11-26
FR2895924A1 (fr) 2007-07-13
US8723079B2 (en) 2014-05-13
JP5586852B2 (ja) 2014-09-10
EP1993771B1 (fr) 2014-04-30
US20090039525A1 (en) 2009-02-12
FR2895924B1 (fr) 2009-09-25

Similar Documents

Publication Publication Date Title
JP6771076B2 (ja) 三次元の部材の生成的な製造の為の装置
US20190364707A1 (en) Substrate inspection device, substrate inspection method and method of manufacturing substrate
JP3935186B2 (ja) 半導体基板の切断方法
EP3354379B1 (en) Manufacturing method of three-dimensional shaped object and additive manufacturing apparatus used therefor
JP2001267838A (ja) 導波管アンテナの製造方法
CN109425612B (zh) 检查用晶片和能量分布的检查方法
JP5586852B2 (ja) 少なくとも2個の積層部材を互いにろう付けする方法
JP6285154B2 (ja) レーザ溶接方法及びレーザ溶接システム
KR20170024491A (ko) 레이저 솔더링 장치
JP2006135355A (ja) 半導体基板の切断方法
US20080053971A1 (en) Via hole machining method
CN108136540B (zh) 激光加工机以及用于搭接焊接dbc结构的方法
JP3867105B2 (ja) 半導体基板の切断方法
JP3867104B2 (ja) 半導体基板の切断方法
JP3867100B2 (ja) 半導体基板の切断方法
US20190160593A1 (en) Welding method for different kinds of metals
WO2007004259A1 (ja) 超微細部品の取り外し方法、及び装置
JP2005197760A (ja) 半導体基板の切断方法
KR101090131B1 (ko) 레이저를 이용한 fpcb 접합 시스템 및 fpcb 접합 방법
JP2005085708A (ja) 局所加熱装置方法
JP2010245301A (ja) ウエハの外観検査方法、及び、外観検査補助装置
KR102410304B1 (ko) 칩 리워크 장치
KR102467613B1 (ko) 정밀 솔더링 방법
KR20190142317A (ko) 칩의 제조 방법, 및 실리콘 칩
JP2021023951A (ja) チップ除去方法およびレーザ加工装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121029

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140723

R150 Certificate of patent or registration of utility model

Ref document number: 5586852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees