JP2009516174A - 集積ドライバｉｃを有するｔｆｔ−ｌｃｄの検査用ショートバーおよび高周波クロック信号を用いたアレイ試験 - Google Patents

Abstract

本発明によれば、第１のショートバーは、集積ゲートドライバを有するＴＦＴアレイのデータラインを駆動する。ショートバーの他のセットは、ゲートドライバ回路の対応する端子を駆動する。ショートバーに印加される駆動信号によりすべてのピクセルが変更された後に、ピクセル電圧が測定される。ゲート電圧は、ショートバーのセットを介し、ゲートドライバ集積回路（ＩＣ）によりゲートラインに漸次印加され、その後、１つ以上のパターンジェネレータから受信されるクロック信号により駆動される。電圧は、第１のショートバーにより互いに接続されるデータラインにも同時に印加される。電圧を印加することにより、ディスプレイパターンが生成され、これは、予測されるディスプレイパターンと比較される。生成されたディスプレイパターンと予測されるディスプレイパターンとが比較されることにより、可能性のある欠陥が検出される。
【選択図】図６

Description

関連出願

本出願は、「集積ドライバＩＣを有するＴＦＴ−ＬＣＤの検査用ショートバーおよび高周波クロック信号を用いたアレイ試験」と題された、２００５年１１月１５日提出の米国仮出願番号６０／７３７，０９０に関し、優先権の恩恵を請求する。その内容は、ここに引用することによりすべて本願明細書に組み込まれる。

本発明は、概ね薄膜トランジスタ（ＴＦＴ）アレイの検査に関し、より詳しくは、集積回路（ＩＣ）ドライバを有するＴＦＴアレイの検査に関する。

完成した液晶フラットパネルにおいて、液晶（ＬＣ）材料の薄層は、２枚のガラス板の間に配置される。一方のガラス板上には、二次元配列の電極がパターン化されている。それぞれの電極は、１００ミクロンオーダーのサイズを有し、パネルの端に沿って配置された多重トランジスタを介し、各トランジスタに固有の電圧が印加され得る。完成品において、個別の電極により生成される電界は、ＬＣ材料内で結合し、そのピクセル化された領域内で透過された光の量を調整する。この効果が二次元配列全体で起きると、フラットパネル上に可視画像が生じる。

ＬＣＤパネルに関わる製造費用のかなりの部分は、ＬＣ材料が上下のガラスプレート間に注入されるときに発生する。したがって、この製造工程の前に画質に関するどんな問題も見極めて修正しておくことが重要である。液晶（ＬＣ）材料を堆積させる前にＬＣＤパネルを検査する上で問題なのは、ＬＣ材料がないと、検査に利用できる可視画像が生じないことである。ＬＣ材料の堆積前に、外部電源により駆動される場合、所定のピクセルに存在する唯一の信号は、そのピクセルの電圧により生成される電界である。このようなパネルアレイを試験する手段は、一般的に、ピクセルの電気的特性（例えば、トランジスタゲートまたはデータラインにおける駆動電圧を変化させる機能としての電界またはピクセル電圧）を利用する。フォトンダイナミックスにより考案されたアレイテスタは、例えば、米国特許第４、９８３、９１１号に記載されるような電圧画像光学系（ＶＩＯＳ）を用いる。アプライドコマツが販売しているアレイテスタは、欠陥を検出するために電子ビームおよびイメージングシステムを用いる。これらのアレイ試験機は、どちらも、それぞれの検出方法と関連してサンプルを電気的に駆動する手段を必要とする。

Ｈｅｎｌｅｙらに付与され、そのすべてを引用により本願明細書中に組みこむ米国特許第５，０８１，６８７号では、電気駆動信号のパターンを被試験パネルに印加することによるアレイ試験方法が記載されている。図１を参照すると、ピクセル１２のアレイを含む典型的なアクティブマトリックスＬＣＤパネルセグメント１０が示されている。各ピクセル１２は、適切な駆動ライン１４およびゲートライン１６を同時にアドレス指定することによりアクティブにされる。ピクセル駆動素子１８は、それぞれのピクセルに関連する。駆動ライン１４、ゲートライン１６、ピクセル１２、および、ピクセル駆動素子１８は、リソグラフィまたは他のプロセスにより透明なガラス基板上に堆積される。奇数番号のゲートラインは、他のすべてのゲートライン１６を接続するショートバー３０を介し同時にアドレス指定され得る。偶数番号のゲートラインは、第２のショートバー（図示せず）によってアドレス指定され得る。同様に、奇数番号のデータラインは、他のすべてのデータライン１４を接続するショートバー２８を介しアドレス指定され得る。偶数番号のデータラインは、第２のショートバー（図示せず）によりアドレス指定され得る。ゲートラインおよびデータラインに異なるなる駆動パターンが印加されることにより、どのピクセルが欠陥であるかが決定される。

一般的に、最終的なディスプレイパネルの電気駆動回路は、パネルを製造してその最終的な形態（例えば、コンピュータモニタ、携帯電話のディスプレイ、テレビなど）に組み立てる間に追加される。図２は、多数のコネクタ２０４を用い、プリント回路基板２０４と電気通信するパネル２００を示す。図２のパネル２００は、図１に示す回路を含むと仮定する。ゲートドライバ集積回路（ＩＣ）（図示せず）は、プリント回路基板２０４上に載置され、パネル２００と電気的に接触することにより、ピクセルゲートラインを駆動する。

しかしながら、最近では、アモルファスシリコン材料、および、それに付随するプロセスおよび設計の用途の増加に伴い、集積回路（ＩＣ）ゲートドライバは、図３に簡単に示されるように、パネル上に形成されるようになってきている。例えば、ＳＩＤ ０５ ダイジェストの９３９ページに掲載のＫｉｍらによる「高解像度集積シリコン行ドライバ」、および、ＳＩＤ ０５ ダイジェストの９５０ページに掲載のｌｅｂｒｕｎらによる「小型ディスプレイのためのアモルファスシリコンＴＦＴによる集積ドライバの設計および基本概念」を参照されたい。

本発明によれば、第１のショートバーは、集積ゲートドライバ回路を有するＴＦＴアレイのデータラインを駆動する。ショートバーの他のセットは、ゲートドライバ回路の対応する端子を駆動する。ショートバーに印加される駆動信号によりすべてのピクセルが変更された後にピクセル電圧が測定される。ゲート電圧は、１つ以上のパターンジェネレータから受信されたクロック信号により順に駆動されるショートバーのセットを介し、ゲートドライバ集積回路（ＩＣ）によりゲートラインに漸次印加されていく。電圧は、同時に第１のショートバーにより互いに接続されるデータラインにも印加される。電圧が印加されることにより、ディスプレイパターンが生成され、その後、このディスプレイパターンは、予想されるディスプレイパターンと比較される。生成されたディスプレイパターンと予想されるディスプレイパターンとを比較することにより、可能性のある欠陥が検出される。

従来技術で知られている、典型的なアクティブマトリックスＬＣＤパネルセグメントを示す。

従来技術で知られている、集積回路ゲートドライバを含むプリント回路基板と電気接触する部分的に組み立てられたパネルを示す。

パネル上に形成されたピクセルのゲートラインを駆動する集積回路と共に部分的に組み立てられたパネルを示す。

ＴＦＴパネルに集積されたゲートドライバＩＣに配置された多数のシフトレジスタを示す。

図４Ａのゲートドライバ回路に印加される多数の出力信号を示すタイミングチャートである。

図４Ａのゲートドライバ回路により生成される多数の入力信号を示すタイミングチャートである。

本発明の一実施形態における、多数のショートバーを用いて試験されるフラットパネルの簡略化されたハイレベルブロック図である。

図５のフラットパネルの試験に用いられるさまざまな信号の典型的なタイミングチャートである。

他の典型的なゲートドライバＩＣの入力信号の番号を示す表である。

図５Ａに示される入力信号の典型的なタイミングチャートを示す。

本発明のショートバーを駆動する信号を生成する際に用いられる多数の典型的な回路ブロックを示す。

本発明によれば、第１のショートバーは、集積ゲートドライバ回路を有する、すなわち、集積回路が形成された基板を有するＴＦＴアレイのデータラインを駆動する。ショートバーの他のセットは、ゲートドライバ回路の対応する端子を駆動する。ピクセル電圧は、駆動信号によりすべてのピクセルが変更された後に測定される。ゲート電圧は、ショートバーのセットを介しゲートドライバＩＣによりゲートラインに漸次印加され、１つ以上のパターンジェネレータから受信されるクロック信号により順に駆動される。電圧は、同時に第１のショートバーにより互いに接続されるデータラインにも印加される。本発明は、ゲートドライバＩＣ用高周波数とデータライン用低周波数とによる任意の波形を生成する。いくつかの実施形態では、第１の多数のショートバーは、データラインに信号を供給すべく用いられ、第２の多数のショートバーは、ゲートラインに信号を供給すべく用いられる。

図４Ａは、ゲートドライバＩＣ４０４を示す。ゲートドライバＩＣ４０４は、多数のシフトレジスタ４０６_１...．４０６_Ｎを含み（ここではまとめて４０６と呼ばれる）、レジスタ４０６のそれぞれは、１８０度位相が異なる対のクロック信号と、イネーブル信号Ｖｓｔとを受信する。各レジスタ４０６は、それに関連するイネーブル信号Ｖｓｔがアサートされたときにパルスを出力するよう設定される。図４Ｂは、ゲートドライバＩＣ４０４に印加される信号のタイミングチャートであり、図４Ｃは、ゲートドライバＩＣ４０４により生成される信号のタイミングチャートである。これらのタイミングチャートからわかるように、シフトレジスタ４０６_１の入力端子に印加される信号Ｖｓｔが"Ｌ"から"Ｈ"へ遷移すると、シフトレジスタ４０６は、ゲート４１４_１（図示せず）に供給されるように示されているクロック信号ＣＫ１およびＣＫ２と同期する出力パルスを生成する。換言すると、信号Ｖｓｔは駆動パターンを開始させることができる。シフトレジスタ４０６_１の出力パルスは、シフトレジスタ４０６_２へのイネーブル信号として用いられ、その後、シフトレジスタ４０６_２は、その出力信号をゲート４１４_２（図示せず）などに供給する。したがって、出力パルス４１４は、入力クロック信号ＣＫ１およびＣＫ２のストリームに対応して漸次生成される。本発明によれば、第１のショートバー４５０は、クロック信号ＣＫ１をシフトレジスタ４０６に供給するよう用いられ、第２のショートバー４５２は、クロック信号ＣＫ２をシフトレジスタ４０６に供給するよう用いられ、第３のショートバー４５４は、供給電圧Ｖｄｄを供給するよう用いられる。二相クロック設計、すなわち、１８０度位相が異なる対の相補的なクロック信号は、クロックフィードスルーおよび高寄生容量によるいかなる信号歪みも反対のクロックにより補償させることができる。

ＴＦＴを電気的に試験すべく、電気駆動信号のパターンが適用され、フォトンダイナミックス製の電圧画像光学系（ＶＩＯＳ）などの検出手段が信号パターンに応じていないピクセルを光学的または電気的に観察するパネル上をスキャンする。電気駆動信号のパターンは、上記のようにＩＣゲートドライバに印加され、データショートバーあるいは個別のデータラインを介し、データラインにも印加される。生成されたディスプレイパターンは、欠陥を検出すべく、予想されるディスプレイパターンと比較される。

図５は、パネル４００の極めて簡略化されたハイレベル図である。図に示すように、パネル４００は、ピクセルアレイ４０２、および、ゲートドライバＩＣ４０４を一部含む。ゲートドライバＩＣ４０４は、図４Ａに示すような多数のシフトレジスタを含む。図５の例では、ＩＣゲートドライバ４０４は、３つの入力信号、すなわち、信号Ｖｓｔ、ＣＬＫ１、ＣＬＫ２と、供給電圧ＶＤＤを必要とする。信号ＣＬＫ１およびＣＬＫ２は、ショートバー４５０および４５２によりそれぞれ駆動される。電圧Ｖｄｄは、ショートバー４５４を用いて供給される。

データラインは、ショートバー６０８_１および６０８_２を介し駆動される。データラインは、「奇数」ラインと「偶数」ラインのセットに分けられる。「奇数」ラインおよび「偶数」ラインは、ショートバー６０８_１および６０８_２をそれぞれ介し、コンタクトパッドＤＯ（データ奇数）６１０およびコンタクトパッドＤＥ（データ偶数）６１２に接続される。本発明の試験方法によれば、同じショートバーに接続されているピクセルは、同時にオンにされる。図６は、図５に示されるさまざまな信号の典型的なタイミングチャートである。図６に示すように、データライン（「データ偶数」および「データ奇数」）は、一般的に、ゲートライン（「ＣＫ１」および「ＣＫ２」）と関連してより低い周波数で駆動される。

フラットパネルの製造業者たちは、それぞれ、異なるやり方でＩＣゲートドライバを設計し、要求される入力信号の数だけ異なる入力信号の定義を有しているかもしれない。図７Ａは、１０個の入力端子を有し、したがって、動作のために１０個の入力信号が必要なゲートドライバＩＣ（図示せず）の他の例を示す表である。図７Ｂは、図６Ａに示された表に対応する入力信号のタイミングチャートの一例を示す。本発明によれば、信号Ｒｅｓｅｔ、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４、および、Ｖｇｌを供給する６つのショートバーは、ゲートドライバＩＣなどの１０個の入力端子のうちの１つ１つに信号を１つ供給するそれぞれのショートバーと共に用いられる。さらに３つのショートバーが駆動電圧Ｖｄｄ、Ｖｄｄ１およびＶｄｄ２をトランジスタに供給する。

集積ゲートドライバ回路を有するＴＦＴアレイを試験するシステム構成の一例が図８に示されている。パターンジェネレータ８０２は、任意の波形を生成し、電圧増幅器８０４は、生成された波形を増幅する。マルチプレクサ８０６は、試験するパネルを選択し、要求される信号をＩＣゲートドライバおよびデータラインショートバーに送る。一実施形態では、ゲートドライバＩＣは、６０Ｈｚまたは７５Ｈｚの周波数で動作するよう設計される。ＸＧＡ解像度パネル用の６０Ｈｚで駆動するクロック信号の典型的なパルス幅は、２０ミクロン秒である。安全係数に対する設計パラメータが２である場合、ゲートドライバＩＣを駆動するためのパルス幅は、１０ミクロン秒より大きくなければならない。図６に示された例では、クロックパルス幅は、１６ミクロン秒であり、これは、ＸＧＡ用の６０Ｈｚで駆動する典型的なパルス幅より小さい。しかしながら、このクロックパルス幅で適切にピクセルをオンにできる。本発明は、同じシステムによって、従来のＴＦＴアレイ、および、ゲートドライバＩＣが実装されたＴＦＴアレイのどちらのタイプのＴＦＴアレイにも用いることができる。

本発明の上記実施形態は、例であって、これに限定されない。さまざまな変更および等価物があり得る。本発明は、フラットパネルディスプレイのタイプに限定されず、フラットパネルに集積されたゲートドライバ回路にも限定されない。本発明は、集積ゲートドライバ回路の入力信号の数にも制限されない。本開示を鑑み、さらなる追加、削除、あるいは、修正も明らかであり、添付の請求項の範囲に含まれることが意図される。

Claims (8)

1. 第１の複数の駆動ラインおよび第２の複数の駆動ラインを有するフラットパネルディスプレイを試験する方法であって、
   前記第１の複数の駆動ラインに第１のショートバーを結合させることと、
   前記第２の複数の駆動ラインに第２の複数のショートバーを結合させることと、
   前記第１のショートバーに第１の試験信号を印加することと、
   前記第２の複数のショートバーに第２の複数の試験信号を印加することにより、第１の結果のディスプレイパターンを生成することと、
   前記第１の結果のディスプレイパターンと予測されるディスプレイパターンとの相違を検出することと、
   を含む方法。
2. 前記予測されるディスプレイパターンは、予測される画像データを含み、前記方法は、
   前記第１の結果のディスプレイパターンの一部をイメージングすることにより、検知された画像データを生成することと、
   前記検知された画像データと前記予測される画像データとを比較することにより、それらの相違を検出することと、
   をさらに含む、請求項１に記載の方法。
3. 第１の複数の信号ラインおよび第２の複数の信号ラインを有するフラットパネルディスプレイを試験する装置であって、
   前記第１の複数の駆動ラインに結合される第１のショートバーと、
   前記第２の複数の駆動ラインに結合される第２の複数のショートバーと、
   前記第１のショートバーおよび前記第２の複数のショートバーに信号を供給することにより、結果のディスプレイパターンを生成する制御回路と、
   前記結果のディスプレイパターンをイメージングすることにより、検知された画像データを生成する手段と、
   前記第１の結果のディスプレイパターンと予測されるディスプレイパターンとの相違を検出する手段と、
   を含む装置。
4. 前記予測されるディスプレイパターンは、予測される画像データを含み、前記装置は、
   前記第１の結果のディスプレイパターンの一部をイメージングすることにより、検知された画像データを生成する手段と、
   前記検知された画像データと前記予測される画像データとを比較することにより、それらの相違を検出する手段と、
   をさらに含む、請求項３に記載の装置。
5. 第１の複数の駆動ラインおよび第２の複数の駆動ラインを有するフラットパネルディスプレイを試験する方法であって、
   前記第１の複数の駆動ラインに第１の複数のショートバーを結合させることと、
   前記第２の複数の駆動ラインに第２の複数のショートバーを結合させることと、
   前記第１の複数のショートバーに第１の複数の信号を印加することと、
   前記第２の複数のショートバーに第２の複数の信号を印加することにより、第１の結果のディスプレイパターンを生成することと、
   前記第１の結果のディスプレイパターンと予測されるディスプレイパターンとの相違を検出することと、
   を含む方法。
6. 前記予測されるディスプレイパターンは、予測される画像データを含み、前記方法は、
   前記第１の結果のディスプレイパターンの一部をイメージングすることにより、検知された画像データを生成することと、
   前記検知された画像データと前記予測される画像データとを比較することにより、それらの相違を検出することと、
   をさらに含む、請求項５に記載の方法。
7. 第１の複数の信号ラインおよび第２の複数の信号ラインを有するフラットパネルディスプレイを試験する装置であって、
   前記第１の複数の駆動ラインに結合される第１の複数のショートバーと、
   前記第２の複数の駆動ラインに結合される第２の複数のショートバーと、
   前記第１の複数のショートバーおよび前記第２の複数のショートバーに信号を供給することにより、結果のディスプレイパターンを生成する制御回路と、
   前記結果のディスプレイパターンをイメージングすることにより、検知された画像データを生成する手段と、
   前記第１の結果のディスプレイパターンと予測されるディスプレイパターンとの相違を検出する手段と、
   を含む装置。
8. 前記予測されるディスプレイパターンは、予測される画像データを含み、前記装置は、
   前記第１の結果のディスプレイパターンの一部をイメージングすることにより、検知された画像データを生成する手段と、
   前記検知された画像データと前記予測される画像データとを比較することにより、それらの相違を検出する手段と、
   をさらに含む、請求項７に記載の装置。

Images