KR102386205B1 - 어레이 테스트 장치 및 어레이 테스트 방법 - Google Patents

어레이 테스트 장치 및 어레이 테스트 방법 Download PDF

Info

Publication number
KR102386205B1
KR102386205B1 KR1020150110491A KR20150110491A KR102386205B1 KR 102386205 B1 KR102386205 B1 KR 102386205B1 KR 1020150110491 A KR1020150110491 A KR 1020150110491A KR 20150110491 A KR20150110491 A KR 20150110491A KR 102386205 B1 KR102386205 B1 KR 102386205B1
Authority
KR
South Korea
Prior art keywords
data
signal
scan
lines
voltage
Prior art date
Application number
KR1020150110491A
Other languages
English (en)
Other versions
KR20170018126A (ko
Inventor
김준걸
김시준
김희선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150110491A priority Critical patent/KR102386205B1/ko
Priority to US15/017,742 priority patent/US10553659B2/en
Publication of KR20170018126A publication Critical patent/KR20170018126A/ko
Priority to US16/725,280 priority patent/US11107866B2/en
Application granted granted Critical
Publication of KR102386205B1 publication Critical patent/KR102386205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

어레이 테스트 장치 및 어레이 테스트 방법이 제공된다. 어레이 테스트 장치는, 복수의 데이터 라인을 포함하는 LTPS 기판에 대하여 상기 LTPS 기판의 각각의 데이터 라인에 데이터 신호를 인가하는 신호 인가부와 상기 LTPS 기판의 복수의 데이터 라인 각각에 대한 데이터 신호를 측정하는 신호 측정부와 상기 신호 인가부로부터 상기 데이터 라인으로 데이터 신호가 인가되는 구간 및 상기 데이터 라인으로부터 출력되는 데이터 신호를 상기 신호 측정부에 의해 측정하는 구간을 설정하는 수평 주기를 생성하는 타이머와 상기 신호 측정부에 의해 측정된 데이터 신호로부터 LTPS 기판의 각 데이터 라인의 정상 여부를 판단하는 판단부를 포함할 수 있다.

Description

어레이 테스트 장치 및 어레이 테스트 방법{Apparatus for array test and method for the array test}
본 발명은 어레이 테스트 장치 및 어레이 테스트 방법에 관한 것이다. 보다 상세하게는 유기 발광 다이오드를 포함하는 표시 장치에 대한 어레이 테스트 장치 및 어레이 테스트 방법에 관한 것이다.
표시 장치 중 유기 발광 표시 장치(organic light emitting display device, OLED)는 애노드(anode) 전극과 캐소드(cathode) 전극으로부터 각기 제공되는 정공들과 전자들이 상기 애노드 전극과 상기 캐소드 전극 사이에 위치하는 유기층에서 결합하여 생성되는 광을 이용하여 영상, 문자 등의 정보를 나타낼 수 있는 표시 장치를 말한다.
이러한 유기 발광 표시 장치는 자발광 특성을 가져 별도의 광원을 필요로 하지 않고, 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 장점으로 인하여 차세대 표시 장치로서 주목받고 있다.
그런데 유기 발광 다이오드의 구동 전류의 전달은 각 화소 회로를 구성하는 트랜지스터에 의해 제어되는데, 화소 회로의 트랜지스터가 제대로 동작하지 않거나 배선이 절단 또는 단락 되는 경우, 구동 전류가 유기 발광 다이오드에 제대로 인가되지 않아 동작 오류가 발생하게 된다. 배선이 절단 되거나 단락 되는 경우에 있어서, 유기 발광 다이오드를 형성하기 전에 정상 동작 여부를 체크하고 해당 배선을 리페어하는 것이 제조 시간 및 비용의 관점에서 유리하다.
따라서, 유기 발광 다이오드의 형성 전에 화소 회로 어레이 상에서 정상 동작 여부를 테스트하는 어레이 테스트 장치 및 어레이 테스트 방법이 절실히 요구된다.
여기서, 어레이 테스트 장치는 유기 발광 표시 장치의 LTPS(Low Temperature Poly Silicon) 공정 완료 후 유기 발광 표시 장치를 구성하는 어레이들을 테스트 한다.
그런데, 어레이 테스트 장치는 유기 발광 다이오드를 형성하기 전에 유기 발광 표시 장치를 구성하는 어레이들을 테스트 하여야 하므로, 발광을 측정하는 것이 아닌 전압이나 전류 등을 측정하여 이로부터 비정상 동작하는 어레이를 감별할 수 있어야 한다.
본 발명이 해결하고자 하는 과제는 전압이나 전류를 측정하는 것만으로 비정상 동작하는 어레이를 감별할 수 있는 어레이 테스트 장치를 제공하는데 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는 다수의 어레이들을 포함하는 유기 발광 표시 장치의 어레이 테스트를 용이하고 신속하게 수행할 수 있는 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 어레이 테스트 장치는, 복수의 데이터 라인을 포함하는 LTPS 기판에 대하여 상기 LTPS 기판의 각각의 데이터 라인에 데이터 신호를 인가하는 신호 인가부와 상기 LTPS 기판의 복수의 데이터 라인 각각에 대한 데이터 신호를 측정하는 신호 측정부와 상기 신호 인가부로부터 상기 데이터 라인으로 데이터 신호가 인가되는 구간 및 상기 데이터 라인으로부터 출력되는 데이터 신호를 상기 신호 측정부에 의해 측정하는 구간을 설정하는 수평 주기를 생성하는 타이머와 상기 신호 측정부에 의해 측정된 데이터 신호로부터 LTPS 기판의 각 데이터 라인의 정상 여부를 판단하는 판단부를 포함한다.
나아가, 상기 데이터 라인에 인가되는 데이터 신호는, 제1 데이터 전압 또는 제2 데이터 전압 중 하나이고, 상기 제1 데이터 전압 및 상기 제2 데이터 전압은 서로 다른 값을 갖을 수 있다.
또한, 상기 어레이 테스트 장치는, 상기 복수의 데이터 라인 별로 인가되는 데이터 신호가 제1 데이터 전압인지, 아니면 제2 데이터 전압인지 선택하는 선택부를 더 포함할 수 있다.
더불어, 상기 LTPS 기판은 상기 복수의 데이터 라인과 교차하는 복수의 주사선을 더 포함하고, 상기 수평 주기는, 상기 LTPS 기판 상의 하나의 주사선에 주사 신호가 인가되는 동안의 기간일 수 있다.
나아가, 상기 어레이 테스트 장치는, 상기 수평 주기에 따라 제1 데이터 전압 또는 제2 데이터 전압을 선택하는 선택부를 더 포함할 수 있다.
또한 상기 신호 인가부는, 상기 수평 주기 중 제1 구간에서 데이터 신호를 인가하고, 상기 신호 측정부는, 상기 수평 주기 중 제1 구간 후, 제1 구간을 제외한 나머지 구간에서 데이터 신호를 측정할 수 있다.
더불어, 상기 판단부는, 상기 측정된 데이터 신호가 비정상으로 판단된 경우, 비정상 데이터 신호가 측정된 데이터 라인의 위치와 주사 신호가 인가된 주사선의 위치로부터 비정상 화소의 위치를 감별할 수 있다.
상기 판단부는, 상기 측정된 데이터 신호의 평균 값을 저장하고, 상기 신호 측정부로부터 측정된 데이터 신호가 상기 저장된 평균 값으로부터 기 지정된 한계 범위 내인 경우 정상 판단하고, 상기 신호 측정부로부터 측정된 데이터 신호가 상기 저장된 평균 값으로부터 기 지정된 한계 범위 밖인 경우 비정상 판단할 수 있다.
상기 판단부는, 상기 측정된 데이터 신호의 평균 값을 상기 수평 주기 마다 측정되는 데이터 신호가 정상 범위 내인 경우, 상기 데이터 신호를 포함하여 갱신할 수 있다.
또한, 상기 신호 인가부는, 교류 데이터 신호를 인가할 수 있다. 이 때, 상기 신호 측정부는, 상기 교류 데이터 신호의 위상이 바뀔 때, 데이터 신호를 측정할 수 있다.
상기 어레이 테스트 장치는, 상기 신호 인가부로부터 인가된 데이터 신호를 상기 데이터 라인에 전달하는 인가 프로브와 상기 데이터 라인으로부터 측정된 데이터 신호를 상기 신호 측정부로 전달하는 측정 프로브를 더 포함할 수 있다.
나아가, 상기 인가 프로브 및 상기 측정 프로브는, 상기 LTPS 기판의 복수의 데이터 라인 상부에 배치하여 어레이 테스트를 수행할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명의 일 실시예에 따른 어레이 테스트 방법은 복수의 데이터 라인 및 복수의 주사선이 교차되어 정의된 복수의 화소를 포함하는 LTPS 기판에 있어서, 상기 데이터 라인에 인가할 제1 데이터 전압 또는 제2 데이터 전압 중 어느 하나를 선택하는 단계와 상기 복수의 주사선에 순차로 주사 신호를 인가하는 단계와 상기 선택된 데이터 전압을 상기 복수의 데이터 라인 각각에 인가하는 단계와 상기 복수의 데이터 라인에 대하여 데이터 신호를 측정하는 단계와 상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계를 포함 포함할 수 있다.
수평 주기는, 상기 하나의 주사선에 주사 신호가 인가되는 구간이고, 상기 데이터 라인에 인가되는 데이터 전압은, 상기 수평 주기마다 상기 제1 데이터 전압 또는 상기 제2 데이터 전압 중 하나를 선택할 수 있다.
상기 데이터 라인에 인가할 제1 데이터 전압 또는 제2 데이터 전압 중 어느 하나를 선택하는 단계는, 상기 복수의 데이터 라인 별로 제1 데이터 전압을 인가할지 또는 제2 데이터 전압을 인가할지 선택할 수 있다.
또한, 상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계는, 상기 측정된 데이터 신호의 평균 값을 산정하는 단계와 상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 내인 경우, 정상으로 판정하는 단계와 상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 밖인 경우, 비정상으로 판정하는 단계를 포함할 수 있다.
상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 밖인 경우, 비정상으로 판정하는 단계는, 상기 비정상 판정된 데이터 라인의 위치와 상기 주사 신호가 인가된 주사선의 위치로부터 비정상 화소의 위치를 감별하는 단계를 더 포함할 수 있다.
더불어, 상기 측정된 데이터 신호의 평균 값을 산정하는 단계는, 기 측정된 데이터 신호 값들의 정상 판정 값만을 포함하여 산정할 수 있다.
상기 또 다른 과제를 달성하기 위한 어레이 테스트 방법은 복수의 데이터 라인 및 복수의 주사선이 교차되어 정의된 복수의 화소를 포함하는 LTPS 기판에 있어서,상기 복수의 데이터 라인에 교류 데이터 전압을 인가하는 단계와 상기 복수의 주사선에 순차로 주사 신호를 인가하는 단계와 상기 복수의 데이터 라인 각각에 대하여 데이터 신호를 측정하는 단계와 상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계를 포함할 수 있다.
이 때, 상기 복수의 데이터 라인 각각에 대하여 데이터 신호를 측정하는 단계는, 상기 복수의 데이터 라인에 인가된 교류 데이터 전압의 위상이 바뀔 때 측정할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의한 어레이 테스트 장치는 유기 발광 다이오드를 형성하기 전 리페어를 수행할 수 있는 이점을 갖는다.
본 발명의 실시예들에 의한 어레이 테스트 장치는 단선 되거나 단락된 신호선의 위치를 감지하여 리페어를 용이하게 수행할 수 있도록 하는 이점을 갖는다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일반적인 유기 발광 표시 장치를 나타내는 블록도이다.
도 2는 유기 발광 표시 장치에 적용되는 LTPS 기판의 화소를 나타내는 회로도이다.
도 3 내지 도 6은 유기 발광 표시 장치에 적용되는 LTPS 기판의 하나의 화소에 배치되는 전극들을 층별로 분리하여 나타낸 레이아웃도이고, 도 7은 도 3 내지 도 6에 개시된 전극들을 하나의 화소에 배치한 뒤 나타낸 레이아웃도이다.
도 8은 일반적인 유기 발광 표시 장치에서 주사 신호에 따른 구간을 나타낸 도면이다.
도 9는 일반적인 유기 발광 표시 장치를 제조하는 과정을 도시한 순서도이다.
도 10은 본 발명의 일 실시예에 따른 어레이 테스트 장치가 LTPS 기판에서 어레이 테스트를 수행하는 동작을 도시한 간략도이다.
도 11은 본 발명의 일 실시예에 따른 어레이 테스트 장치의 블록도이다.
도 12 내지 도 18은 본 발명의 몇몇 실시예에 따른 어레이 테스트에 따른 데이터 신호 인가 및 측정을 도시한 신호도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는다.
이하, 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다.
도 1은 일반적인 유기 발광 표시 장치를 나타내는 블록도이다.
도 1을 참조하면 유기 발광 표시 장치는 표시부(60), 주사 구동부(20), 데이터 구동부(10), 발광 제어 구동부(40), 타이밍 제어부(30)를 포함한다.
표시부(60)는 복수의 주사선(SL1-SLn) 중 대응하는 주사선, 복수의 데이터 라인(DL1-DLm) 중 대응하는 데이터 라인에 연결된 화소를 복수 개 포함하는 표시 패널이다. 상기 복수의 화소 각각은 해당 화소에 전달되는 영상 데이터 신호에 대응하여 영상을 표시한다.
표시부(60)에 포함된 복수의 화소 각각은 복수의 주사선(S1-Sn) 및 복수의 데이터 라인(DL1-DLm)에 연결되어 대략 행렬의 형태로 배열된다. 복수의 주사선(SL1-SLn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터 라인(DL1-DLm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 표시부(60)의 복수의 화소 각각은 전원 전압을 공급받는데, 제1 구동전압(ELVDD)을 공급받는다.
주사 구동부(20)는 복수의 주사선(SL1-SLn)을 통해 표시부(60)에 연결된다. 주사 구동부(20)는 주사 제어 신호에 따라 각 화소를 활성화 시킬 수 있는 복수의 주사 신호를 생성하여 복수의 주사선(SL1-SLn) 중 대응하는 주사선에 전달한다.
주사 제어 신호는 타이밍 제어부(30)에서 생성하여 전달되는 주사 구동부(20)의 동작 제어 신호이다. 주사 제어 신호는 주사 시작 신호, 클록 신호 등을 포함할 수 있다. 주사 시작 신호는 한 프레임의 영상을 표시하기 위한 첫 번째 주사 신호를 발생시키는 신호이다. 클록 신호는 복수의 주사선(SL1-SLn)에 순차적으로 주사 신호를 인가시키기 위한 동기 신호이다.
주사 구동부(20)는 타이밍 제어부(30)로부터 인가받은 구동 제어신호에 따라 복수의 주사 신호(S[1]-S[n])를 생성한다. 주사 구동부(20)는 복수의 주사 라인에 게이트 온 전압의 주사 신호(S[1]-S[n])를 순차적으로 인가할 수 있다.
데이터 구동부(10)는 복수의 데이터 라인(DL1-DLm)을 통해 표시부(60)의 각 화소와 연결된다. 데이터 구동부(10)는 영상 데이터 신호(DATA)를 전달받아 데이터 제어 신호에 따라서 복수의 데이터 라인(DL1-DLm) 중 대응하는 데이터 라인에 전달한다.
데이터 제어 신호는 타이밍 제어부(30)에서 생성하여 전달되는 데이터 구동부(10)의 동작 제어 신호이다.
데이터 구동부(10)는 영상 데이터 신호(DATA)에 따른 계조 전압을 선택하여 데이터 신호로서 복수의 데이터 라인(DL1-DLm)에 전달한다. 데이터 구동부(10)는 복수의 데이터 라인(DL1-DLm) 각각에 복수의 데이터 신호(data[1]~data[m])를 전달한다. 데이터 구동부(10)는 게이트 온 전압의 주사 신호(S[1]~S[n])에 대응하여 복수의 데이터 라인(DL1-DLm)에 소정의 전압 범위를 갖는 데이터 신호(data[1]~data[m])를 인가한다.
발광 제어 구동부(40)는 복수의 발광 제어선(EL1-ELn)을 통해 표시부(60)에 연결된다. 발광 제어 구동부(40)는 발광 제어 신호에 따라 각 화소를 발광시킬 수 있는 복수의 발광 신호를 생성하여 복수의 발광 제어선(EL1-ELn) 중 대응하는 발광 제어선에 전달한다.
도 2는 도 1의 유기 발광 표시 장치에 적용되는 LTPS(Low temperature poly silicon) 기판의 화소 등가회로도이다. LTPS 기판은 복수의 데이터 라인(DL1-DLm )과 복수의 주사선(SL1-SLn) 및 복수의 발광 제어선(EL1-ELn) 등이 형성되어 있는 기판이다. 일반적인 유기 발광 표시 장치는 LTPS 공정 후 유기층 캐소드 전극, 애노드 전극 등의 형성 과정을 거치게 된다. 본 발명의 일 실시예에 따른 어레이 테스트 장치 및 어레이 테스트 방법은 유기 발광 표시 장치에 적용되는 LTPS 기판을 대상으로 수행되므로 도 2 내지 도 7을 참조하여 LTPS 기판의 동작과 레이아웃 및 제조 과정을 설명하도록 한다.
도 2를 참조하여 LTPS 기판의 동작을 설명한다. 도시된 화소(1)는 n번째 행 라인에 포함된 복수의 화소 중 하나로서, n 번째 행 라인에 대응하는 주사선(SLn)과 n번째 행 라인 이전의 n-1번째 행 라인에 대응하는 주사선(SLn - 1)에 각각 연결되어 있다. 일 예로 도 2에서는 각각의 화소(1)는 해당 라인에 대응하는 주사선과 그 이전 화소 라인의 주사선에 연결되어 있으나, 이에 반드시 제한되는 것은 아니며, 복수의 주사선 중 두 개의 주사선에 연결될 수 있다.
LTPS 기판의 화소(1)는 복수의 박막 트랜지스터(T1 내지 T6) 및 커패시터(Cst)를 포함하는 화소 회로(2)를 포함한다. 그리고 화소(1)는 화소 회로(2)를 통해 구동 전류를 전달 받아 발광하는 유기 발광 소자(organic light emitting diode,OLED)를 더 포함하게 될 것이다.
박막 트랜지스터는 구동 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)를 포함한다.
화소(1)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1 주사 신호(Sn)를 전달하는 제1 주사선(SLn), 초기화 박막 트랜지스터(T4)에 이전 주사 신호인 제2 주사 신호(Sn - 1)를 전달하는 제2 주사선(SLn -1), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(ELn), 제1 주사선(SLn)과 교차하여 데이터 신호(Dm)를 전달하는 데이터라인(DLm), 제1 전원전압을 전달하여 데이터라인(DLm)과 거의 평행하게 형성되어 있는 구동 전압선(ELVDD), 구동 박막 트랜지스터(T1)을 초기화 하는 초기화 전압(Vint)를 전달하여 제2 주사선(SLn - 1)과 거의 평행하게 형성되어 있는 초기화 전압선(VL)을 포함한다.
구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 제1 전극(Cst1)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(ELVDD)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 박막 트랜지스터(T6)을 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결될 것이다.
본 발명의 일 실시예에 따른 어레이 테스트 장치 및 어레이 테스트 방법은 유기 발광 소자(OLED)의 애노드(anode) 전극을 형성하기 전에 LTPS 공정 후에 표시 장치를 테스트 하는 장치 및 방법이다. 따라서 도 2에서는 유기 발광 소자(OLED)는 개시되어 있지 않고, 그에 의해 본 발명에 따른 어레이 테스트 장치 및 어레이 테스트 방법은 표시 장치를 발광 정도를 측정하지 않고 어레이를 테스트 할 수 있는 장치 및 방법을 개시한다.
구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류를 공급한다. 도 2에서는 유기 발광 소자(OLED)가 형성되기 전이므로 구동 전류는 접지된 곳으로 흘러간다.
스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)는 제1 주사선(SLn)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터라인(DLm)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(ELVDD)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 제1 주사선(SLn)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온 되어 데이터선(DLm)으로 전달된 데이터 신호(Dm)을 구동 박막 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 제1 주사선(SLn)에 연결되어 있다. 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)과 연결되어 있다. 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 커패시터(Cst)의 제1 전극(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 보상 박막 트랜지스터(T3)는 제1 주사선(SLn)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온 되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)의 다이오드 연결 시킨다.
초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 제2 주사선(SLn - 1)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(VL)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)는 커패시터(Cst)의 제1 전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 초기화 박막 트랜지스터(T4)는 제2 주사선(SLn - 1)을 통해 전달받은 제2 주사 신호(Sn - 1)에 따라 턴 온 되어 초기화 전압(Vint)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1 발광 제어 박막 트랜지스터(T5)의 게이트 전극(G5)는 발광 제어선(ELn)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(ELVDD)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있다.
제2 발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(ELn)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 향후에 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결될 것이다. 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어선(ELn)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온 되어 제1 전원전압이 유기 발광 소자(OLED)에 전달되도록 구성된다.
도 3 내지 도 5는 도 2에 도시된 화소에 포함된 전극을 층별로 분해하여 나타낸 개략적인 평면도이고, 도 6은 도 3 내지 도 5를 하나의 화소에 배치시킨 도면이다. 도 3 내지 도 6을 참조하여 LTPS 기판의 구조를 보다 자세하게 설명하도록 한다.
표시 장치는 기판 상에 위치하는 표시부(60)를 포함할 수 있다. 기판은 직육면체의 플레이트 형상일 수 있다. 기판의 일 면은 평평할 수 있고 상기 평평한 일면 상에 표시부(60)를 이루는 다양한 구조물들이 형성될 수 있다.
버퍼층은 기판상에 위치하는데 버퍼층 상에는 활성층(112)이 형성될 수 있다. 도 3은 LTPS 기판 상에서 배치되는 활성층(112) 만을 도시한 도면이다. 복수의 박막 트랜지스터(T1 내지 T6)은 활성층(112)을 따라 형성되어 있으며, 활성층(112)은 다양한 형상으로 굴곡되어 형성되어 있다. 이러한 활성층(112)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
활성층(112)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과 채널 영역 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
도 4는 도 3에 개시된 활성층(112) 위에 배치되는 제1 주사선(SLn), 제2 주사선(SLn-1), 발광 제어선(ELn), 커패시터의 제1 전극(Cst1)만을 분해하여 나타낸 도면이다. 제1 주사선(SLn), 제2 주사선(SLn -1), 발광 제어선(ELn), 커패시터의 제1 전극(Cst1)은 동일 층에 배치되며, 동일 공정 내에서 형성될 수 있다.
도 5는 커패시터(Cst)의 제2 전극(Cst2)과 초기화 전압선(VL)을 개시한 도면이다. 커패시터(Cst)의 제2 전극(Cst2)과 초기화 전압선(VL)은 동일한 물질로 동일한 층에 형성될 수 있다.
도 6은 도 5 상에 배치되는 데이터 라인(DLm), 구동 전압선(ELVDD) 및 제1 연결 부재(120), 제2 연결 부재(130) 및 제3 연결 부재(140)를 분해하여 도시한 도면이다. 데이터 라인(DLm), 구동 전압선(ELVDD) 및 제1 연결 부재(120), 제2 연결 부재(130) 및 제3 연결 부재(140)는 동일한 물질로 동일한 층에 형성될 수 있다.
도 4에 개시된 전극과 도 5에 개시된 전극 사이에는 층간 절연막이 배치되고, 도 5에 개시된 전극과 도 6에 개시된 전극 사이에도 층간 절연막이 배치될 수 있다. 층간 절연막은 무기 절연 물질로 이루어질 수 있다.
구동 박막 트랜지스터(T1)는 게이트 전극(G1), 소스 전극(S1) 및 드레인 전극(D1)을 포함한다. 소스 전극(S1)은 활성층(112)에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D1)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G1)은 채널 영역과 중첩한다. 게이트 전극(G1)은 컨택홀(41, 42)을 통해 제2 연결 부재(130)에 의해 커패시터(Cst)의 제1 전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3), 및 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)과 연결된다. 구동 박막 트랜지스터(T1)의 활성층은 굴곡되어 있다. 도3의 예에서는 구동 박막 트랜지스터(T1)의 활성층이 'ㄹ'형상으로 배치되어 있다.
이외에도 구동 박막 트랜지스터(T1)의 활성층은 'S', 'N', 'W' 등 다양한 실시예가 가능하다. 구동 박막 트랜지스터(T1)의 활성층(112)은 채널 영역을 길게 형성하여야 게이트 전압의 구동 범위가 넓어져 유기 발광 소자에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있다.
스위칭 박막 트랜지스터(T2)는 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)을 포함한다. 소스 전극(S2)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고 드레인 전극(D2)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G2)은 채널 영역과 충접한다. 소스 전극(S2)은 컨택홀(43)을 통해 데이터라인(Dlm)과 연결된다. 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)과 연결되어 있다. 게이트 전극(G2)는 제1 주사선(SLn)의 일부에 의해 형성된다.
보상 박막 트랜지스터(T3)는 게이트 전극(T3), 소스 전극(S3) 및 드레인 전극(D3)을 포함한다. 소스 전극(S4)는 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D4)는 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 소스 전극(S4)은 컨택홀(45)을 통해 제3 연결 부재(140)에 의해 초기화 전압선(VL)과 연결될 수 있다. 게이트 전극(G4)는 채널 영역과 중첩한다.
제1 발광 제어 박막 트랜지스터(T5)는 게이트 전극(G5), 소스 전극(S5) 및 드레인 전극(D5)을 포함한다. 소스 전극(S5)은 활성층에서 불순물이 도핑된 소스 영역에 해당하고, 드레인 전극(D5)은 활성층에서 불순물이 도핑된 드레인 영역에 해당한다. 게이트 전극(G5)은 채널 영역과 중첩한다. 소스 전극(S5)은 컨택홀(44)을 통해 구동 전압선(PL)과 연결될 수 있다. 게이트 전극(G5)은 발광 제어선(ELn)의 일부에 의해 형성된다.
커패시터(Cst)의 제1 전극(Cst1)은 컨택홀(41)과 연결된 연결 부재(120)에 의해 보상 박막 트랜지스터(T3)의 드레인 전극(D3), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)와 함께 연결되어 있다. 커패시터(Cst)의 제1 전극(Cst1)은 구동 박막 트랜지스터(T1)의 게이트 전극(G1) 역할을 동시에 한다. 커패시터(Cst)의 제2 전극(Cst2)은 컨택홀(47, 48)을 통해 구동 전압선(ELVDD)와 연결되어 구동 전압선(ELVDD)로부터 제1 전원 전압을 인가받는다.
커패시터(Cst)의 제1 전극(Cst1)은 인접한 화소와 분리되나 커패시터(Cst)의 제2 전극(Cst2)은 인접한 화소와 연결되어 있다. 커패시터(Cst)의 제2 전극(Cst2)은 제1 전극(Cst1) 전체와 중첩하고, 구동 박막 트랜지스터(T1)와 수직으로 중첩하는 구조를 가질 수 있다. 커패시터(Cst)의 제2 전극(Cst2)은 컨택홀들(47, 48)을 통해 구동 전압선(ELVDD)와 연결되어 구동 전압선(ELVDD)로부터 제1 전원전압을 인가받는다.
데이터 라인(DLm)은 화소의 좌측 또는 우측에 수직 방향(세로 방향)으로 배치된다. 데이터 라인(DLm)은 컨택홀(43)을 통해 스위칭 박막 트랜지스터(T2)와 연결된다.
구동 전압선(ELVDD)은 화소의 좌측 또는 우측에 수직 방향으로 데이터 라인(DLm)에 근접하게 배치된다. 구동 전압선(ELVDD)은 구동 박막 트랜지스터(T1) 및 커패시터(Cst)가 형성된 영역을 가로지르도록 수직 방향으로 연장되어 있다. 이때, 커패시터(Cst)의 제2 전극(Cst2)은 구동 전압선(ELVDD)과 컨택홀(47, 48)에 의해 전기적으로 연결되고, 커패시터(Cst)의 제2 전극(Cst2)은 수평 방향으로 인접하는 화소들 간에 서로 연결되어 있기 때문에, 구동 전압선(ELVDD)은 수직 방향 및 수평 방향으로 상호 연결되는 메쉬 구조를 가질 수 있다. 구동 전압선(ELVDD)은 컨택홀(44)을 통해 제1 발광 제어 박막 트랜지스터(T5)와 연결된다.
제1 연결 부재(120)는 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)이 형성된 영역부터 구동 박막 트랜지스터(T1)및 커패시터(Cst)가 형성된 영역까지 연장된다. 제1 연결 부재(120)는 구동 전압선(PL)과 평행하게 배치된 부분과 구동 전압선(PL)이 분리된 영역의 일부에 형성된 부분을 구비한다. 비아홀(VIA)은 제1 연결 부재(120)에 위치되어, 구동 박막 트랜지스터(T1) 및 커패시터(Cst)와 수직으로 일부 중첩한다.
제2 연결 부재(130)는 커패시터(Cst)의 제1 전극(Cst1)의 가장자리, 예를 들어, 제1 전극(Cst1)의 일 코너에서 컨택홀(41)을 통해 커패시터(Cst)의 제1 전극(Cst1)과 연결된다. 제2 연결 부재(130)는 컨택홀(42)을 통해 보상 박막 트랜지스터(T3)의 드레인 전극(D3)과 연결된다. 이에 따라, 제2 연결 부재(130)는 커패시터(Cst)를 보상 박막 트랜지스터(T3) 및 초기화 박막 트랜지스터(T4)를 연결할 수 있다.
제3 연결 부재(140)는 컨택홀(45)을 통해 초기화 박막 트랜지스터(T4)의 소스 전극(S4) 및 초기화 전압선(PL)을 연결할 수 있다. 컨택홀(41, 42, 43, 44, 45, 46, 47, 48)에서는 층간 절연막을 관통하여 위 아래 배치된 전극이 각각 접촉될 수 있다.
도 7은 도3 내지 도 5에 개시된 LTPS 기판의 각종 전극이 하나의 화소에 배치된 상태의 레이아웃도이다. 도 7을 LTPS 제조 공정 단계에서 정상적인 구동을 저해할 수 있는 몇몇 요인들을 설명하도록 한다.
LTPS 제조 과정에서 도 7에 나타난 A와 같이 데이터 라인(DLm)과 구동 전압선(ELVDD) 사이에 이물이 위치하거나 서로 평행하게 이어지므로 쇼트가 될 수 있다. 데이터 라인(DLm)과 구동 전압선(ELVDD) 사이에 이물이 도전 물질을 내포하고 있다면 데이터 라인(DLm)에 인가되는 데이터 전압과 구동 전압선(ELVDD)에 인가되는 제1 구동 전압은 다른 값을 가져야 하는데 A와 같은 이물로 인해 전압의 차이가 줄어들게 되고, 이에 의해 유기 발광 표시 장치는 다양한 계조 전압을 적절히 표현할 수 없게 된다.
뿐만 아니라 데이터 라인(DLm)은 제2 주사선(SLn - 1)과 교차하지만 데이터 라인(DLm)과 제2 주사선(SLn - 1)은 층을 달리하여 형성되고 그 사이에 층간 절연막이 배치되어 있어 B의 위치에서 서로 전기적으로 연결되지 않아야 정상이다. 그런데 층간 절연막이 제대로 형성되지 않는 등의 이유로 데이터 라인(DLm)이 제2 주사선(SLn - 1)과 단락 된다면 유기 발광 표시 장치는 정상적으로 구동될 수 없다.
세번 째로는, 데이터 라인(DLm)은 발광 제어선(ELn)과 교차하지만 데이터 라인(DLm)과 발광 제어선(ELn)은 앞에서 보았듯이 층을 달리하여 형성되고 그 사이에 층간 절연막이 배치되어 있어 C의 위치에서 서로 전기적으로 연결되지 않아야 정상이다. 그런데 층간 절연막이 제대로 형성되지 않는 등의 이유로 데이터 라인(DLm)이 발광 제어선(ELn)과 단락 된다면 유기 발광 표시 장치는 정상적으로 구동될 수 없다.
도 8은 일반적인 유기 발광 표시 장치에서 구동 방식을 설명하기 위한 신호도이다. ① 구간은 초기화 단계로서 제2 주사선(SLn - 1)에 의해 제2 주사 신호가 인가되어 초기화 전압(Vinit)이 화소에 인가되어 초기화 된다. 그 후, ② 구간에서 제1 주사선(SLn)에 제1 주사 신호가 인가되는데 제1 주사 신호에 의해 데이터 라인(DLm)에 인가된 전압이 박막 트랜지스터(T2)의 드레인 전극(D2)에 인가된다. 이 후 ③ 구간에서는 데이터 신호에 의해 구동 박막 트랜지스터(T1)가 구동되어 유기 발광 소자가 발광된다. ③ 구간에서 제1 주사선(SLn) 및 제2 주사선(SLn - 1)에 의해 선택된 화소에 제대로 된 데이터 신호가 측정되었다면, 유기 발광 소자는 정상 발광 될 것이다. 본 발명의 일 실시예에 따른 어레이 테스트 장치 및 어레이 테스트 방법은 ③ 구간에서 인가된 데이터 신호 값을 측정하고, 측정된 데이터 신호 값이 정상 범위 이내인지 판단하는 장치 및 방법을 개시한다.
도 9는 일반적인 유기 발광 표시 장치를 제조 하는 과정 상에서 본 발명의 일 실시예에 따른 어레이 테스트 장치 및 방법을 적용할 수 있는 시기를 설명하기 위한 순서도이다.
먼저, LTPS 공정 단계를 통해 도 3 내지 도 6에 개시된 전극과 절연층을 순차로 형성한다(S100). LTPS 공정 단계를 마치면, 각 신호선을 통해 전압을 인가할 수 있게 되는데, 본 발명의 일 실시예에 따른 어레이 테스트 장치를 이용하여 각 신호선에 신호를 인가한 후, 어레이에 정상 동작 여부를 판단하는 어레이 테스트(S110)를 수행할 수 있다.
어레이 테스트(S100) 과정에서 불량 셀이 있다면 해당 불량 셀을 리페어 하는 리페어 공정을 선택적으로 수행할 수 있다(S130). 그 후, 유기층 및 캐소드 , 애노드 전극을 형성하는 증착 공정(S140) 이후에 발광 테스트(S150)를 수행한다. 발광 테스트(S150) 과정에서도 어레이 테스트(S110) 공정에서와 마찬가지로 불량 셀만을 선택적으로 리페어 할 수 있다(S170).
어레이 테스트(S100)는 유기층이 증착 되지 전에 수행하는 것이다. 따라서 정상 구동 여부는 ②단계에서 데이터 라인(DLm)에 데이터 전압을 인가한 후, ③ 시점에서 데이터 라인(DLm)에 인가된 전압을 측정하므로써 정상 구동 여부를 판단할 수 있다. 각 화소(1)에 인가된 데이터 전압은 다음 주사 신호가 해당 화소(1)에 인가 되기 전까지 커패시터(Cst)에 인가된 데이터 전압이 충전되어 있다. 따라서 데이터 라인(DLm)이 정상적으로 형성되어 있다면, 데이터 신호가 인가된 화소에서는 ③ 구간에서 일정한 오차 범위 이내의 인가된 데이터 전압 값이 측정되어야 한다.
도 10은 본 발명의 일 실시예에 따른 어레이 테스트 장치의 테스트 동작을 간략하게 도시한 간략도이고 도 11은 본 발명의 일 실시예에 따른 어레이 테스트 장치의 블록도이다. 도 10 및 도 11을 참조하여 본 발명의 일 실시예에 따른 어레이 테스트 장치를 설명하도록 한다.
어레이 테스트 장치는 표시 장치의 데이터 패드부 상에 배치하여 어레이 테스트를 수행할 수 있다. 어레이 테스트 장치는 두개의 프로브 핀(610, 620)과 프로브 바(640)와 어레이 테스트 수행 시스템(630)을 포함한다. 인가 프로브(610)와 측정 프로브(620)는 복수의 데이터 라인(DLm)이 각 화소(1)로 뻗어져 나가는 데이터 패드 부 상에 배치한다. 인가 프로브(610)는 복수의 데이터 라인(DLm)에 각각 데이터 신호를 인가시키고, 측정 프로브(610)는 복수의 데이터 라인(DLm) 각각에 데이터 신호를 측정한다. 데이터 라인 제어부(670)는 타이머(660)에 의해 일정한 클럭 신호에 따라 데이터 신호를 데이터 신호 인가부(680)에 제공한다.
도 8에서 설명한 바와 같이 ② 구간에서 데이터 신호를 데이터 신호 인가부(680)에 인가 한 후, ③ 구간에서 데이터 신호를 데이터 신호 측정부를 통해서 측정한다. 따라서 어레이 테스트 장치는 제어부(670)가 타이머(660)로부터 일정 클럭 신호에 따라 데이터 라인 제어부(670)에 의해 신호 인가부(680)를 구동시키거나 신호 측정부(690)를 구동시킬 수 있도록 한다.
신호 인가부(680)는 인가 프로브(610)에 데이터 전압이 인가되도록 한다. 본 발명의 어레이 테스트 장치는 도 10에 도시된 바와 같이 복수의 데이터 라인(DLm)의 개수와 같거나 그보다 많은 인가 프로브(610)를 포함할 수 있다.
본 발명의 다른 실시예에 따른 어레이 테스트 장치는 복수의 데이터 라인(DLm) 각각에는 제1 데이터 전압 또는 제2 데이터 전압이 제공될 수 있고, 데이터 라인(DLm) 마다 서로 다른 데이터 전압이 인가되거나 동기화 신호에 의해 제1 데이터 전압 또는 제2 데이터 전압이 제공될 수 있다.
본 발명의 다른 실시예에 따른 어레이 테스트 장치는 제어부(650)에 선택부(미도시)를 더 포함할 수 있다. 선택부(미도시)는 제1 데이터 전압 또는 제2 데이터 전압 중 하나를 선택할 수 있다. 제1 데이터 전압 과 제2 데이터 전압은 직류 전원이며 클럭 신호에 의해 직류 전원 값이 바뀔 수 있다. 선택부(미도시)는 데이터 라인(DLm) 별로 이번 클럭 타임에 제1 데이터 전압을 인가할 것인지 아니면 제2 데이터 전압을 인가할 것인지 선택한다. 해당 클럭 타입의 신호 측정부(690)가 측정 프로브(620)에 의해 데이터 신호를 측정하는 동안, 선택부(미도시)는 다음 클럭 타임에 각 데이터 라인(DLm) 마다 제1 데이터 전압을 인가할 것인지 아니면 제2 데이터 전압을 인가할 것인지 선택할 수 있다.
본 발명의 또 다른 실시예에 따른 어레이 테스트 장치의 신호 인가부(680)는 교류 전원이 각 인가 프로브(610)를 통해 복수의 데이터 라인(DLm)에 인가될 수 있다. 그 구동 방식에 대해서는 도 16 및 도 17에서 후술하도록 한다.
판단부(640)는 제어부(650)로부터 각 데이터 라인(DLm) 마다 제1 데이터 전압이 인가된 것인지 아니면 제2 데이터 전압이 인가된 것인지에 관한 정보를 제공받는다. 즉, 판단부(640)는 제어부(650)로부터 데이터 라인(DLm)과 인가된 데이터 전압의 매칭 정보를 제공받는다. 판단부(640)는 데이터 전압이 인가되었을 때 신호 측정부(690)에 의해 측정된 데이터 신호값의 평균 값(a)이 저장해둘 수 있다. 판단부(640)는 평균 값(a)을 기준으로 이번 클럭 타임에 측정된 데이터 신호 값이 기 지정된 한계(Th) 범위 이내인 경우 정상으로 판단한다. 반대로 판단부(640)는 평균 값(a)을 기준으로 이번 클럭 타임에 측정된 데이터 신호 값이 기 지정된 한계(Th) 범위를 벗어나는 경우 비정상으로 판단한다.
본 발명의 다른 실시예에 따른 어레이 테스트 장치의 판단부(640)는 매 클럭 마다 새로 측정되는 데이터 신호 값을 기반으로 평균 값(a)을 갱신할 수 있다. 인가 프로브(610) 및 측정 프로브(620)와 기판 사이에 저항 값이 달라지게 되므로 이를 반영하기 위해 평균 값(a)을 갱신할 수 있다. 다만, 상기 평균 값(a)은 정상 판정된 데이터 신호 값만을 포함하여 산정하고, 갱신한다.
본 발명의 또 다른 실시예에 따른 어레이 테스트 장치는 제1 데이터 전압 또는 제2 데이터 전압 중 하나의 데이터 전압을 선택하여 인가되는 경우에 있어서, 제1 데이터 전압을 인가하였을 때 측정된 데이터 신호의 평균 값(a)과 제2 데이터 전압을 인가하였을 때 측정된 데이터 신호의 평균 값(a)을 판단부(640)는 각각 저장해 둘 수 있다. 판단부(640)는 평균 값(a)을 갱신할 때, 제1 데이터 전압을 인가하였을 때 측정된 데이터 신호 값인지 제2 데이터 전압을 인가하였을 때 측정된 데이터 신호 값인지에 관한 정보를 제어부(650)로부터 제공받을 수 있다.
도 12 내지 도 18을 참조하여, 본 발명의 일 실시예에 따른 어레이 테스트 방법에 의해 불량 셀을 판정하는 방법 및 불량 셀의 위치를 감별하는 방법에 대해 상세히 설명하도록 한다.
도 10과 같이 어레이 테스트 장치를 LTPS 기판의 데이터 라인(DLm)이 시작되는 데이터 패드부 상에 배치시킨다. 이때 LTPS 기판의 주사 신호(Sn)를 인가하기 위해 별도의 프로브 또는 구동부에 의해 주사선(SLn)에 주사 신호(Sn)를 인가한다.
도 12는 주사 신호에 따라 인가 프로브(610)에 인가되는 데이터 전압을 도시한 신호도이다. 도12는 S1부터 Sn +1까지 순차로 주사 신호가 일정한 주기로 인가되는 것을 도시하고 있다. 도 12에서 표시된 T 구간에서 S2에 주사 신호가 인가된다. 이 때 복수의 데이터 라인(DLn)에 연결된 각 화소(1)들 중 2번째 행에 위치한 화소(1)들의 스위칭 박막 트랜지스터(T2)가 온 되어 데이터 전압을 인가 받는다. 도 12의 실시예에서, 데이터 전압은 데이터 라인(DLm) 마다 수평 주기 마다 일정하게 인가될 수 있다. 수평 주기는 S1부터 Sn + 1 중 어느 하나의 주사 신호가 인가되는 T 구간을 의미한다.
본 발명의 일 실시예에 따른 어레이 테스트 방법은 데이터 라인(DLm)에 일정한 직류 데이터 전압을 인가시킨다. 본 발명의 일 실시예에 따른 어레이 테스트 후 측정된 데이터 신호는 도 13과 같을 수 있다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 어레이 테스트 방법에 따르면 D1,j는 측정된 데이터 신호의 평균 값(a)에서 기 지정된 한계(Th) 범위 내이므로 정상 화소로 판단한다. 반면에, 데이터 신호의 평균 값(a)에서 기 지정된 한계(Th) 범위 밖인 경우에는, 비정상 화소로 판단한다. 데이터 라인(DLm)과 주사선(SLn)이 매트릭스 형태로 교차되므로, 비정상 측정값을 이용하여 비정상 화소(1)의 위치를 행렬 배열상에서 감별해 낼 수 있다.
도 12 및 13에 도시된 바와 같이 본 발명의 일 실시예에 따른 어레이 테스트 장치의 신호 인가부는 제1 구간 동안 각 데이터 라인(DLm)에 데이터 전압을 인가하고, 수평 주기에서 제1 구간 후 나머지 기간동안 신호 측정부(690)가 각 데이터 라인(DLm)마다의 데이터 전압을 측정한다. 데이터 라인(DLm)에 데이터 전압이 인가되지 않더라도, 주사 신호가 인가된 화소의 행렬 상에는 커패시터(Cst)에 의해 인가되었던 데이터 전압이 충전되어 있다. 따라서 수평 주기에서 제1 구간 후 제1 구간을 제외한 나머지 기간 동안 커패시터(Cst)에 의해 충전된 데이터 전압이 데이터 라인(DLm)상에서 측정될 수 있다. 이렇게 측정된 데이터 전압 값으로부터 어레이의 정상 구동여부를 판정할 수 있다.
도 14 및 도 15는 본 발명의 다른 실시예에 따른 어레이 테스트 방법에 의해 데이터 전압을 인가하고 측정한 결과값을 나타낸 도면이다.
도 14는 도 12와 마찬가지로 수평 주기 마다 서로 다른 주사선(SLn)에 주사 신호(Sn)를 인가한다. 이 때, 도 12와 달리 도 14에 따른 실시예에서는 데이터 라인에 인가되는 전압은 수평 주기 마다, 제1 데이터 전압 또는 제2 데이터 전압 중 어느 하나를 선택하여 인가할 수 할 수 있고, 제1 데이터 전압과 제2 데이터 전압은 서로 다른 값을 가진다.
도 14와 같이 제1 데이터 전압과 제2 데이터 전압이 수평 주기 마다 교번하여 인가되는 경우 도 7에서 A 부분에 도전성 이물이 있거나 데이터 라인(DLm)과 구동 전압선(ELVDD)이 단락되어 있는 경우 또는 데이터 라인(DLm)과 제2 주사선(SLn - 1)이 단락(B) 되거나 데이터 라인(DLm)과 발광 제어선(ELn)이 단락(C) 되는 경우까지 추가적으로 발견할 수 있다. LTPS 기판의 레이아웃인 도 7을 참조하면, 커패시터(Cst)의 제2 전극(Cst2)은 양 옆의 화소(1)와 연결된 구조이고, 제2 전극(Cst2)은 구동 전압선(ELVDD)과 컨택홀(47, 48)을 통해 제1 구동 전압을 제공받아 실제로는 구동 전압선(ELVDD)이 메쉬 구조로 이루어져 있는 효과가 있다. 따라서 도 12에 따른 본 발명의 일 실시예에 따른 어레이 테스트 방법에 있어서, 데이터 라인(DLm)에 수평 주기 마다 일정한 전압만이 인가되는 경우에는 데이터 라인(DLm)의 일 부분이 구동 전압선(ELVDD)이나 제2 주사선(SLn -1) 또는 발광 제어선(ELn)과 단락되어 있거나 이물이 있다고 하여도 정상과 비정상의 판별이 어렵다. 이는 양 옆의 위치한 화소(1)로부터 데이터 전압을 제공받아 데이터 라인(DLm)에서 측정될 수 있기 때문에, 정상 구동으로 인해 해당 데이터 신호가 측정된 것인지 아니면 양 옆의 화소로부터 데이터 신호를 인가받아 데이터 신호가 측정된 것인지 구별할 수 없었다.
상기와 같은 문제를 해결하기 위해 도 14와 같이 인접한 화소와 다른 데이터 전압을 인가한다면, 인접한 화소에서 흘러온 데이터 신호가 측정되어 불량 화소(1)를 정상 화소(1)로 착오 판단 되는 경우를 줄일 수 있다.
D2,j가 데이터 라인(DLm)과 구동 전압선(ELVDD)이 단락되어 있는 경우 또는 데이터 라인(DLm)과 제2 주사선(SLn - 1)이 단락(B) 되거나 데이터 라인(DLm)과 발광 제어선(ELn)이 단락된 비정상 화소인 경우 도 12에서는 불량 화소인지 판단이 어렵지만 도 14에 따른 어레이 테스트 방법에 의한다면 불량 화소를 추가 감별 할 수 있다.
도 15는 도 14에 따라 데이터 라인(DLm)에 데이터 신호가 인가된 후, 데이터 라인(DLm)에서 측정된 데이터 신호값을 수평 주기에 따라 나타낸 것이다. D2,j는 불량 화소 이므로 D2,j +1과 다른 파형을 나타내고, 이 측정값으로부터 D2,j의 불량 화소 감별이 가능하게 되었다.
도 16은 본 발명의 또 다른 실시예에 따른 어레이 테스트 방법에 의해 인가되는 데이터 전압은 복수의 데이터 라인(DLm) 상에서 j번째 데이터 라인(Dj) 상에 제1 데이터 전압이 인가되었다면, j-1번째 데이터 라인(Dj -1) 과 j+1번째 데이터 라인(Dj + 1)에 인가되는 데이터 전압은 제2 데이터 전압일 수 있다. 이렇게 함으로써 어느 화소가 불량 화소인 경우 상기 불량 화소와 양 옆에 위치한 정상 화소로부터 정상 데이터 전압이 누설되어 상기 불량 화소에 데이터 전압을 제공하는 데이터 라인에 정상 데이터 전압이 측정되는 현상을 방지하여 추가적인 불량 화소 감별이 가능하다.
도 17 및 도 18은 본 발명의 또 다른 실시예에 따른 어레이 테스트 방법에 의해 데이터 전압을 인가하고 측정한 결과값을 나타낸 도면이다.
본 발명의 또 다른 실시예에 따른 어레이 테스트 방법은 데이터 라인(DLm)에 교류 전원을 인가한다. 교류 전원의 전위는 수평 주기 마다 바뀔 수 있다. 따라서 i번째 행의 화소에 인가되는 전압이 + 전위이면 i+1번째 행의 화소에 인가되는 전압은 -전위이다. 이에 따라 데이터 라인(DLm)에서 측정되는 전압의 전위는 도 18과 같이 인가되는 전압의 전위에 따라 그 위상이 바뀔 수 있다.
도 17 및 도 18과 같이 어레이 테스트 방법에서 교류 전원을 이용하는 경우에는 화소에 인가되는 전압의 전위가 + 에서 -로 바뀌거나 -에서 +로 바뀔 때 신호 측정부(690)가 각 데이터 라인의 데이터 신호를 측정할 수 있도록 할 수 있다.
이상에서 본 발명의 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1 화소
640 프로브 바
610 인가 프로브
620 측정 프로브
640 판단부
650 제어부
660 타이머
690 신호 측정부
670 데이터 라인 제어부
680 데이터 신호 인가부

Claims (20)

  1. 복수의 데이터 라인 및 상기 복수의 데이터 라인과 교차하는 복수의 주사선을 포함하는 LTPS 기판에 대하여 상기 LTPS 기판의 상기 복수의 데이터 라인 각각에 데이터 신호를 인가하는 신호 인가부;
    상기 복수의 데이터 라인 각각에 대한 데이터 신호를 측정하는 신호 측정부;
    상기 신호 인가부로부터 상기 복수의 데이터 라인 각각으로 데이터 신호가 인가되는 구간 및 상기 복수의 데이터 라인 각각으로부터 출력되는 데이터 신호를 상기 신호 측정부에 의해 측정하는 구간을 설정하는 수평 주기를 생성하는 타이머;
    상기 신호 측정부에 의해 측정된 데이터 신호로부터 상기 복수의 데이터 라인 각각의 정상 여부를 판단하는 판단부;
    상기 복수의 데이터 라인 별로 인가되는 데이터 신호로서 제1 데이터 전압 및 상기 제1 데이터 전압과 다른 값을 갖는 제2 데이터 전압 중 어느 하나를 상기 수평 주기별로 선택하는 선택부를 포함하고,
    상기 수평 주기는, 상기 LTPS 기판 상의 하나의 주사선에 주사 신호가 인가되는 동안의 기간이고,
    상기 복수의 데이터 라인 각각에는 상기 수평 주기별로 상기 제1 데이터 전압과 상기 제2 데이터 전압이 교번하여 제공되는 어레이 테스트 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 신호 인가부는,
    상기 수평 주기 중 제1 구간에서 데이터 신호를 인가하고,
    상기 신호 측정부는,
    상기 수평 주기 중 제1 구간 후, 제1 구간을 제외한 나머지 구간에서 데이터 신호를 측정하는, 어레이 테스트 장치.
  7. 제1 항에 있어서,
    상기 판단부는,
    상기 측정된 데이터 신호가 비정상으로 판단된 경우, 비정상 데이터 신호가 측정된 데이터 라인의 위치와 상기 주사 신호가 인가된 주사선의 위치로부터 비정상 화소의 위치를 감별하는, 어레이 테스트 장치.
  8. 제7 항에 있어서,
    상기 판단부는,
    상기 측정된 데이터 신호의 평균 값을 저장하고,
    상기 신호 측정부로부터 측정된 데이터 신호가 상기 저장된 평균 값으로부터 기 지정된 한계 범위 내인 경우 정상 판단하고,
    상기 신호 측정부로부터 측정된 데이터 신호가 상기 저장된 평균 값으로부터 기 지정된 한계 범위 밖인 경우 비정상 판단하는, 어레이 테스트 장치.
  9. 제8 항에 있어서,
    상기 판단부는,
    상기 측정된 데이터 신호의 평균 값을 상기 수평 주기 마다 측정되는 데이터 신호가 정상 범위 내인 경우 상기 데이터 신호를 포함하여 갱신하는, 어레이 테스트 장치.
  10. 삭제
  11. 삭제
  12. 제1 항에 있어서,
    상기 어레이 테스트 장치는,
    상기 신호 인가부로부터 인가된 데이터 신호를 상기 복수의 데이터 라인 각각에 전달하는 인가 프로브; 및
    상기 복수의 데이터 라인 각각으로부터 측정된 데이터 신호를 상기 신호 측정부로 전달하는 측정 프로브를 더 포함하는 어레이 테스트 장치.
  13. 제12 항에 있어서,
    상기 인가 프로브 및 상기 측정 프로브는,
    상기 복수의 데이터 라인 상부에 배치하여 어레이 테스트를 수행하는, 어레이 테스트 장치.
  14. 복수의 데이터 라인 및 복수의 주사선이 교차되어 정의된 복수의 화소를 포함하는 LTPS 기판에 있어서,
    상기 복수의 데이터 라인 각각에 인가할 데이터 전압으로서 제1 데이터 전압 및 상기 제1 데이터 전압과 다른값을 갖는 제2 데이터 전압 중 어느 하나를 선택하는 단계;
    상기 복수의 주사선에 순차로 주사 신호를 인가하는 단계;
    상기 제1 데이터 전압 및 상기 제2 데이터 전압 중 선택된 데이터 전압을 상기 복수의 데이터 라인 각각에 인가하는 단계;
    상기 복수의 데이터 라인에 대하여 데이터 신호를 측정하는 단계;
    상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계를 포함하고,
    수평 주기는, 상기 복수의 주사선 중 하나의 주사선에 주사 신호가 인가되는 구간이고,
    상기 복수의 데이터 라인 각각에는 상기 수평 주기별로 상기 제1 데이터 전압과 상기 제2 데이터 전압이 교번하여 제공되는 어레이 테스트 방법.
  15. 삭제
  16. 삭제
  17. 제14 항에 있어서,
    상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계는,
    상기 측정된 데이터 신호의 평균 값을 산정하는 단계;
    상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 내인 경우, 정상으로 판정하는 단계;
    상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 밖인 경우, 비정상으로 판정하는 단계를 포함하는 어레이 테스트 방법.
  18. 제17항에 있어서,
    상기 데이터 신호의 평균 값으로부터 기 지정된 한계 범위 밖인 경우, 비정상으로 판정하는 단계는,
    상기 비정상 판정된 데이터 라인의 위치와 상기 주사 신호가 인가된 주사선의 위치로부터 비정상 화소의 위치를 감별하는 단계를 더 포함하는, 어레이 테스트 방법.
  19. 복수의 데이터 라인 및 복수의 주사선이 교차되어 정의된 복수의 화소를 포함하는 LTPS 기판에 있어서,
    상기 복수의 데이터 라인에 교류 데이터 전압을 인가하는 단계;
    상기 복수의 주사선에 순차로 주사 신호를 인가하는 단계;
    상기 복수의 데이터 라인 각각에 대하여 데이터 신호를 측정하는 단계;
    상기 측정된 데이터 신호로부터 상기 화소에 배치된 데이터 라인이 정상인지 여부를 판단하는 단계를 포함하고,
    수평 주기는, 상기 복수의 주사선 중 하나의 주사선에 주사 신호가 인가되는 구간이고,
    상기 복수의 데이터 라인에 제공되는 상기 교류 데이터 전압은, 상기 수평 주기마다 전위가 변화하는 어레이 테스트 방법.
  20. 제19 항에 있어서,
    상기 복수의 데이터 라인 각각에 대하여 데이터 신호를 측정하는 단계는,
    상기 복수의 데이터 라인에 인가된 교류 데이터 전압의 위상이 바뀔 때 측정하는 어레이 테스트 방법.
KR1020150110491A 2015-08-05 2015-08-05 어레이 테스트 장치 및 어레이 테스트 방법 KR102386205B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150110491A KR102386205B1 (ko) 2015-08-05 2015-08-05 어레이 테스트 장치 및 어레이 테스트 방법
US15/017,742 US10553659B2 (en) 2015-08-05 2016-02-08 Array test apparatus and method
US16/725,280 US11107866B2 (en) 2015-08-05 2019-12-23 Array test apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110491A KR102386205B1 (ko) 2015-08-05 2015-08-05 어레이 테스트 장치 및 어레이 테스트 방법

Publications (2)

Publication Number Publication Date
KR20170018126A KR20170018126A (ko) 2017-02-16
KR102386205B1 true KR102386205B1 (ko) 2022-04-13

Family

ID=58053393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110491A KR102386205B1 (ko) 2015-08-05 2015-08-05 어레이 테스트 장치 및 어레이 테스트 방법

Country Status (2)

Country Link
US (2) US10553659B2 (ko)
KR (1) KR102386205B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3382407B1 (en) * 2017-03-31 2019-10-23 Mitsubishi Electric R & D Centre Europe B.V. Method for controlling the health of a multi-die power module and a multi-die health monitoring device
KR102578708B1 (ko) * 2018-09-03 2023-09-15 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
CN109637405B (zh) * 2018-12-05 2021-04-06 惠科股份有限公司 阵列基板的测试方法、装置及存储介质
KR20210027688A (ko) * 2019-09-02 2021-03-11 삼성디스플레이 주식회사 표시 장치
JP7438813B2 (ja) * 2020-03-27 2024-02-27 株式会社ジャパンディスプレイ アレイ基板の検査方法及び表示装置
KR20220072051A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치의 제조 장치와 제조 방법
CN114137437B (zh) * 2021-12-07 2023-05-30 Tcl华星光电技术有限公司 次毫米发光二极管背光基板线路短路检测方法
KR20230103560A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528706A (ja) 1998-10-19 2002-09-03 テラダイン・インコーポレーテッド 集積多重チャンネルアナログテスト装置のアーキテクチャ
JP2004171730A (ja) 2002-10-31 2004-06-17 Renesas Technology Corp 半導体装置および半導体記憶装置
US20040184618A1 (en) 2003-03-21 2004-09-23 Gn Resound A/S Modular wireless auditory test instrument with intelligent transducers
US20120056869A1 (en) 2010-09-06 2012-03-08 Korea Advanced Institute Of Science And Technology Organic light emitting diode driver
US20130271440A1 (en) * 2012-04-16 2013-10-17 Guan hai JIN Organic light emitting diode display and testing method thereof
US20140197744A1 (en) * 2013-01-15 2014-07-17 Young Woo Choi Organic light emitting display device and method of testing the same
US20140285462A1 (en) * 2011-10-30 2014-09-25 Yong Man Lee Display and touch panels with drive and sense techniques
JP5619787B2 (ja) 2010-02-15 2014-11-05 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068603A (en) * 1987-10-07 1991-11-26 Xilinx, Inc. Structure and method for producing mask-programmed integrated circuits which are pin compatible substitutes for memory-configured logic arrays
KR101137426B1 (ko) 2005-06-30 2012-04-20 엘지디스플레이 주식회사 액정표시장치용 어레이기판 검사방법
US7714589B2 (en) 2005-11-15 2010-05-11 Photon Dynamics, Inc. Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC
KR101129195B1 (ko) 2010-12-20 2012-03-27 주식회사 탑 엔지니어링 어레이 테스트 장치
KR101234088B1 (ko) 2010-12-30 2013-02-19 주식회사 탑 엔지니어링 어레이 테스트 장치
KR101191343B1 (ko) 2010-12-30 2012-10-16 주식회사 탑 엔지니어링 어레이 테스트 장치
KR20130104563A (ko) 2012-03-14 2013-09-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
KR102047005B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102103840B1 (ko) 2013-10-11 2020-04-23 엘지디스플레이 주식회사 프로브 자동접촉검사가 가능한 유기전계발광 표시소자의 검사장치시스템 및 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528706A (ja) 1998-10-19 2002-09-03 テラダイン・インコーポレーテッド 集積多重チャンネルアナログテスト装置のアーキテクチャ
JP2004171730A (ja) 2002-10-31 2004-06-17 Renesas Technology Corp 半導体装置および半導体記憶装置
US20040184618A1 (en) 2003-03-21 2004-09-23 Gn Resound A/S Modular wireless auditory test instrument with intelligent transducers
JP5619787B2 (ja) 2010-02-15 2014-11-05 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
US20120056869A1 (en) 2010-09-06 2012-03-08 Korea Advanced Institute Of Science And Technology Organic light emitting diode driver
US20140285462A1 (en) * 2011-10-30 2014-09-25 Yong Man Lee Display and touch panels with drive and sense techniques
US20130271440A1 (en) * 2012-04-16 2013-10-17 Guan hai JIN Organic light emitting diode display and testing method thereof
US20140197744A1 (en) * 2013-01-15 2014-07-17 Young Woo Choi Organic light emitting display device and method of testing the same

Also Published As

Publication number Publication date
US20200135815A1 (en) 2020-04-30
US11107866B2 (en) 2021-08-31
KR20170018126A (ko) 2017-02-16
US10553659B2 (en) 2020-02-04
US20170038427A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
KR102386205B1 (ko) 어레이 테스트 장치 및 어레이 테스트 방법
US9767732B2 (en) Display device
US10854137B2 (en) Display device
US7605599B2 (en) Organic electro luminescence display (OELD) to perform sheet unit test and testing method using the OELD
US20070001711A1 (en) Organic light emitting display array substrate and method of performing test using the same
US7564452B2 (en) Organic electroluminescent display
KR102059943B1 (ko) 유기 발광 표시 장치
US9934729B2 (en) Organic light-emitting display panel, organic light-emitting display device, driving circuit, controller, and driving method
EP1944743B1 (en) Substrate testing device and method thereof
CN109887986B (zh) 有机发光显示设备及修复有机发光显示设备的方法
US11605355B2 (en) Organic light emitting display device and method of testing the same
KR102470210B1 (ko) 검사 시스템 및 이를 이용한 표시 셀의 검사 방법
KR101117729B1 (ko) 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
US9747841B2 (en) Electro-optical device and driving method thereof
US20160189644A1 (en) Display device
KR20110133281A (ko) 유기 발광 표시 장치 및 그의 구동방법
KR20110012710A (ko) 화소 및 이를 구비한 유기전계발광 표시장치
KR20100072645A (ko) 유기전계발광표시장치와 이의 구동방법
US8537151B2 (en) Inspection method
US20140313107A1 (en) Pixel and organic light emitting display device having the same
KR100648672B1 (ko) 발광 표시 장치 및 그의 검사 방법
KR102576101B1 (ko) 표시장치의 검사방법 및 제조방법
KR102371296B1 (ko) 유기전계 발광소자
KR100612280B1 (ko) 표시 패널의 검사 장치
KR20150085385A (ko) 박막 트랜지스터의 리페어 방법, 리페어된 박막 트랜지스터를 포함하는 장치, 및 유기 발광 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant