JP2009515348A - 非導電性または半導電性の基板に導電性ブッシングを製作する方法 - Google Patents

非導電性または半導電性の基板に導電性ブッシングを製作する方法 Download PDF

Info

Publication number
JP2009515348A
JP2009515348A JP2008539431A JP2008539431A JP2009515348A JP 2009515348 A JP2009515348 A JP 2009515348A JP 2008539431 A JP2008539431 A JP 2008539431A JP 2008539431 A JP2008539431 A JP 2008539431A JP 2009515348 A JP2009515348 A JP 2009515348A
Authority
JP
Japan
Prior art keywords
substrate
conductive
notch
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008539431A
Other languages
English (en)
Other versions
JP2009515348A5 (ja
Inventor
ライネルト，ヴォルフガング
Original Assignee
フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ filed Critical フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ
Publication of JP2009515348A publication Critical patent/JP2009515348A/ja
Publication of JP2009515348A5 publication Critical patent/JP2009515348A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明は、特に電気的な用途に適している半導電性基板または非導電性基板に導電性のブッシングを製作する方法に関する。本方法は、前面が少なくとも１つの場所に導電性の接触個所（６）を有している半導電性基板または非導電性基板（１３）にその裏面から少なくとも１つの切欠き（７）を設けて、切欠き（１）が前記基板の前面で、１つまたは複数の導電性の前記接触個所が存在していて当該接触個所で完全に覆われる１つまたは複数の場所の下で終わるようにし、次いで、前記基板のそれぞれの前記接触個所と裏側の表面（１０，１１，１２）との間で複数または少なくとも１つの前記切欠き（７）を貫いて導電接続を成立させる導電性構造（９）を前記基板の裏面から塗布することを特徴としている。さらに本発明は、本発明の方法によって設定された形態を備える基板ないしコンポーネントも対象としている。
【選択図】図３

Description

本発明は、特にＩＣに適合する基板のための非導電性または半導電性の基板への電気ブッシングの製作に関し、すなわち、このようなブッシングを含んでいる基板ないし電気コンポーネント／電子コンポーネントの製作に関するものである。さらに本発明は、これに対応する基板ないしコンポーネントそれ自体も対象としている。
大半の集積回路およびＭＥＭＳ部品は依然としてワイヤボンディング技術によって接触が行われている。一部では、このような部品はスペース上の都合からフリップチップ技術によっていっそうコンパクトに構成され、接触される。そのために高等な接触構造（いわゆるバンプ）が、ボンディング接触面の上または近傍に装着される。バンプは多くの場合に軟ろうまたは金でできており、下地金属（ＵＢＭ）の上に析出される。いっそう高い集積度で構成された次世代の製品のために、ハウジング内のシステム（ＳＩＰ；図１参照。同図では回転率や加速度などを測定するために設計されたＣＳＰとしてのＳＩＰが示されており、ＭＥＭＳ−ＣＳＰおよびスルーホール接触されたＡＳＩＣで構成されている）がトレンドとなっている。平面から平面へ電気接触部を案内するには、チップへの直接的なスルーホールコンタクトがもっともコンパクトであるが、現在のところもっとも安価な方法ではない。
Ｊ． Ｇｏｂｅｔ他は、その論文“ＩＣ ｃｏｍｐａｔｉｂｌｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｈｒｏｕｇｈ−ｗａｆｅｒ ｃｏｎｄｕｃｔｉｖｅ ｖｉａｓ”， ＳＰＩＥ Ｖｏｌ．３２２３（１９９７），１７−２５頁において、シリコンウェーハを貫く導電性の貫通孔（いわゆるビア）の製作について記載している。負のフォトレジストで防護された基板が、コーティングされていない個所で、基板に貫通孔ができるまでプラズマエッチング法によりエッチングされる。この貫通孔がパリレン層によって絶縁されてから、スパッタ技術により金属で被覆される。それと同時に、この方法によって基板の両面に導電性構造が製作される。
しかしながら著者らの記述によれば、この金属被覆ステップはきわめてクリティカルである。垂直方向に延びるビア壁の内側に、金属を十分に析出させることはほとんど実現不可能だからである。この問題は、ビアの直径に対する基板の直径の比率が不都合になるほど、いっそう深刻となる。しかも開いているスルーホールは、金属被覆のために、基板の両方の面が金属でコーティングされる方法戦略を選択することを必要とする。
これに代わる戦略が、米国特許出願公開第２００１／２８１１３Ａ１で批判的に検討されている。同文献には、裏面の切欠きが製作されて前面の導電性構造の接触が行われる、比較的古い従来技術が記載されており、この切欠きはウェットエッチングによって形成され、丸屋根の形状を有しており、後のステップで電解または非電解によるニッケルめっきで金属被覆される。切欠きは、本来ならば狭すぎる切欠きでのニッケルの析出を可能にするために、少なくとも基板の厚みの２倍に相当する基本幅を有している。しかしながら、このことが欠点であると記載されている。
本発明の課題は、上述した欠点を取り除き、非導電性または半導電性の基板へのブッシングを具体化するために比較的少ないステップで実施可能であり、それによって低コストな方法を提供することである。
この課題は、次のステップを有している、特に電気的な用途に適している半導電性基板または非導電性基板に導電性のブッシングを製作する方法によって解決される：
（ａ）前面が少なくとも１つの場所に導電性の接触個所を有している半導電性基板または非導電性基板を用意し、
（ｂ）基板にその裏面から少なくとも１つの切欠きを形成して、その切欠きが基板の前面で、１つまたは複数の導電性の接触個所が存在していて当該接触個所で完全に覆われる１つまたは複数の場所の下で終わるようにし、
（ｃ）基板のそれぞれの接触個所と裏側の表面との間で複数または少なくとも１つの切欠きを貫いて導電接続を成立させる導電性構造の塗布を基板の裏面から行う。
本発明の方法により、たとえばＭＥＭＳ−ＣＳＰ，Ｏｐｔｏ−ＣＳＰなどで回転率や加速度などを測定するために必要となる積層されたチップ構造ばかりでなく、ＣＣＤ画像センサ、ＣＭＯＳ画像センサ、ＢＩＣＭＯＳ画像センサ（カメラチップ）のような個別部品も製作することができる。垂直な電気ブッシングを備えるＭＥＭＳ−ＣＳＰとＯｐｔｏ−ＣＳＰは、ＳＭＴ実装装置によって非常に簡単に、かつ高い精度で実装することができ、最小のモジュールの具体化を少ないコストで可能にする。図２は、画像センサを例にとってスルーコンタクトを示している。
基板材料としては、シリコンウェーハのような半導体が考慮の対象となり、あるいは、それ以外の非導電性の基板材料、たとえばＧａＡｓ，ガラス、パイレックス（登録商標）、セラミックなども考慮の対象となる。本方法はこの点に関して原理的に制約をうけない。
本発明に基づいて適用されるテクノロジーは、プレプロセシングされた部品が（たとえばウェーハ平面で）その機能特性に関して変化することがない方法管理と方法パラメータを、可能な限り活用するものである。特に、すべてのステップを４００℃以下の温度で実施することができ、格別に好ましくは２００℃以下の温度で実施することさえでき、このことは、カラーカメラ画像センサの製造についても本方法の適用を好適なものにする。本発明の方法が集積回路システムの製作を意図しているときは、そのために、ＩＣに適合する補助物質や材料を容易に使用することができる。リソグラフィにおける特殊プロセスは、開いているスルーホールがいかなる時点でも半導体基板に存在しないことによって回避される。
本方法は、コーティングされていない基板だけでなく、表面が片側または両側でコーティングにより、たとえばパッシベーションにより覆われている基板にも適用可能である。その一例は、薄いＳｉＯ2層で覆われているシリコンウェーハである。
基板にその裏面から少なくとも１つの切欠きを形成する本方法のステップ（ｂ）は、エッチング法によって行われるのが好ましい。この場合、基板裏面にリソグラフィで生成されたマスクを介して、基板に凹部がエッチングされる。マスクは基板の上に載せられていてよく、それにより、後で再び取り外すことができ、もしくはその他のやり方で除去することができる。あるいは、マスクは基板に付着する材料でできていてもよく、たとえば、エッチング媒体に対して耐性のあるレジスト層またはアルミニウム層もしくはＳｉＯ2層（「ハードマスク」）であってもよい。このようなマスクは以後も基板上に残すことができるが、必ずしも残さなければならないわけではない。エッチングは、適当な混合ガスを用いたプラズマエッチング法であってよい。混合ガスは、基板がシリコンウェーハである場合、たとえば酸化性の六フッ化硫黄を含むことができる。シリコンは、特に、いわゆる高レートエッチング（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ， ＤＲＩＥ）によって処理することができる。このような種類のエッチング方法は、シリコンには作用するがＳｉＯ2、アルミニウム、レジストなどには作用しない。別案として、たとえば剥離を行う紫外レーザ照射によって、切欠きを機械式に製作することもできる。
ステップ（ｂ）によって得られる凹部は、任意の直径を有することができる。基板の厚さが特に３５から５００μｍのときには、およそ１０から２５０μｍの直径、特に２０から１００μｍの直径になるよう尽力されことが多い。
本発明の特別に好都合な実施形態では、切欠きは、切欠きの断面が基板の前面の方向に狭まってなっていく円錐類似の形状を有している。このような切欠きの側面は、後のコーティングプロセスのときに、直径が同じままに保たれるビアに類似するブッシングよりもはるかに良好にアクセス可能であり、いっそう均等な材料の塗設を可能にする。前述の側面は約９０°−７０°、好ましくは８５°−７５°、きわめて特別に好ましくは約８０°の側面角を有しているのが好ましい。切欠きは均等ないし左右対称であってよいが、必ずしもそうでなくてもよい。切欠きの円錐類似の形状は、基板の厚さ全体にわたって延びていてよい。しかしこれに代えて、裏面の外面のすぐ後方で初めて穴直径がその最大の直径まで拡張され、それから円錐状に狭まっていく、いわゆる「アンダーエッチング」で作業を行うこともできる。
側面構造は、たとえばボッシュ法に基づくエッチング（たとえばＳＦ6と、プラズマ重合によるパッシベーションが行われるように作用することができるガス、たとえばＣ4Ｆ8などのエッチングガスを交互に適用する）によって行うことができ、または、混合ガスとしてＳＦ6／Ｏ2を用いるドライエッチングプロセスによって行うことができ、その場合、ＳｉＯ2は無機的な側壁パッシベーションとして構成される。
従来式のボッシュ・プロセスでは、イオンとラジカルがプロセスガス中に発生する。イオンはバイアス電圧によってウェーハに向かう方向へ誘導され、当たったときにスパッタ作用によって穴底面のパッシベーション層を剥離し、そこでシリコンと反応して気体ＳｉＦになる。側壁には、相応にきわめて少ないイオンだけが当たる。そこでバイアス電圧をオフにして、すでに露出している領域で主に中性粒子によるエッチングを行い、場合により作業ガス圧を上げて中性粒子の割合を高めれてやれば、側壁パッシベーションの形成に影響を及ぼすことができる。このことは、パッシベーションの経過時間を通じて追加して行うことができる。閉鎖されていない側壁パッシベーションは中性粒子にとって作用可能なので、外方へと指向するエッチング作用が生じることになる。したがって、側壁パッシベーションの厚みに対する指向性イオンエッチングの比率を（異なるバイアス電圧によって）同じ作業ガス圧力で制御することで、穴角度の形成を規定することができる。
エッチング法の諸条件は、基板の前面にある導電性の接触個所が裏面から露出するように、ただし作用は受けないように選択される。接触個所が露出すると、この材料における非常に低い剥離率によってエッチングプロセスが停止する。このとき、接触個所は形成された凹部を前面に向かって覆っており、それによって基板は気密に保たれる。
接触個所自体は、後の部品の必要性に応じて構成される。接触個所は、多くの場合、たとえばスパッタリングまたは蒸着された適当な金属からなっている。これはワイヤボンディング面であってよいが、必ずしもそうでなくてもよい。接触個所の構成の１つの特別に好ましい態様については、後でまた説明する。
次いで、特殊なケースでは、ステップ（ｃ）で導電性構造を基板に直接塗布することができる。このことは、たとえば携帯電話の高性能増幅器といった特殊なケース用として意図されていてよい半導体チップについて、好都合な場合がある。それにより、アースに対するより良い電位の適合化と同時に、チップのより良い放熱を得ることができる。当然ながら、このような方法管理は、基板が非導体であるあらゆるケースで好適である。
ステップ（ｃ）の導電性構造は、たとえば物理的なスパッタ、蒸着、電気めっき、または溶液からの無電解析出など、現在普及している技術によって塗布することができる。導電性構造は１層または多層であってよい。そのための適当な材料は、たとえばチタン、クロム、タングステン、ＴｉＮ、アルミニウム、ニッケル、金、銀、銅などの金属、あるいはこれらの金属を含む合金である。適当な多層の金属被覆は、たとえばＴｉ／Ｎｉ／Ａｇ，ＴｉＷ／金、Ｃｒ／Ｃｕ／Ａｕ，Ａｌ／ＮｉＶ／Ｃｕ、Ｔｉ／ＴｉＮ／Ｃｕなどである。連続する層が生成されるときは、引き続いてこの層を通常の手法によって、たとえば特にスピンレジスト・リソグラフィまたはドライレジスト・リソグラフィとウェットエッチングによって、あるいはドライエッチングやリフトオフテクノロジーによって、構造化することができる。このとき、ブッシングを取り囲む金属被覆ばかりでなく、条導体やはんだ接触面も同時に構造化することができる。はんだ面は、ブッシングから段差をつけて構造化された状態で配置することができ、あるいは、ブッシングと重なり合っていてもよい。この場合、接触材料がブッシングに直接塗布される。
別案として、マスクを利用しながら導電性構造を直接塗布して、構造化された形態にすることも当然できる。
基板が導電性ブッシングに対して絶縁されるべきケース、またはそれが望ましいケースでは、ステップ（ｃ）で導電性構造を塗布する前にパッシベーション層が基板に配置される。基板がシリコンでできている場合、このパッシベーション層はたとえば二酸化ケイ素、窒化ケイ素、または酸化窒化ケイ素でできていてよい。このようなパッシベーションの利点は、耐熱性が高いことにある。別案として、基板の材料に関わりなくどのようなケースでも絶縁性のポリマー、特に有機ポリマーまたは無機・有機ポリマーを塗布することができる。比較的にほぼ耐熱性である材料も、そのために好都合である。したがって、無機材料あるいはたとえば約２９０℃まで安定なパリレンなどの有機ポリマーも、同じく考慮の対象となる。パッシベーション層は任意の厚さで塗布することができ、たとえば０．４−２μｍが好都合である。
パッシベーション層は任意のやり方で塗布することができる。そのために、たとえば層がパリレンやＳｉＮでできているケースについては、低温プラズマ法またはプラズマ支援式の方法も好都合である。
パッシベーションは、基板にある切欠きを覆うだけでなく、基板の希望する部分または裏面全体さえも覆うのが好ましい。別案として、パッシベーションを構造化された状態で塗布することもできる。
前面側にある接触個所の裏側も覆うようにパッシベーション層が塗布されるときには、ステップ（ｃ）で導電性構造を塗布する前に、これを再び露出させなくてはならない。このことは、気相エッチングプロセスによって行うことができる。接触部位の金属がパッシベーション中に酸化されているとき、またはそれ以外の理由で酸化されているときは、たとえばアルゴンイオンボンバードメントによってこれを再び脱酸することができる。このようにして、その後に析出される金属層は低い接触抵抗と高い電流容量とを有している。
ステップ（ｃ）でブッシングが製作された後、後で接触をするために設けられている場所（はんだ付け面）および／または切断通路を除いて、基板の裏面を必要に応じて部分的または全面的にパッシベーション層で覆うことができる。この層はベンゾシクロブテン（ＢＣＢ）またはポリイミド（Ｐｌ）からなっているのが好ましい。そのほか上記以外の有機ポリマー、あるいは無機・有機材料もしくは純粋に無機的な材料、たとえばＳｉＯ2などもそのための考慮の対象となる。パッシベーション層は後からたとえばリソグラフィで構造化することができ、あるいは、たとえばマスクや構造化された印刷プロセスを通じて、構造化された状態で塗布することができる。
続いて任意選択で、定義されたはんだ合金からなるはんだボールが塗布される。このことは、はんだペースト印刷プロセスとこれに引き続く再融および洗浄によって、または予備成形されたはんだボールの落とし込みと再融によって、または曝露されたはんだ付け接触面へのはんだ材料の電着によって行うことができる。任意選択で、軟ろうに代えて、パラジウム、ニッケル、金、銅などの代替的な接触材料を、好ましくは電着によって塗布することができる。
かなり前のところですでに述べたように、本発明のための基板材料は、たとえばパッシベーションなどのコーティングで片側または両側を覆われていてよい材料であってよい。
前面にあるこの層は、場合により、たとえばＳｉＯ2で覆われたシリコンウェーハの上述したケースで該当するように、裏面からのエッチングの進捗に対して障壁になる可能性があるので、このような場合には、あるいはこれ以外の根拠のある場合にも、導電性の接触個所は場合によりオフセットされた状態で前述した層の上に、または好ましくはその内部または下側に配置される。このような場合には、たとえば希望する接触点のところでこの層をエッチングし、導電性の接触材料をこの個所に塗布することによって、基板の前面を事前に構造化しておくことができる。
このように、特にプレプロセシングされた半導体基板の接触のために好適な本発明の特別に好ましい実施形態は、前述のようなケースについて、ならびに、その他の理由により基板の前面にある接触個所へ裏面から直接接触させることができないケースもしくは接触させないほうがよいケースについて、前面の層構造にある切欠きの形態の接触穴という追加の構成を意図しており、それにより、切欠きが半導体基板自体にまで達しているのが好ましい。必要な限りにおいて、次いでこの切欠きにパッシベーション層が施されてから、最後に金属被覆層がそこに析出されて構造化され、それによりこの金属被覆層が、形成された切欠きの底面を導電性の接触個所と導電接続するようにする。
当然ながら、このようなケースではすでに設計段階で、能動的な電子部材のない個所を前面側の接触個所の近傍に設けなくてはならない。切欠きを形成するために、たとえばフォトレジストの塗布と構造化によって、前面がマスクで覆われる。切欠きのエッチングのために、層構造と使用するパッシベーション材料に応じて、半導体製造で知られている種々の方法を場合によっては組み合せて適用可能である。フッ素を含有する混合ガスを用いたドライエッチングのほか、ＨＦを含有する酸を用いたウェット式構造化も可能である。それ以外にも、裏面の切欠きについて前述した方法を、前面側の切欠きを形成するために適用することができるのは当然である。
切欠きの形状は任意に選択することができる。本発明の１つの好ましい実施形態では、切欠きは、本発明の裏面側の切欠きと同じく、約９０°−７０°、好ましくは８５°−７５°、きわめて特別に好ましくは約８０°の側面角を有している。切欠きは均等または左右対称であってよいが、必ずしもそうでなくてもよい。切欠きの円錐類似の形状は、基板の厚さ全体にわたって延びていてよい。ただしこれに代えて、裏面側の外面のすぐ後方で初めて穴直径がその最大の直径まで拡張してから円錐状に狭くなる、いわゆる「アンダーエッチング」で作業を行うこともできる。しかしながら、切欠きが垂直方向の側壁を有していても同様に好ましい。
次いでレジストが除去され、層構造と基板材料に応じて、場合により基板がシリコン材料であるときには特にＳｉＯ2からなるパッシベーション層が塗布される。このパッシベーション層を後でリソグラフィとドライエッチングを通じて構造化することができ、それにより、前面側の接触個所と切欠きの接触窓がいずれも開くようにすることができる。このレジストも引き続いて再び除去される。そしてウェーハ前面に、少なくとも１つの金属層または金属の層複合体が塗布される。金属層としては、たとえばＡｌＳｉ1，ＡｌＳｉ1Ｃｕ0.5などのアルミニウム合金が適している。層複合体としては、接着剤層および／または拡散バリヤ層および導電性の良好な被覆層のなかから選択された、少なくとも２つの、あるいは場合により３つまたはそれ以上の層からなる層複合体を適用することができる。層複合体の例には、Ｔｉ／ＴｉＮ／Ｃｕ，ＴｉＷ，／Ｎｉ／ＡｕまたはＴｉ／Ｐｔ／Ａｕがある。このような層は（たとえばＰＶＤで）スパッタリングするか、蒸着するか、または化学蒸着法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ， ＣＶＤ）によって塗布することができる。当業者に知られているこれ以外の方法態様も可能である。引き続いて次の方法ステップで、この全面的な金属層を、たとえばリソグラフィ法によって構造化しなくてはならない。そのために、層システムによっては場合によりドライエッチングプロセスを適用可能であるが、多くの場合にウェットエッチングプロセスが適用され、貴金属の被覆層の場合には異なるエッチング液で順次適用される。多くの場合レジストであるリソグラフィマスクが、引き続いて再び除去される。構造化は、前面側の接触個所と、前面側の基板構造へ新たに刻設された切欠きとの間で、程度の差こそあれ短い、または直接的な電気接続が結果的に成立するように行われる。切欠きは、上側の縁部に向かって若干重なり合うように金属被覆されるのが好ましく、ただし少なくとも、切欠きの底面にある接触窓を完全に覆う条導体が成立する。任意選択で、たとえばＳｉＯ2やＳｉＮからなる追加のパッシベーション層を、上述した方法のうちいずれかによって、基板構造の前側の表面へ部分的または全面的に塗布することができる。
前述したような前面の層構造にある切欠きの形態の接触穴の追加の形成は、裏面側の切欠きが形成される前に行われるのが好ましい。このようなケースでは裏面側の切欠きは、基板の前面に向かう方向へ、前面側の切欠きがすでに刻設されている金属層の下側で終わるように、引き続いて設けられる。それにより、方法の実施中にいつも基板が連続しており、かつそれによってガス不透過性であり、それにより、向かい合う面ないし表面についてのシール材として機能することができる。上に説明したとおり任意選択で可能なように、この金属層の下にパッシベーション層があるときには、パッシベーション層は接触窓を最初から除外しているか、または、後で裏面から基板とともに剥離しなくてはならない。
別案として、それぞれの切欠きの形成は上と逆の順序で行われる。その場合には逆に当然ながら、前面からの切欠きは、設けられている場合がある裏面側の切欠きのパッシベーション層を貫通しなければならない。
以上に説明したように、たとえば本来のワイヤボンディングパッドの表面へ接触を通じさせることで、動作電圧の有意な低減が回避される。
前面側の接触穴を形成し、これを横に位置する本来の接触個所へ接触させる（以下、「間接的な前面側の接触」と呼ぶ）ための前述した方法ステップは、上に説明した本発明による裏面側の接触との組み合わせで実施するのが好ましいものの、前述した裏面側の接触を行わないほうがよい場合、もしくは行うことができない場合、または上に説明したような形態で行わないほうがよい場合もしくは行うことができない場合には、独立した方法としても適用することができることを明記しておく。たとえば間接的な前面側の接触は、従来技術からすでに知られている裏面接触との組み合わせで可能である。したがって本件出願は、ここに開示されている発明の２通りの異なる実施形態を含んでおり、これらの実施形態は、場合によっては別々に適用することができるが、好ましくは互いに組み合わされて適用することができることも明記しておく。それに応じて図３は、図示されている前面側と裏面側の構造が本発明に基づいて組み合せて設けられていてよく、または、それぞれ単独で設けられていてもよいと理解されるべきである。
前面側に塗布されたＩＣプロセシングを備える基板を一例として示す図３を参照しながら、両方の本発明の方法によって実現可能な構造について説明する。
図示されているのは、たとえばワイヤボンディング面であってよい本来の接触個所０を備える、プレプロセシングされた半導体基板１３である。符号１は、上に説明した方法によって形成することができる窪んだ前面接触部を示している。（任意選択で設けられる）パッシベーション層２が、切欠きすなわち接触穴１の側面を外装しており、さらには、ＩＣプロセシングのその他の層構造５をも接触個所０を除いて覆っているが、裏面側の接触の接触領域には設けられていない。場合により設けられるパッシベーション層の上の接着剤またはこのような拡散バリヤ層は図示しておらず、したがってパッシベーション層の上には、パッシベーション層４で覆われた金属被覆層３がある。金属被覆３は、接触個所０を、前面接触部と裏面接触部の間の接触窓６と接続している。裏面側の切欠きは若干円錐状に構成されており、その側面１４は１８０°−βの側面角を有している。この側面は、前面側の切欠き１と同じくパッシベーション層８で外装されているが、このパッシベーション層は接触窓を除外している。その上には、金属被覆層９とパッシベーション層１０がある。金属被覆９を介して、はんだ付け可能な接触面１１およびはんだ付け接触部１２との接触が成立している。裏面の切欠きも、前面の切欠きについて、およびさらには本方法の説明のなかで詳しく説明したように、別の層をさらに有することができることを明記しておく。
従来技術を示す図である。 画像センサを例にとってスルーコンタクトを示している図である。 前面側に塗布されたＩＣプロセシングを備える基板を一例として示す図である。

Claims (36)

  1. 特に電気的な用途に適している半導電性基板または非導電性基板に導電性ブッシングを製作する方法において、
    （ａ）前面が少なくとも１つの場所に導電性の接触個所（６）を有している半導電性基板または非導電性基板（１３）を用意するステップと、
    （ｂ）前記基板にその裏面から少なくとも１つの切欠き（７）を形成して、該切欠きが前記基板の前面で、１つまたは複数の導電性の前記接触個所（６）が存在していて当該接触個所で完全に覆われる１つまたは複数の場所の下で終わるようにするステップと、
    （ｃ）前記基板のそれぞれの前記接触個所（６）と裏側の表面（１０，１１，１２）との間で複数または少なくとも１つの前記切欠き（７）を貫いて導電接続を成立させる導電性構造（９）の塗布を前記基板の裏面から行うステップとを含んでいる方法。
  2. 前記基板（１３）の前面に１つまたは複数の層（５）ならびに１つまたは複数の前記層の内部または表面にある少なくとも１つの導電性の接触構造（０）が設けられている、請求項１に記載の方法において、
    （ｄ）前記層（５）を貫いて延びる、前記前面を起点とする少なくとも１つの切欠き（１）を形成するステップと、
    （ｅ）少なくとも導電性の前記接触構造から前記切欠き（１）の底面まで達する導電性構造（３）を塗布して、該構造が導電性の接触個所（６）を形成するようにするステップとを有している方法。
  3. 導電性の前記接触構造（０）は１つまたは複数の前記層（５）に埋設されていることを特徴とする、請求項２に記載の方法。
  4. １つまたは複数の裏面側の前記切欠き（７）および／または１つまたは複数の前面側の前記切欠き（１）は前記基板の前面ないし前記接触個所（６）の方向に狭まっていく横断面を有していることを特徴とする、前記請求項のうちいずれか１項に記載の方法。
  5. 前記基板にある裏面側および／または前面側の１つまたは複数の前記切欠き（１，７）は実質的に円錐状に形成され、好ましくは約７０−９０°、より好ましくは約７５−８５°、きわめて特別に好ましくは約８０°の側面角を与えられることを特徴とする、請求項４に記載の方法。
  6. 前記基板にある前記切欠き（１，７）は前記基板の裏面のエッチングによって形成され、該エッチングは導電性の前記接触個所（６）の面をエッチングプロセスが少なくとも部分的に露出させるまで継続されるとともに、エッチングによって生じる前記基板の切欠きを前記面がまだ封止するように覆う程度に早期に打ち切られることを特徴とする、前記請求項のうちいずれか１項に記載の方法。
  7. エッチングに適用される技術は、（ａ）基板がシリコンウェーハである場合には好ましくは六フッ化硫黄を用いたプラズマエッチング、高レートエッチングすなわちいわゆるＤｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ（ＤＲＩＥ）、（ｂ）それぞれ適当なマスクを用いる、ＨＦ含有の酸を用いたエッチングまたはＫＯＨエッチングのいずれかから選択されたウェットエッチング、（ｃ）紫外レーザ放射を用いるエッチングのなかから選択され、前記（ａ）および（ｃ）の技術は少なくとも裏面側の切欠きについて優先的に適用される、請求項６に記載の方法。
  8. 前記基板の裏面にある前記導電性構造（９）および／または前記基板の前面にある前記導電性構造（３）は後から構造化される連続する層として塗布される、前記請求項のうちいずれか１項に記載の方法。
  9. 前記基板の裏面にある前記導電性構造（９）および／または前記基板の前面にある前記導電性構造（３）はたとえばリソグラフィ法、印刷法、またはエッチング法によって塗布される、請求項１から７までのいずれか１項に記載の方法。
  10. 前記ステップ（ｃ）の前に少なくとも前記ステップ（ｂ）で生じた前記切欠きの側壁に、および希望に応じて前記基板の裏面にも、パッシベーション層（８）が析出され、および／または前記ステップ（ｅ）の前に少なくとも前記ステップ（ｄ）で生じた前記切欠きの側壁に、および場合により前記層（１４）の表面に、パッシベーション層（２）が析出されることを特徴とする、前記請求項のうちいずれか１項に記載の方法。
  11. 前記接触個所（６）もその前面および／または裏面でパッシベーション層（２および／または８）によって覆われ、引き続いて適当な方法により少なくとも部分的に再び除去されてから、前記ステップ（ｃ）および／または（ｅ）に基づいて前記導電性構造が生成されることを特徴とする、請求項１０に記載の方法。
  12. 前記パッシベーション層（２，８）は、特に前記基板がシリコンウェーハである場合については、スパッタ技術またはプラズマ支援式のＣＶＤによる基板材料の酸化および／または窒化によって塗布され、および／または有機ポリマー材料または無機・有機ポリマー材料の塗布によって生成されることを特徴とする、請求項１０または１１のいずれか１項に記載の方法。
  13. 前記パッシベーション層（２，８）は０．４から２μｍの厚さであることを特徴とする、請求項１０から１２までのいずれか１項に記載の方法。
  14. 前記ステップ（ｃ）に基づく前記基板の裏面および／または前記層（５）の上面は構造化されたパッシベーション層（４，１０）で覆われ、後に電気的な接触点または切断通路としての役目をするべき前記導線性構造の場所は前記パッシベーション層なしに保たれることを特徴とする、前記請求項のうちいずれか１項に記載の方法。
  15. 前記パッシベーション層（４，１０）は有機ポリマーからなっており、好ましくはベンゾシクロブテンまたはポリイミドからなっていることを特徴とする、請求項１４に記載の方法。
  16. 前記パッシベーション層（４，１０）は連続する層として塗布され、引き続いて好ましくはリソグラフィにより構造化されることを特徴とする、請求項１４または１５に記載の方法。
  17. 前記パッシベーション層（４，１０）は好ましくは印刷方法により構造化された形態で塗布されることを特徴とする、請求項１４または１５に記載の方法。
  18. 裏面側の電気的な接触点としての役目をするべき前記導電性構造の場所に接触材料および／またははんだ材料が塗布されることを特徴とする、前記請求項のうちいずれか１項に記載の方法。
  19. 前記接触材料は好ましくはパラジウム、ニッケル、銅、または金などの導電性金属でできており、特別に好ましくは電着によって塗布される、請求項１８に記載の方法。
  20. 好ましくははんだペースト印刷プロセスおよびこれに続く再融と洗浄によって、または予備成形されたはんだボールの落とし込みと再融によって、軟ろうからなるはんだボールが塗布されることを特徴とする、請求項１８に記載の方法。
  21. 少なくとも１つの電気ブッシングを備える非導電性基板または半導電性基板において、基板（１３）がその前面で少なくとも１つの場所に導電性の接触個所（６）を有しており、該接触個所が導電性構造（９）と接続されており、該導電性構造が前記基板の切欠き（７）を通ってその裏面側の面まで延びていることによって前記ブッシングが具体化されており、前記切欠きは前記基板の前面に向かって第１の前記導電性構造により完全に覆われている、非導電性基板または半導電性基板。
  22. 前記基板（１３）の前面は１つまたは複数の層（５）ならびに当該層の内部または表面にある少なくとも１つの導電性の接触構造（０）を備えており、前記接触個所（６）は、表面を起点として１つまたは複数の層（５）を貫通する凹部（１）の底面にあり、導電性の前記接触構造（０）と前記凹部は互いに間隔をおいていて導電性の層（３）により互いに接続されている、請求項２１に記載の非導電性基板または半導電性基板。
  23. 前記切欠き（７，１）は裏面ないし前面に向かって拡張している、請求項２１または２２に記載の基板。
  24. シリコンウェーハである、請求項２１から２３までのいずれか１項に記載の基板。
  25. 少なくとも１つの前記切欠き（１，７）の少なくとも側面は、第２の導電性構造を前記基板から絶縁するパッシベーション層で覆われていることを特徴とする、請求項２１から２４までのいずれか１項に記載の基板。
  26. 前記基板の裏面はパッシベーション層（１０）で覆われており、および／または前記層（５）の表面はパッシベーション層（４）で覆われており、該パッシベーション層は、電気的な接触点（１１，１２）として意図されている前記導電性構造の場所だけを空けて残していることを特徴とする、請求項２１から２５までのいずれか１項に記載の基板。
  27. 電気的な接触点（１１，１２）として意図されている前記導電性構造の場所に好ましくはパラジウム、ニッケル、金、銅からなる接触材料および／または好ましくは再融されたはんだボールの形態のはんだ材料があることを特徴とする、請求項２１から２７までのいずれか１項に記載の基板。
  28. 少なくとも１つの電気的な前記接触点（１１，１２）は少なくとも部分的に切欠きの上にあり、該切欠きによって第１の導電性構造と接続されていることを特徴とする、請求項２７に記載の基板。
  29. 少なくとも１つの電気的な前記接触点（１１，１２）は切欠きから間隔をおいており、該切欠きによって第１の導電性構造と接続されていることを特徴とする、請求項２７記載の基板。
  30. 請求項１から２０までのいずれか１項に記載の方法によって得られる基板。
  31. 半導電性基板または非導電性基板に導電性ブッシングを製作する方法であって、前記基板（１３）の前面に１つまたは複数の層（５）ならびに前記層の内部または表面にある少なくとも１つの導電性の接触構造（０）が設けられている、そのような方法において、
    （ｄ）前記層（５）を貫いて延びる、前記前面を起点とする少なくとも１つの切欠き（１）を形成するステップと、
    （ｅ）少なくとも導電性の前記接触構造（０）から前記切欠き（１）の底面まで達する導電性構造（３）を塗布して、該構造が、前記基板の裏面から接触させることができる導電性の接触個所（６）をそこに形成するようにするステップとを有している方法。
  32. 請求項３から１７までのいずれか１項の前面側の切欠きに関わる１つまたは複数の方法ステップによって実施される、請求項３１に記載の方法。
  33. 少なくとも１つの電気ブッシングを備える非導電性基板または半導電性基板であって、その前面は１つまたは複数の層（５）ならびに前記層（５）の内部または表面にある少なくとも１つの導電性の接触構造（０）を備えており、基板（１３）がその前面で少なくとも１つの場所に導電性の接触個所（６）を有しており、該接触個所が導電性構造（９）と接続されていることによって前記ブッシングが具体化されている、そのような非導電性基板または半導電性基板において、前記接触個所（６）は、前記層（５）の前面側の表面を起点として当該層を完全に貫通する凹部（１）の底面にあることを特徴とする、非導電性基板または半導電性基板。
  34. 導電性の前記接触構造（０）は１つまたは複数の前記層（５）に埋設されていることを特徴とする、請求項３３に記載の基板。
  35. 請求項２４から３１までのいずれか１項の前面側の切欠きに関わる少なくとも１つの構成要件を有していることを特徴とする、請求項３３または３４に記載の基板。
  36. 請求項２１から３５までのいずれか１項に記載の基板の利用法において、写真のカメラにおけるチップ、慣性測定ユニットにおけるチップ、または補聴器におけるチップとしての利用法。
JP2008539431A 2005-11-09 2006-11-08 非導電性または半導電性の基板に導電性ブッシングを製作する方法 Pending JP2009515348A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005053494A DE102005053494A1 (de) 2005-11-09 2005-11-09 Verfahren zum Herstellen elektrisch leitender Durchführungen durch nicht- oder halbleitende Substrate
PCT/EP2006/068247 WO2007054521A1 (de) 2005-11-09 2006-11-08 Verfahren zum herstellen elektrisch leitender durchführungen durch nicht- oder halbleitende substrate

Publications (2)

Publication Number Publication Date
JP2009515348A true JP2009515348A (ja) 2009-04-09
JP2009515348A5 JP2009515348A5 (ja) 2009-11-05

Family

ID=37651073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008539431A Pending JP2009515348A (ja) 2005-11-09 2006-11-08 非導電性または半導電性の基板に導電性ブッシングを製作する方法

Country Status (5)

Country Link
US (1) US7781331B2 (ja)
EP (1) EP1946367B1 (ja)
JP (1) JP2009515348A (ja)
DE (1) DE102005053494A1 (ja)
WO (1) WO2007054521A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200228A (ja) * 2008-02-21 2009-09-03 Panasonic Corp 基板モジュールおよびその製造方法ならびに電子機器
WO2013176203A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
JP2009021433A (ja) * 2007-07-12 2009-01-29 Fujikura Ltd 配線基板及びその製造方法
US7973416B2 (en) * 2008-05-12 2011-07-05 Texas Instruments Incorporated Thru silicon enabled die stacking scheme
DE102008031836A1 (de) * 2008-07-05 2010-01-21 Deutsche Cell Gmbh Lotkontakt
WO2010013286A1 (ja) * 2008-07-28 2010-02-04 株式会社アドバンテスト 半導体装置および製造方法
JP2010251558A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 固体撮像装置
FR2951018A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
FR2951017A1 (fr) * 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
JP2011187754A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 固体撮像装置及びその製造方法
US8946083B2 (en) * 2011-06-24 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formation of silicon and tantalum containing barrier
US20150243597A1 (en) * 2014-02-25 2015-08-27 Inotera Memories, Inc. Semiconductor device capable of suppressing warping
US9601354B2 (en) * 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings
KR102177049B1 (ko) 2017-12-26 2020-11-10 주식회사 포스코 리튬 이차 전지용 양극 활물질, 이의 제조 방법, 및 이를 포함하는 리튬 이차 전지
DE102023101372B3 (de) 2023-01-20 2024-03-28 Audi Aktiengesellschaft Elektronikanordnung, Kraftfahrzeug und Verfahren zum elektrischen Verbinden

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPH04174539A (ja) * 1990-11-07 1992-06-22 Oki Electric Ind Co Ltd 半導体装置
US6110825A (en) * 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097890A (en) * 1976-06-23 1978-06-27 Hewlett-Packard Company Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
DE10244077B4 (de) 2002-09-06 2007-03-15 INSTITUT FüR MIKROTECHNIK MAINZ GMBH Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
TWI249767B (en) * 2004-02-17 2006-02-21 Sanyo Electric Co Method for making a semiconductor device
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726879A (en) * 1986-09-08 1988-02-23 International Business Machines Corporation RIE process for etching silicon isolation trenches and polycides with vertical surfaces
JPH04174539A (ja) * 1990-11-07 1992-06-22 Oki Electric Ind Co Ltd 半導体装置
US6110825A (en) * 1997-11-26 2000-08-29 Stmicroelectronics, S.R.L. Process for forming front-back through contacts in micro-integrated electronic devices
US6833079B1 (en) * 2000-02-17 2004-12-21 Applied Materials Inc. Method of etching a shaped cavity
JP2002208655A (ja) * 2000-06-02 2002-07-26 Seiko Epson Corp 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
JP2003332417A (ja) * 2002-05-08 2003-11-21 Toshiba Corp 半導体チップの製造方法
JP2004095849A (ja) * 2002-08-30 2004-03-25 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200228A (ja) * 2008-02-21 2009-09-03 Panasonic Corp 基板モジュールおよびその製造方法ならびに電子機器
WO2013176203A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US7781331B2 (en) 2010-08-24
EP1946367A1 (de) 2008-07-23
US20080233740A1 (en) 2008-09-25
EP1946367B1 (de) 2016-10-26
WO2007054521A1 (de) 2007-05-18
DE102005053494A1 (de) 2007-05-16

Similar Documents

Publication Publication Date Title
JP2009515348A (ja) 非導電性または半導電性の基板に導電性ブッシングを製作する方法
US20210005514A1 (en) Microfeature workpieces and methods for forming interconnects in microfeature workpieces
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
US7244671B2 (en) Methods of forming conductive structures including titanium-tungsten base layers and related structures
US6897148B2 (en) Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
JP5550076B2 (ja) 低抵抗のウエハ貫通ビア
US6222279B1 (en) Solder bump fabrication methods and structures including a titanium barrier layer
US20060177999A1 (en) Microelectronic workpieces and methods for forming interconnects in microelectronic workpieces
US20130234341A1 (en) Interposer substrate manufacturing method and interposer substrate
US20080073790A1 (en) METHOD OF FABRICATING A WIRE BOND PAD WITH Ni/Au METALLIZATION
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
US20030006062A1 (en) Interconnect system and method of fabrication
JP2004095849A (ja) 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP2009515348A5 (ja)
KR20010090777A (ko) 구리 집적회로에서의 인터커넥션
WO2004109770A2 (en) Through wafer via process and amplifier with through wafer via
US6448171B1 (en) Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability
JP2001217242A (ja) 半導体装置およびその製造方法
JP5455538B2 (ja) 半導体装置及びその製造方法
US20060183312A1 (en) Method of forming chip-type low-k dielectric layer
CN103367243B (zh) 通过氧化形成浅通孔
US6956274B2 (en) TiW platinum interconnect and method of making the same
JP2003124246A (ja) 半導体装置及びその製造方法
RU2717264C1 (ru) Способ применения платиновой металлизации в системе перераспределения контактных площадок кристаллов интегральных микросхем и полупроводниковых приборов
JPH02277242A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140404