JPH04174539A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置に間する。

（従来の技術） 従来より、基体に半導体素子を形成し、この素子と接続
する配線金属を基体の表裏に設けるようにした精造の半
導体装置か提案されている。

以下、図面％？照し、−例としてＧａＡｓ電界効果トラ
ンジスタをソース接地で用いるように構成した半導体装
置につき説明する。

第５図及び第６図は従来の半導体装置の要部構成を概略
的に示ＴＩ’ｉ面図である。第５図は電界効果トランジ
スタのトレインからソースに向う方向に沿って取った断
面、また第６図は第５図における■−■線に沿って取っ
た断面を示す。

これら図に示す従来の半導体装置（さ、半絶縛性ＧａＡ
ｓ化合物半導体材料から成る基体１ｏと、基体１０′の
表側に形成された半導体素子１２と、半導体素子１２上
に順次に設けられた中間絶縁層１４及び表側配線金属１
６と、基体１０の裏側に設けた裏側配線金属１８とを備
えて成る。

半導体素子］２はＧａＡｓ電界効果トランジスタであり
、基体１ｏに形成した動作層（能動層）２０と、動作層
２ｏにショットキー接合した制御電極２２、それぞれ動
作層２０にオーミック接合した第一主電極２４及び第二
主電極２６とから成る。第一主電極２４及び第二主電極
２６は基体１ｏのオーミックコンタクト層３０及び３２
上に位置する。オーミックコンタクト層３０．３２はこ
れら電極２４．２６を構成する金属元素例えばゲルマニ
ウム（Ｇｅ）７ａ基体１０中に拡散させて形成される合
金層である。この例では、第−主電極２４はトレイン電
極及び第二主電極２６はソース電極であり、動作層２ｏ
のこれら電極２４及び２６にそれぞれ対応する領域かト
レイン領域及びソース領域となる。

また中間絶縁層１４は第二主電極２６を露出する第一コ
ンタクトホール３４そ有し、第二主電極２６及び表側配
線金属］６をこの第一コンタクトホール３４を介し接触
させて電気的に接続している。

ざらに基体１０（オ第二主電極２６及び裏側配線金属１
８を電気的に接続するためのバイアホール３６を有する
。この従来装！ではバイアホール３６は基体１０の第二
主電極２６に対応する領域を貫通させそ形成されてあり
、第二主電極２６及び裏側配線金属１８をこのバイアホ
ール３６ｖ！介し投触させて電気的に接続しでいる。半
導体素子１２をンース檀地で用いるため、裏側配線金属
１８はグランドと接続される。

次に第７図及び第６図を参照し従来装百の製造工程につ
き簡単に説明する。

第７図（Ａ）〜（Ｄ）は上述の従来の半導体装置の製造
工程を概略的に示す断面図であり、各工程段階での様子
を第５図のＶ−ｖ線に対応する断面で段階的に示す。

ます基体］０として半絶縁性ＧａＡｓ基板を用意しこの
基体１ｏの表側に半導体素子１２を形成する。そしてプ
ラズマ化学気相成長法によりｌ化珪素（Ｓ　ｉ　Ｎ）層
を半導体素子１２上に積層し、５ｉＮｆｌから成る中間
絶縁層１４を形成する（第７図（Ａ））。

次いで中間絶縁層１４上にレジストパターンし、このレ
ジストをフォトリングラフィ技ｉｔこよりバターニング
して第一コンタクトホール３４に対応する領域の中間絶
縁層１４を露出するレジストパターンを形成する。そし
てこのレジストパターンをマスクとして、六フッ化硫黄
（ＳＦ６）ガスをエツチングガスに用いた反応性イオン
エツチング法により、第二主電極２６を露出するまで中
間絶縁層１４の露出部分をエツチング除去し、第一コン
タクトホール３４１Ｆｒ形成する（罵７図ＣＢ）　）　
。

次にフォトリングラフィ法により、中間絶縁層１４上に
表側配線金属形成用のレジストパターンを形成した後、
真空蒸着法により中間絶縁層１４上に表側配線金属形成
用のチタン（Ｔｉ層）、白金（Ｐ　ｔ）層及び金（Ａｕ
）層を順次に積層し、リフトオフ法によりこれらＴｉ、
Ｐｔ及びＡｕ層から成る表側配線金属１６を形成する。

表側線電極１６は、第一コンタクトホール３４を介し露
出する第二主電極２６と直接に接触して電気的に接続す
る（第７図（Ｃ））。

次に基体］０が所望の厚さとなるまで基体１０の裏面を
面内均−牲よく研削する。そして、基体］Ｏの裏面にレ
ジストヲ塗布しこのレジストをフォトリングラフィ技術
によりバターニングしてバイアホール３６に対応する傾
城の、基体］０の裏面を露出するレジストパターンを形
成する。その後このレジストパターンをマスクとして、
例えばリン酸、過酸化水素水及び水を混合したエッチャ
ントによるウェットエツチングや、塩素系ガスを工・ン
チングガスに用いた反応性イオンエツチング等により、
第二主電極２６を露出するまで基体１０の露出部分を工
・ンチング除去し、バイアホール３６を形成する（第７
図（Ｄ））。

次いで裏面側に電界めっき法のカレントフィルムとなる
Ａｕ層を真空蒸着法等により形成した後、裏側配線金属
形成用のＡｕ層を１１！解めっき法により基体］Ｏの裏
面に積層してＡｕ層から成る裏側配線金Ｒ７８そ形成し
く第６図）、半導体装Ｍを完成する。裏側配線金属１８
はバイアホール３６を介し第二主電極２６と直接に接触
し電気的に接続する。

（発明か解決しようとする課題） しかしなから上述した従来装置では、裏側配線金属を第
二主電極と直撞に接触させて電気的に接続する構造とな
っているので、バイアホールの基体表側の開口部をオー
ミックコンタクト層と接触させて形成しなければならな
い。

基体のオーミックコンタクト層においては、第二主電極
等のオーミック電極を構成する金属元素か基体に拡散し
て基体を構成する元素とともに合金相を形成してａつ、
基体か本来の結晶相を保たなくなる。このためオーミッ
クコシタクト層のエツチングレートは、基体のオーミッ
クコシタクト層を除く残りの傾城（非オーミック争域）
のエツチングレートよりも増大している。従ってバイア
ホールの形成のため基体をエツチングした場合、オーミ
ックコシタクト層において、バイアホールの深さ方向と
直交する方向にサイドエツチングＭか王しやすい、第８
図にサイドエツチングか発生した状態をＷｉ略的に示す
。第８図は第７図ＣＤ）と同し工程段階の様子を示す断
面図である。

この場合、サイドエツチングＭは、第８図にも示すよう
に、オーミックコシタクト層３２において基体１ｏとオ
ーミック電極２６との間に、バイアホール３６の深さ方
向と直交する方向に掘られた溝である。この溝か生した
バイアホール３６に裏側配線金属形成のためのカレント
フィルムを形成しようとすると、カレントフィルムの段
切れそ生してしまいこれに伴なって裏側配線金属の段切
れを生してしまう。裏側配線金属の段切れ（よ導通不良
の原因となるものである。

また電界効果トランジスタを用いた電気回路ではソース
インダクタンスか回路ｖＩ性に大きな影響を与えること
があり、例えば増幅器の雑音低減及び入力側反射損失低
減を同時１こ達成するためにはソースインダクタンスを
最適化する必要かある。

従来装置では、ソースインダクタンスはバイアホールの
寸法や形状特に深さに大きく依存し、従ってバイアホー
ルの寸法、形状を変更することによりソースインダクタ
ンスを可変側＠することができる。しかしなからバイア
ホールの形状、寸法を変更するのではソースインダクタ
ンスの可変１囲か秩くなる。また所望のソースインダク
タンスを得るためには精度良く制御する必要かあるか、
これらを精度良く制御することすなわちバイアホール形
成のための基体のエツチング形状の制御（よ難しく従っ
てソースインダクタンスを所望の値に精度良く制御する
ことは容易ではない。

この発明の主たる目的は、上述した従来の問題点を解決
し、裏側配線金属の段切れ発生を防止できる半導体装置
を禮供することにある。

（課題を解決するための手段） この目的の達成を図るため、この発明の半導体装置は、 半導体材料から成る基体と、基体の表側に形成された半
導体素子と、半導体素子上に設けられた表側配線金属と
、基体の裏側に設けた裏側配線金属とを備え、 半導体素子は基体のオーミックコシタクト層にオーミッ
ク電極を有し、 オーミック電極及び表側配線金属を電気的に接続し、 基体はオーミック電極及び裏側配線金属を電気的に接続
するために当該基体を貫通させて形成したバイアホール
を有して成る半導体装！において、 バイアホールを前記基体のオーミックコシタクト層を除
く残りの領域に設け、 表側配線金属と裏側配線金属とを、バイアホールを介し
電気的に接続しで成ることを特徴とする。

（作用） このような構成によれば、バイアホールを基体のオーミ
ックコンタクト層を除く残りの領域（非′　オーミック
領域）に設ける。従って、バイアホール形成のために基
体をエツチングする際には、基体の非オーミツク領域を
エツチングすることとなるので、裏側配線金属の段切れ
発生の要因となる溝がバイアホールに生しるのを防止で
きる。

また表側配線金属と裏側配線金属とを、バイアホールを
介し電気的に接続する。従って裏側配線金属と第二主電
極とを、表側配線金属を介し電気的に接続することがで
きる。

半導体素子を電界効果トランジスタとした場合、裏側配
線金属と第二主電極とを、表側配線金属を介し電気的に
接続しているので、裏側配線金属及び第二主電極の間の
表側配線金属の形状、寸法特に長さを調整することによ
ってソースインダクタンスを調整することができる。

（実施例） 以下、図面を嵜照し、−例として半導体素子を電界効果
トランジスタとした場合の、この発明の実施例につき説
明する。尚、図面はこの発明か理解できる程度に概略的
に示しであるにすぎない。

第１図及び第２図はこの発明の実施例の半導体装置の要
部構成を概略的に示す断面図である。

第１図は電界効果トランジスタのトレインからソースに
向う方向に沿って取った断面、また第２図は第１図にお
けるＩＩ　−ＩＩ線に沿って取った断面を示す。これら
図において、従来の構成成分と同様の構成成分について
は同一の符号を付しで示した。

この実施例の半導体装置は、基体１０に設けたバイアホ
ール３８の配設位冨か異なる点と中間絶縁層１４に第二
コンタクトホール４０を設けた点とか従来と具なるほか
は、従来と同様の構成を有する。以下、主として従来と
異なる点につき説明し従来と同様の点についてはその詳
細な説明を省略する。

この実施例では、第１図及び第２図にも示すように、バ
イアホール３８そ基体１０のオーミックコンタクト層３
２そ除く残りの領域（非オーミツク領域）に設け、バイ
アホール３８とオーミックコンタクト層３２とを接触さ
せないようにＭ間させて設ケる。尚、好ましくはバイア
ホール３８ｖ！半導体素子１ｏと接触させないようにＭ
開きせて設けるのがよい。

そして第２図にも示すように中間絶縁層］４のバイアホ
ール３８に対応する領域に第二コンタクトホール４０を
設け、これらホール４０．３８により中間絶縁層１４及
び基体１０を貫通する穴を構成し、表側配線金属１６と
裏側配線金属１８とを、バイアホール３８及び第二コン
タクトホール４０を介し接触させて電気的に接続する。

次にこの実施例装置の製造工程につき説明する。

第３図（Ａ）〜（Ｄ）はこの実施例装置の製造工程を概
略的に示す断面図であり、各工程段階での様子を第１図
の■−■線に対応する断面で段階的に示す。

まず基体１０として半絶ｍ牲ＧａＡｓ基板を用意し、こ
の基体］０の一方の側に半導体素子１０（第１図を照）
７ｉ！形成する。

そして第３図（Ａ）にも示すように、半導体素子１０上
に中間絶縁層１４を形成する。この形成では、プラズマ
化学気相成長法により、ｉ化珪素（Ｓ　ｉ　Ｎ）層を半
導体素子］０上に積層し、ＳＩＮ層から成る中間ｗｌ縛
層１４を形成する。このＳｉＮ層は基体１０の半導体素
子形成側の基板面全面にわたり積層される。

次に第３図（Ｂ）にも示すように、菓−コンタクトホー
ル３４及び菓二コンタクトホール４０％中閤絶緯層１４
に形成する。

この形成では、中間絶縁層］４上にレジストを塗布し、
このレジストをフォトリングラフィ技術によりバターニ
ングし第一コンタクトホール３４及び第二コンタクトホ
ール４０にそれぞれ対応する領域の中間絶縁層］４を露
出するレジストパターンを形成する。そしてこのレジス
トパターンをマスクとして、六フッ化硫黄（’５Ｆｅ）
ガスをエツチングガスに用いた反応牲イオンエツチング
法により、中Ｍ絶縁層４４の露出部分をエツチング除去
し、第二主電極２６を露出するテーパー状の第一コンタ
クトホール３４及び基体］○を露出するテーパー状の第
二コンタクトホール４０％形成する。第二コンタクトホ
ール４０はバイアホール３８に対応する領域に形成され
る。

次に第３図（Ｃ）にも示すように、表側配線金属］６を
形成する。この形成では、フォトリングラフ法により中
間結縛層］４上に表側配線電極形成用のレジストパター
ンを形成した後、真空蒸着法により中間絶緯層］４上に
表側配線金属形成用のチタン（Ｔ１）層、白金（Ｐｉ）
層及び金（Ａｕ）層を順次に積層し、これらＴ１、ｐｔ
及びＡｕ層から成る表側配線金属］６を形成する。

表側配線金属１６は、第一コンタクトホール３４そ介し
露出する第二主電極５６と直接に接触して電気的に接続
すると共に、第二コンタクトホール４０そ介し露出する
基体］○の部分と接触する。

次に第３図（Ｄ）にも示すように、基体］０の裏側にバ
イアホール３８を形成する。

この形成ては、ます基体１０か所定の厚さとなるまで基
体１０の裏面を面内均一性よく研削する。この研削で基
体１００表側及び裏側の基板面か平行となるようにする
と共に基体］Ｏの裏側の基板面か平坦となるようにする
。そして基体１０の裏面にレジストヲ塗布しこのレジス
トそ７３’ｒリングラフイ技術によつバターニングして
、第二コンタクトホール４０内の表側配線金属］６及び
基体］Ｏの接触部分に対応する領域の、基体裏面を露出
１−るバイアホール形成用のレジストパターンを形成す
る。そしてこのレジストパターンをマスクとして、塩素
系ガスをエツチングガスに用いた反応性イオンエツチツ
ク法或はｌノン酸、過酸化水素水及び水を混合して成る
エッチャントを用いたウェットエツチング法により、基
体］○の露と部分をエツチング除去し、表側配線金属１
６を露出するバイアホール３８を形成する。

バイアホール３８の形成では、オーミック電極の精成元
素例えばゲルマニウム（Ｇｅ）か拡散していない領域の
基体１０をエツチングするので、裏側配線金属］８の段
切れの要因となる溝かバイアホール３８に生しるのを防
止できる。

次に第２図にも示すように、裏側配線金属１８を形成す
る。この形成では、真空蒸着法により、電解めっきに供
する導電牲薄膜（カレントフィルム）を基体１０の裏側
に形成する。そして導電牲薄膜を電極として電解めっき
を行ない、導電牲薄膜にＡｕを被着させ、主としてＡｕ
めっき膜から成る裏側配線金属１８を形成し、半導体装
Ｍを完成する。裏側配線金属１８はバイアホール３８を
介し露出する表側配線金属］６と直接に接触し電気的に
接続する。尚、図示例では裏側配線金属］８をリボン状
に設けたが、裏側配線金属１８をバイアホール１０の裏
面全面にヘタで設けるようにしてもよい。

上述した説明からも理解できるように、この実施例装置
の製造においては、バイアホール形成及び配線電極形成
に供するマスクパターンを変更するたけて、従来装置の
製造技術をこの実施例装置の製造に利用することかでき
、従ってこの実施例装置は製造プロセスの複雑化を招か
すに製造することかできる。

またこの実施例の半導体装置によれば、裏側配線金属］
８と第二主電極２６とを、表側配線金属１６を介し電気
的に接続しているので、バイアホール３８の形状、寸法
に加え裏側配線金属１８及び第二主電極２６の間の表側
配線金属１６の形状、寸法特に長さを調整することによ
って、ソースインダクタンスを調整することかできる。

しかもソースインダクタンスを従来よりも広い範囲にわ
たって制御することかできる。

例えば電解効果トランジスタを用いた増幅器においては
、ソースインダクタンスをある特定の値にすると雑音係
数及び入力側反射損失を双方共に最小値或は最小値に近
い値にすることかできる。

しかしなから従来の半導体装冒てはバイアホールを第二
主電極に対応する位置に設けるので、ソースインダクタ
ンスの制御は基体の厚さとバイアホールの寸法、形状を
制御して行なわれる。従って従来装置ては、そのような
特定の値のソースインダクタンスを得ることは難しい。

これに対しこの実施例の半導体装置では、ソースインダ
クタンスをバイアホール３８の寸法、形状及びバイアホ
ール３８及び第二主電極２６の間の裏側配線金１Ｅ１６
の形状、寸法の双方によって制御することかでき前述の
特定の値のソースインダクタンスを得ることは比較的に
容易となる９ 第４図はこの発明の他の実施例の構成を概略的に示す断
面図であり、電界効果トランジスタのトレインからソー
スに向う方向に沿って取った断面を示す。第４図におい
ては、上述した実施例の構成成分と対応する構成成分に
ついては同一の符号を付して示した。以下、主として上
述した実施例と相違する点につき説明し、上述した実施
例と同様の点についてはその詳細な説明を省略する。

この実施例では、中闇絶締１１１４そ設けす、表側配線
金属１６そ第二主電極２６及び基体〕０上に設ける。そ
してバイアホール３８を、動作層２００図の断面に沿う
方向の延長上にオーミックコンタクト層３２とＭ間させ
て設り、このバイアホール３８Ｔ８介し表側配線金属１
６及び裏側配線金属１８を電気的に接続する。これら配
線金属１６．１８は図の断面に沿う方向に延在する。

この発明は上述した実施例のみ限定されるものではなく
、各構成成分の構成、形状、形成材料、形成位置、形成
方法、形成順序およびそのほかの条件を任意好適に変更
することができる。

例えば半導体素子をユニポーラトランジスタ、バイポー
ラトランジスタ、ダイオードそのは力＼の電気回路素子
としたり、またトランジスタの構造をプレーナー型或は
メサ型としてもよい。また上述した実施例では裏側配線
金属をグランドラインとしたがこれに限定されるもので
はなく、裏側配線金属を電源ラインとしたつ電気回路素
子間を電気的に接続する配線としてもよい。

（発明の効果） 上述した説明からも明らかなように、この発明の半導体
装置によれば、バイアホール形成体のオーミックコンタ
クト層を除く残りの領域（非オーミツク領域）に設ける
。従って、バイアホール形成のために基体をエツチング
する際には、基体の非オーミツ／１７領域をエツチング
することとなるので、裏側配線金属の段切れ発主の要因
となる溝かバイアホールに生じるのを防止でき、これが
ため裏側配線金属の導通不良を防止でき半導体装置の夛
留り向上を図れる。

また表側配線金属と裏側配線金属とを、バイアホールを
介し電気的に接続する。従って裏側配線金属と第二主電
極とを、表側配線金属を介し電気的に接続できる。

半導体素子を電界効果トランジスタとした場合、裏側配
線金属と第二主電極とを、表側配線金属を介し電気的に
接続しているので、裏側配線金属及び第二主電極の闇の
表側配線金属の形状、寸法特に長さを調整することによ
ってソースインダクタンスを調整することができる。し
かもソースインダクタンスを従来よりも広い範囲にわた
って制ｍすることかでき、例えば電界効果トランジスタ
を用いた増幅器においてソースインダクタンスを所望の
最適な値に制御することが従来よりも容易になる。

【図面の簡単な説明】

第１図及び第２図はこの発明の実施例の構成を概略的に
示す断面図、 第３図（Ａ）〜（Ｄ）はこの発明の実施例の製造工程の
説明に供する図、 第４図はこの発明の他の実施例の槙成そ概略的に示す断
面図、 Ｍ５図及び第６図は従来製画の構成を概略的に示す断面
図、 第７図（Ａ）〜（Ｄ）は従来製筒の製造工程の説明に供
する断面図、 第８図（オサイドエツチングが発王した状態を概略的に
示す断面図である。 １０・・・基体、　　　　１２−・・半導体素子１４・
・・中間絶縁層、　　１６・・・表側配線金属１８−・
・裏側配線金属、２０・・・動作層２２−・・制御電極 ２４−・・オーミック電極（例えば第−主電極）２６−
・・オーミック電極（例えば第二主電極）３０．３２−
・・オーミックコンタクト層３４・・・菓−コンタクト
ホール ３８・・・バイアホール ４０・・・第二コンタクトホール。 特許出願人　　　沖電気工業株式会社 第１図 ３８　　バイアホール　　　４０韮二コンタウド汀＼−
ル寅施例装置 第２図 実施例製雪の製造工程図 第３図 実施例装面の製造工程図 第３図 従来の半導体装置 第５図 ｂ 従来の半導体装置 第６図 従来装置の製造工程 第７図 従来装置の製造工程 第７図 サイドエツチングか発生した状態 第Ｓ図 手続補正書 １事件の表示 平成２年特許願第３０２０６３号 ２発明の名称 半導体装置 ３補正をする者 事件との関係　　特許出願人 住所　〒１０５ 東京都港区虎ノ門１丁目７番１２号 名称　（０２９）沖電気工業株式会社 代表者　小杉　偏光 ４代理人〒１７０　　　ｆｆｉ　　（３９８Ｂ／）５５
６３住所　東京都豊島区東池袋１丁目２０番地５池袋ホ
ワイトハウスビル９０５号 ６補正の対象 明細書の「特許請求の範囲の欄」、「発明の（１）、明
細書の特許請求の範囲を下記の通りに訂正する。 「２、特許請求の範囲 （１）半導体材料から成る基体と、該基体の表側に形成
された半導体素子と、該半導体素子上」けられた表側配
線金属と、前記基体の裏側に設は旦れた裏側配線金属と
を備え、 前記半導体素子は前記基体のオーミックコンタクト層上
にオーミック電極を有し、 凱にオーミック電極及び表側配線金属を電気的に接続し
、 において、 前記バイアホールを前記基体のオーミックコンタクト層
を除く残りの領域に設法工成ることを特徴とする半導体
装置。 （２）前記半導体素子を電界効果トランジスタとしたこ
とを特徴とする請求項１に記載の半導体装置。Ｊ （２）、明細書、第４頁第１３行の１接続される。」の
あとに下記の文を追加する。 「裏側配線金１ｉ１８は後述するように導電性薄膜（カ
レントフィルム）１８ａとこの薄１ｍ　１８　ａを用い
た電解めっきにより形成したＡｕめっき膜１８ｂとから
成る。」 （３）、同、第５頁第６行の「レジスト」を１フオトレ
ジスト」と訂正し、同頁第１３行の「法により」を「法
等の手段により１と訂正する。 （４）、同、第６頁第４行のｒ線電極」を「配線電極ｊ
と訂正する。 （５）、同、第６頁最終行〜第７頁第３行の「次いで裏
面・・・・・・から成る」を下記の通り訂正する。 「次いで裏面側に電解めっきに用いる導電性薄膜（カレ
ントフィルム）１８ａとなるＡｕ膜を真空蒸着法等によ
り形成した後、裏側配線金属形成用のＡｕめっき膜１８
ｂを電解めっき法により基体１０の裏面に積層してこれ
らＡｕＭから成る１（６）、同、第７頁第１８行の「な
くなる」をｒない状態となっている１と訂正し、同頁第
２０行の「非オーミツク領域」を「以下、非オーミツク
領域と称するｊ （７）、同、第８頁第１５行の「フィルム」を「フィル
ム１８ａＪｌと訂正し、同頁第１８行の「ものである。 」のあとに下記の文を追加する。 ｒサイドエツチングの発生によりカレントフィルム１８
ａｆ）＜段切れした状態を第９図に示す。」（８）、同
、第９頁第１１行の「は精度」をｒはバイアホールの寸
法、形状を精度１と訂正し、同頁第１３行の「の制御」
を「の精密な制＠１と訂正する。 （９）同、第１０頁第４行の「設けた」を「設けられた
Ｊと訂正する。 ［＋０１．同、第１０頁第８行〜第１８行の「オーミッ
ク・・・・・・特徴とする。」を下記の通り訂正する。 「基体はオーミック電極及び裏側配線金属を電気的に接
続するために当該基体を貫通させて形成したバイアホー
ルを有し、 オーミック電極及び表側配線金属を電気的に接続し、 表側配線金属と裏側配線金属とを、バイアホールを介し
電気的に接続して成る半導体装置において、 バイアホールを基体のオーミックコンタクト層を除く残
りの領域に設けて成ることを特徴とする。Ｊ （Ｎ）、同、第１１頁第７行〜第１４行の「また表側・
・・・・・金属の形状」を下記の通り訂正する。 「また半導体素子を電界効果トランジスタとし、表側配
線金属及びバイアホールを介して電界効果トランジスタ
のソース電極を裏側配線金属と導通させ、裏側配線金属
を接地した場合には、裏側配線金属とソース電極とを、
表側配線金属を介し電気的に接続しているので、裏側配
線金属及びソース電極の間の表側配線金属の形状」 （１２）、同、第１６頁第１９行の「ない領域」を「な
いＳｐ域従って基体１０の本来の結晶相の乱れが発生し
ていない領域」と訂正する。 （１３）同、第１７頁第５行〜第７行の［ム）を・・・
・・・膿から」を下記の通り訂正する。 ｒム）１８ａを基体１０の裏側に形成する。そして導電
性薄膜＋８ａを電極として雪解めっきを行ない、導電性
薄Ｈ１８ａ上にＡｕめっきＭ１８ｂを積層し、これら導
電性薄膜＋　８　ａ及びＡｕめっきｏｉｉ　ｓｂから」 （１４）　　同、第１８頁第３行及び第１ｅ行の「第二
」を「ソース電極としての第二ｊと訂正する。 （１５）、同、第１９頁第５行の「でき前述」を「でき
制御可能な範囲が拡大するので前述ｊと訂正する。 （＋６）、同、第２１頁第４行のｒＪｉが」を「溝（サ
イドエツチング）がｊと訂正する。 （１７）同、第２１頁第７行〜第１４行の［また表側・
・・・・・金属の形状」を下記の逼り訂正する。 「また半導体素子を電界効果トランジスタとし、表側配
線金属及びバイアホールを介して電界効果トランジスタ
のソース電極を裏側配線金属と導通させ、裏側配線金属
を接地した場合には、裏側配線金属とソース電極とを、
表側配線金属を介し電気的に接続しているので、裏側配
線金属及びソース電極の間の表側配線金属の形状１ （１８）同、第２２頁第１４行の「図である。」を次の
ように訂正する。 「図、 第９図はサイドエツチングの発生によりカレントフィル
ムが段切れした状態を概略的に示す断面図である。ｊ （＋９）、図面の第１図、第２図、第３図の（Ａ）（Ｂ
）及び（Ｃ）、第４図、第５図、第６図、第７図の（Ａ
　’）、（Ｂ）及び（Ｃ）、及び第８図を添付図の通り
訂正し、第９図を追加する。 以上 ３８　　バイアホール　　　４０蔦二コンタクトホール
寅施例製筒の製造工程図 第３図 実施例装置の製造工程図 第３図 従来の半導体装置 第５図 ｂ 従来の半導体装筒 第６図 従来装置の製造工程 第７図 従来装置の製造工程 第７図 サイドエツチングか発生した状態 第８図

Claims (2)

【特許請求の範囲】
1. （１）半導体材料から成る基体と、該基体の表側に形成
   された半導体素子と、該半導体素子上に順次に設けられ
   た表側配線金属と、前記基体の裏側に設けた裏側配線金
   属とを備え、 前記半導体素子は前記基体のオーミックコンタクト層上
   にオーミック電極を有し、 該オーミック電極及び表側配線金属を電気的に接続し、 前記基体はオーミック電極及び裏側配線金属を電気的に
   接続するために当該基体を貫通させて形成したバイアホ
   ールを有して成る半導体装置において、 前記バイアホールを前記基体のオーミックコンタクト層
   を除く残りの領域に設け、 前記表側配線金属と裏側配線金属とを、前記バイアホー
   ルを介し電気的に接続して成ることを特徴とする半導体
   装置。
2. （２）前記半導体素子を電界効果トランジスタとしたこ
   とを特徴とする請求項１に記載の半導体装置。