JP2009512874A - Icテスト方法及びその装置 - Google Patents
Icテスト方法及びその装置 Download PDFInfo
- Publication number
- JP2009512874A JP2009512874A JP2008537249A JP2008537249A JP2009512874A JP 2009512874 A JP2009512874 A JP 2009512874A JP 2008537249 A JP2008537249 A JP 2008537249A JP 2008537249 A JP2008537249 A JP 2008537249A JP 2009512874 A JP2009512874 A JP 2009512874A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- circuit
- serial
- output
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
シリアル入力端子及びシリアル出力端子と、
このシフトレジスタ回路におけるパラレル出力の1つの端子を構成するパラレル出力端子と、
前記シリアル入力端子から受ける信号を記憶し、且つこの信号をスキャンチェーン動作モードで前記シリアル出力端子に供給する第1のシフトレジスタ記憶素子と、
前記第1のシフトレジスタ記憶素子からの信号を記憶し、且つこの信号を更新動作モードで前記パラレル出力端子に供給する第2のパラレルレジスタ記憶素子と
を有する当該シフトレジスタ回路において、
前記各回路段が、テスト動作モードで、前記パラレル出力端子に供給される信号の反転信号を前記第1のシフトレジスタ記憶素子に供給するためのフィードバック経路を有しているシフトレジスタ回路
を提供する。
各回路段のパラレルレジスタ記憶素子をリセットして既知の出力を生じさせる工程と、
この既知の出力を反転させ、この反転出力を各回路段のシリアルレジスタ記憶素子の入力端子に供給する工程と、
前記シフトレジスタ回路からシリアル出力を生ぜしめ、このシリアル出力をモニタリングして前記複数の回路段をテストする工程と
を有するテスト方法
をも提供する。
‐ シフト信号を用いることにより、シリアル入力を、フリップフロップ32を介してシリアル出力にシフトするために、又は
‐ 「外部」信号をフリップフロップ32にローディングし、その後、外部信号をフリップフロップ38又はシリアル出力端子に供給しうるようにするために
選択できる。
1.リセット工程
このリセット工程には、適切なリセット信号(例えばwrstn =0)をwrstn 端子に供給する工程が含まれる。リセットすると、更新レジスタを形成する全てのフリップフロップ38に値0が記憶される。シリアルレジスタのフリップフロップ32は変化せず、前のいかなる値をも記憶している。
2.ホールド工程
リセット信号を終了させる(wrstn =1とする)。WIR入力制御信号(捕捉、シフト、更新信号)を0とする。マルチプレクサ36を介するフィードバック経路により出力を値0に維持する。
3.捕捉工程
捕捉信号を高レベルにし(wir_capture =1)、これにより(wir_shift =0にした)マルチプレクサ30を介して反転した信号をフリップフロップ32にローディングする。シリアルレジスタには全て1が、パラレル更新レジスタには全て0が記憶される。
4.ホールド工程
WIR入力制御信号(捕捉、シフト、更新信号)を0とする。
5.更新工程
更新信号を1にする(wir_update=1)ことにより、フリップフロップ32に記憶されていた1がフリップフロップ38にローディングされる。
6.ホールド工程
WIR入力制御信号(捕捉、シフト、更新信号)を0とする。
7.捕捉工程
捕捉信号を再び高レベルにし(wir_capture =1)、(wir_shift =0にした)マルチプレクサ30を介して反転した信号をフリップフロップ32にローディングする。これにより、シリアルレジスタには全て0が、パラレル更新レジスタには全て1が記憶される。
8.ホールド工程
WIR入力制御信号(捕捉、シフト、更新信号)を0とする。
9.シフト応答工程
このサイクル中、wir_shift =1を用いることにより、スキャンチェーンに沿ってシリアルシフトレジスタの値(全て0)をシフトさせる。出力端子wir_soにおけるシリアルチェーンからの出力をモニタリングし、期待される一連の0のチェーンが受けられているかを確認する。
10.リセット工程
wrstn =0を設定してリセットを行ない、再びパラレル更新レジスタを値0で更新し、シリアルシフトレジスタ内にいかなる値も記憶しうるようにする。このリセット動作によって、全てのフリップフロップ38が既知の状態1から新たな状態0へ切り替わることができるかの検査をも行う。
11.ホールド工程
リセット信号を終了させた後(wrstn =1とした後)、WIR入力制御信号(捕捉、シフト、更新信号)を0とする。
12.捕捉工程
最終の捕捉信号(wir_capture =1)により、シリアルシフトレジスタを値1で更新し、パラレル更新レジスタに全て0を記憶する。
13.シフト応答工程
このサイクル中、wir_shift =1を用いることにより、スキャンチェーンに沿ってシリアルシフトレジスタの値(全て1)をシフトさせ、出力端子wir_soにおけるシリアルチェーンからの出力をモニタリングし、期待される一連の1のチェーンが受けられているかを確認する。
‐ 捕捉マルチプレクサ及びシフトマルチプレクサを通り、且つシリアルフリップフロップを通って0が伝播するか、
‐ 捕捉マルチプレクサ及びシフトマルチプレクサを通り、且つシリアルフリップフロップを通って1が伝播するか、
‐ 更新マルチプレクサを通り、且つ更新フリップフロップを通って0が伝播するか、
‐ 更新マルチプレクサを通り、且つ更新フリップフロップを通って1が伝播するか、
‐ 部分構造間の一連のスキャンチェーン接続を介して0が伝播するか、
‐ 部分構造間の一連のスキャンチェーン接続を介して1が伝播するか、
‐ 更新段階の正しい非同期リセットがアプリケーションモードのテストとして有効に機能しているか
をテストできることが分かる。
Claims (19)
- 集積回路コアをテストするための命令データを記憶するシフトレジスタ回路であって、このシフトレジスタ回路が複数の回路段を有し、各回路段が、
シリアル入力端子及びシリアル出力端子と、
このシフトレジスタ回路におけるパラレル出力の1つの端子を構成するパラレル出力端子と、
前記シリアル入力端子から受ける信号を記憶し、且つこの信号をスキャンチェーン動作モードで前記シリアル出力端子に供給する第1のシフトレジスタ記憶素子と、
前記第1のシフトレジスタ記憶素子からの信号を記憶し、且つこの信号を更新動作モードで前記パラレル出力端子に供給する第2のパラレルレジスタ記憶素子と
を有する当該シフトレジスタ回路において、
前記各回路段が、テスト動作モードで、前記パラレル出力端子に供給される信号の反転信号を前記第1のシフトレジスタ記憶素子に供給するためのフィードバック経路を有しているシフトレジスタ回路。 - 請求項1に記載のシフトレジスタ回路において、このシフトレジスタ回路が、埋め込みコアのテストアーキテクチャ用のラッパー命令レジスタを有しているシフトレジスタ回路。
- 請求項2に記載のシフトレジスタ回路において、IEEE STD 1500 規格による埋め込みコアのテストアーキテクチャ用のラッパー命令レジスタを有しているシフトレジスタ回路。
- 請求項1〜3のいずれか一項に記載のシフトレジスタ回路において、前記第1のシフトレジスタ記憶素子が第1のフリップフロップを有し、前記第2のパラレルレジスタ記憶素子が第2のフリップフロップを有しているシフトレジスタ回路。
- 請求項4に記載のシフトレジスタ回路において、前記シリアル入力端子から受ける前記信号は、シフトイネーブル信号により制御される第1のマルチプレクサを介して前記第1のフリップフロップに供給されるようになっているシフトレジスタ回路。
- 請求項4又は5に記載のシフトレジスタ回路において、前記シリアル出力端子に供給される信号が、更新イネーブル信号により制御される第2のマルチプレクサを経て前記第2のフリップフロップに供給されるようになっており、この第2のマルチプレクサは、前記シリアル出力端子を第1の入力端子として、且つ前記第2のフリップフロップの出力端子からのフィードバック経路を第2の入力端子として有しているシフトレジスタ回路。
- 請求項4〜6のいずれか一項に記載のシフトレジスタ回路において、前記シリアル出力端子に供給される信号が、テストイネーブル信号により制御される第3のマルチプレクサに供給されるようになっており、この第3のマルチプレクサは、前記シリアル出力端子を第1の入力端子として、且つ前記第2のフリップフロップの反転出力端子を第2の入力端子として有しているシフトレジスタ回路。
- 請求項7に記載のシフトレジスタ回路において、前記第3のマルチプレクサの出力が前記第1のマルチプレクサの第1の入力を提供し、前記シリアル入力端子から受ける前記信号が前記第1のマルチプレクサの第2の入力を提供するようになっているシフトレジスタ回路。
- 請求項1〜8のいずれか一項に記載のシフトレジスタ回路において、最後の回路段以外の各回路段のシリアル出力端子を次の回路段のシリアル入力端子に接続することにより、前記複数の回路段が互いにチェーン接続されているシフトレジスタ回路。
- 請求項1〜9のいずれか一項に記載のシフトレジスタ回路において、各回路段がシフトイネーブル制御信号、テストイネーブル制御信号及び更新イネーブル制御信号を共有しているシフトレジスタ回路。
- 請求項1〜10のいずれか一項に記載のシフトレジスタ回路を有するラッパー命令レジスタと、
ラッパー境界レジスタと、
ラッパーバイパスレジスタと
を有するIEEE STD 1500 規格のラッパー。 - 回路コアと、請求項11に記載のIEEE STD 1500 規格のラッパーとを有する集積回路。
- 集積回路コアをテストするための命令データを記憶するシフトレジスタ回路であって、複数の回路段を有する当該シフトレジスタ回路をテストするテスト方法において、このテスト方法が、
各回路段のパラレルレジスタ記憶素子をリセットして既知の出力を生じさせる工程と、
この既知の出力を反転させ、この反転出力を各回路段のシリアルレジスタ記憶素子の入力端子に供給する工程と、
前記シフトレジスタ回路からシリアル出力を生ぜしめ、このシリアル出力をモニタリングして前記複数の回路段をテストする工程と
を有するテスト方法。 - 請求項13に記載のテスト方法において、このテスト方法が更に、前記シリアルレジスタ記憶素子の内容を前記パラレルレジスタ記憶素子へ転送するために、更新機能を実行する工程を有しているテスト方法。
- 請求項14に記載のテスト方法において、このテスト方法が更に、前記パラレルレジスタ記憶素子の出力を再反転させ、この再反転した出力を各回路段の前記シリアルレジスタ記憶素子の入力端子に供給する工程を有しているテスト方法。
- 請求項15に記載のテスト方法において、更新及び再反転機能を、シリアル出力を生じる前に行うテスト方法。
- 請求項16に記載のテスト方法において、このテスト方法が更に、前記シリアルレジスタ記憶素子の内容を前記パラレルレジスタ記憶素子へ転送するための更なる更新機能を実行する工程を有するテスト方法。
- 請求項17に記載のテスト方法において、このテスト方法が更に、前記パラレルレジスタ記憶素子の出力の3度目の反転を行い、この3度目の反転出力を各回路段の前記シリアルレジスタ記憶素子の入力端子に供給し、前記シフトレジスタ回路から更なるシリアル出力を生ぜしめ、この更なるシリアル出力をモニタリングして前記複数の回路段をテストする工程を有するテスト方法。
- 請求項13〜18のいずれか一項に記載の方法において、コアテストラッパーのラッパー命令レジスタをテストするテスト方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05109894.5 | 2005-10-24 | ||
EP05109894 | 2005-10-24 | ||
PCT/IB2006/053756 WO2007049173A1 (en) | 2005-10-24 | 2006-10-12 | Ic testing methods and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009512874A true JP2009512874A (ja) | 2009-03-26 |
JP4966974B2 JP4966974B2 (ja) | 2012-07-04 |
Family
ID=37831751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008537249A Expired - Fee Related JP4966974B2 (ja) | 2005-10-24 | 2006-10-12 | Icテスト方法及びその装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7941719B2 (ja) |
EP (1) | EP1943533B1 (ja) |
JP (1) | JP4966974B2 (ja) |
CN (1) | CN101297207B (ja) |
AT (1) | ATE472106T1 (ja) |
DE (1) | DE602006015082D1 (ja) |
TW (1) | TW200732682A (ja) |
WO (1) | WO2007049173A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009512873A (ja) | 2005-10-24 | 2009-03-26 | エヌエックスピー ビー ヴィ | Icのテスト方法及び装置 |
US8856601B2 (en) * | 2009-08-25 | 2014-10-07 | Texas Instruments Incorporated | Scan compression architecture with bypassable scan chains for low test mode power |
US8627159B2 (en) | 2010-11-11 | 2014-01-07 | Qualcomm Incorporated | Feedback scan isolation and scan bypass architecture |
CN102156259B (zh) * | 2011-04-02 | 2013-07-03 | 北京大学深圳研究生院 | 一种集成电路的测试方法及一种集成电路 |
US9551747B2 (en) * | 2014-12-12 | 2017-01-24 | International Business Machines Corporation | Inserting bypass structures at tap points to reduce latch dependency during scan testing |
US9588176B1 (en) * | 2015-01-30 | 2017-03-07 | Altera Corporation | Techniques for using scan storage circuits |
CN105203946B (zh) * | 2015-10-30 | 2018-05-18 | 中国科学院微电子研究所 | 一种嵌入式芯核测试壳装置及其设计方法 |
US9897653B2 (en) * | 2016-03-16 | 2018-02-20 | Stmicroelectronics (Grenoble 2) Sas | Scan chain circuit supporting logic self test pattern injection during run time |
US10310013B2 (en) * | 2016-12-12 | 2019-06-04 | Samsung Electronics Co., Ltd. | Test mode isolation and power reduction in embedded core-based digital systems of integrated circuits (ICs) with multiple power domains |
EP3428665B1 (en) | 2017-07-11 | 2020-03-25 | Nxp B.V. | Fault detection in registers |
US11320485B1 (en) * | 2020-12-31 | 2022-05-03 | Nxp Usa, Inc. | Scan wrapper architecture for system-on-chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62242873A (ja) * | 1986-04-14 | 1987-10-23 | Nec Corp | 集積回路 |
JP2001153928A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | バウンダリスキャン回路 |
WO2004070395A2 (en) * | 2003-02-10 | 2004-08-19 | Koninklijke Philips Electronics N.V. | Testing of integrated circuits |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304987B1 (en) * | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
DE69630730T2 (de) * | 1995-05-31 | 2004-09-30 | Texas Instruments Inc., Dallas | Analogabtastpfadzelle |
US6560734B1 (en) * | 1998-06-19 | 2003-05-06 | Texas Instruments Incorporated | IC with addressable test port |
US6877122B2 (en) | 2001-12-21 | 2005-04-05 | Texas Instruments Incorporated | Link instruction register providing test control signals to core wrappers |
US6925583B1 (en) * | 2002-01-09 | 2005-08-02 | Xilinx, Inc. | Structure and method for writing from a JTAG device with microcontroller to a non-JTAG device |
KR100505662B1 (ko) * | 2002-12-30 | 2005-08-03 | 삼성전자주식회사 | 칩 사이즈를 감소시키는 스캔 테스트 회로를 구비한반도체 장치, 및 그 테스트 방법 |
JP4274806B2 (ja) * | 2003-01-28 | 2009-06-10 | 株式会社リコー | 半導体集積回路およびスキャンテスト法 |
WO2005071425A1 (en) * | 2004-01-19 | 2005-08-04 | Koninklijke Philips Electronics N.V. | Test architecture and method |
DE602005015422D1 (de) * | 2004-02-17 | 2009-08-27 | Inst Nat Polytech Grenoble | Integrierter schaltungschip mit kommunikationsmitteln, wodurch eine fernbedienung von testmitteln von ip-kernen der integrierten schaltung möglich wird |
TWI263058B (en) * | 2004-12-29 | 2006-10-01 | Ind Tech Res Inst | Wrapper testing circuits and method thereof for system-on-a-chip |
JP5171632B2 (ja) | 2005-10-24 | 2013-03-27 | エヌエックスピー ビー ヴィ | Icテスト方法及びその装置 |
JP2009512873A (ja) | 2005-10-24 | 2009-03-26 | エヌエックスピー ビー ヴィ | Icのテスト方法及び装置 |
-
2006
- 2006-10-12 CN CN2006800393729A patent/CN101297207B/zh not_active Expired - Fee Related
- 2006-10-12 EP EP06809583A patent/EP1943533B1/en not_active Not-in-force
- 2006-10-12 AT AT06809583T patent/ATE472106T1/de not_active IP Right Cessation
- 2006-10-12 US US12/090,971 patent/US7941719B2/en not_active Expired - Fee Related
- 2006-10-12 JP JP2008537249A patent/JP4966974B2/ja not_active Expired - Fee Related
- 2006-10-12 WO PCT/IB2006/053756 patent/WO2007049173A1/en active Application Filing
- 2006-10-12 DE DE602006015082T patent/DE602006015082D1/de active Active
- 2006-10-20 TW TW095138810A patent/TW200732682A/zh unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62242873A (ja) * | 1986-04-14 | 1987-10-23 | Nec Corp | 集積回路 |
JP2001153928A (ja) * | 1999-11-26 | 2001-06-08 | Nec Corp | バウンダリスキャン回路 |
WO2004070395A2 (en) * | 2003-02-10 | 2004-08-19 | Koninklijke Philips Electronics N.V. | Testing of integrated circuits |
Also Published As
Publication number | Publication date |
---|---|
ATE472106T1 (de) | 2010-07-15 |
JP4966974B2 (ja) | 2012-07-04 |
WO2007049173A1 (en) | 2007-05-03 |
EP1943533A1 (en) | 2008-07-16 |
EP1943533B1 (en) | 2010-06-23 |
TW200732682A (en) | 2007-09-01 |
CN101297207A (zh) | 2008-10-29 |
US7941719B2 (en) | 2011-05-10 |
US20080255780A1 (en) | 2008-10-16 |
CN101297207B (zh) | 2012-03-28 |
DE602006015082D1 (de) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4966974B2 (ja) | Icテスト方法及びその装置 | |
JP5171632B2 (ja) | Icテスト方法及びその装置 | |
US7945834B2 (en) | IC testing methods and apparatus | |
US7941717B2 (en) | IC testing methods and apparatus | |
US6327685B1 (en) | Logic built-in self test | |
US7644333B2 (en) | Restartable logic BIST controller | |
US5084874A (en) | Enhanced test circuit | |
US5495487A (en) | Testing buffer/register | |
JPH0548494B2 (ja) | ||
JPS63243890A (ja) | 半導体集積回路装置 | |
US20020194563A1 (en) | Accelerating scan test by re-using response data as stimulus data | |
JP3987585B2 (ja) | コアのテスト制御 | |
JP2006058152A (ja) | 半導体装置の試験方法及び半導体装置の試験回路 | |
JP2002141414A (ja) | 集積回路を試験する装置および方法 | |
Waayers | An improved test control architecture and test control expansion for core-based system chips | |
JP2002236145A (ja) | テストセル回路 | |
JP2004004047A (ja) | 集積回路のための入力/出力特徴付けチェーン | |
JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
JPH1183947A (ja) | Dcテスト用テスト回路およびdcテスト用テスト回路を用いたdcテスト方法 | |
JPH08264000A (ja) | メモリ・アレイを自己検査する方法およびメモリ回路 | |
JP2002116241A (ja) | Ic試験装置 | |
JP2012208000A (ja) | 半導体集積回路装置、スキャンテスト回路設計方法、スキャンテスト回路設計装置 | |
JPH07294606A (ja) | 半導体集積回路の自己検査回路 | |
WO2006041052A1 (ja) | マイクロコンピュータ及びそのlssdスキャンテスト方法 | |
JPH0792233A (ja) | テスト容易化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120402 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |