JP2009295681A - レーザダイオード駆動回路 - Google Patents

Abstract

【課題】エンハンスメント型トランジスタを用いた場合に、直流バイアスに起因する電力ロスを低減しつつ、高周波特性を向上させること。
【解決手段】このＬＤ駆動回路１は、ＬＤに供給される駆動電流を分流させることにより、ＬＤの出力光を変調する回路であって、正相信号が入力されるエンハンスメント型ＦＥＴ２ａと、逆相信号が入力されるエンハンスメント型ＦＥＴ２ｂと、ＦＥＴ２ａの制御端子とＦＥＴ２ｂの制御端子との間に接続され、正相信号及び逆相信号を終端するための終端抵抗３とを備え、ＦＥＴ２ａとＦＥＴ２ｂとＬＤ６とは、互いに並列に接続されており、ＦＥＴ２ａの大きさは、ＦＥＴ２ｂの大きさよりも大きく設定されている。
【選択図】図１

Description

本発明は、レーザダイオード駆動回路に関するものである。

従来から、光通信等の用途でレーザダイオードを駆動するための回路としては、いわゆるシャント駆動方式が知られている（例えば、下記特許文献１参照）。このシャント駆動方式においては、レーザダイオード（以下、ＬＤという）と並列に接続されたＦＥＴのゲート端子に変調信号が入力され、そのソース端子はＬＤのカソードと共通のグラウンドに接続され、そのドレイン端子はＬＤのアノードと接続され、ゲート−ソース間の電圧変化に応じてＬＤに流れる電流がＦＥＴへバイパス（分流）されることにより、ＬＤの光強度を変化させる。
米国特許第６，６１８，４０８号

しかしながら、シャント駆動方式におけるＦＥＴとして、より安価なエンハンスメント型であるＮチャネルＭＯＳトランジスタを用いる場合、ゲート−ソース間に正のバイアス（通常は、０．７〜１．０Ｖ）を印加する必要がある。一方、ゲート入力において高周波信号の反射を防止するためには、通常ゲート端子に終端抵抗が必要となる。上記のようにゲート端子には直流バイアスが印加されているので、グラウンドに接続されている終端抵抗を介して直流電流が発生してしまう。

このような直流電流による電力ロスを防止するためには、終端抵抗を直流的に絶縁するための大容量のコンデンサが必要になるが、大容量のコンデンサは集積回路（ＩＣ）プロセスによっては作成できないためＩＣ外部に配置されることになる。その結果、ＩＣと大容量コンデンサとの間の配線（ワイヤボンディング）によるインダクタンスにより、回路の高周波特性が悪化してしまう傾向にあった。

そこで、本発明は、かかる課題に鑑みて為されたものであり、エンハンスメント型トランジスタを用いた場合に、直流バイアスに起因する電力ロスを低減しつつ、高周波特性を向上させることが可能なレーザダイオード駆動回路を提供することを目的とする。

上記課題を解決するため、本発明のレーザダイオード駆動回路は、レーザダイオードに供給される駆動電流を分流させることにより、レーザダイオードの出力光を変調するレーザダイオード駆動回路であって、正相信号が入力される第１のエンハンスメント型トランジスタと、逆相信号が入力される第２のエンハンスメント型トランジスタと、第１のエンハンスメント型トランジスタの制御端子と第２のエンハンスメント型トランジスタの制御端子との間に接続され、正相信号及び逆相信号を終端するための終端抵抗とを備え、第１のエンハンスメント型トランジスタと第２のエンハンスメント型トランジスタとレーザダイオードとは、互いに並列に接続されており、第１のエンハンスメント型トランジスタの大きさは、第２のエンハンスメント型トランジスタの大きさよりも大きく設定されている。

このようなレーザダイオード駆動回路によれば、第１のエンハンスメント型トランジスタと第２のエンハンスメント型トランジスタとが、互いに逆相の関係にある正相信号及び逆相信号によって駆動され、第１のエンハンスメント型トランジスタの大きさが第２のエンハンスメント型トランジスタよりも大きく設定されていることにより、ＬＤの駆動電流が２つのトランジスタに分流されてＬＤが差動駆動される。また、正相信号及び逆相信号は、２つのトランジスタの駆動信号の入力端子間に接続された終端抵抗により終端されているので、トランジスタに印加された直流バイアスによる直流電流の発生が低減され、消費電力の増大を抑制することができる。これにより、大容量コンデンサを接続する必要が無く配線インダクタンスによる影響も少ないので、回路の高周波特性も安定化させることができる。

第２のエンハンスメント型トランジスタの制御端子には、第１のエンハンスメント型トランジスタの制御端子に現れる接合容量と、第２のエンハンスメント型トランジスタの制御端子に現れる接合容量との差を補償する容量がさらに接続されている、ことが好ましい。この場合、２つのエンハンスメント型トランジスタの駆動信号の入力容量の差が存在する場合に、その差を補償することによりＬＤ出力特性の劣化を防止することができる。

本発明のレーザダイオード駆動回路によれば、エンハンスメント型トランジスタを用いた場合に、直流バイアスに起因する電力ロスを低減しつつ、高周波特性を向上させることができる。

以下、図面を参照しつつ本発明のレーザダイオード駆動回路の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。

図１は、本発明の好適な一実施形態にかかるレーザダイオード駆動回路１の概略構成を示すブロック図である。同図に示すように、レーザダイオード駆動回路１は、２つのエンハンスメント型ＦＥＴ２ａ，２ｂと、終端抵抗３と、補償容量４とによって構成されており、外部直流電源５による直流電流Ｉ_Ｂの供給に伴ってＬＤ６を駆動するための回路である。

レーザダイオード駆動回路１には、２つの差動信号を入力するための入力端子Ｖ_ＩＮ，Ｖ_ＩＰが設けられている。この２つの入力端子Ｖ_ＩＮ，Ｖ_ＩＰには、それぞれ、直流電圧Ｖ_ＧＳに振幅Ｖ_ａｍｐのパルス電圧が重畳された正相信号、及び直流電圧Ｖ_ＧＳに振幅Ｖ_ａｍｐの逆相のパルス電圧が重畳された逆相信号が、外部から印加される。この直流電圧Ｖ_ＧＳは外部から高抵抗を介して入力端子Ｖ_ＩＮ，Ｖ_ＩＰに供給される。

この２つの入力端子Ｖ_ＩＮ，Ｖ_ＩＰには、それぞれ、エンハンスメント型ＦＥＴ２ａのゲート端子（制御端子）及びエンハンスメント型ＦＥＴ２ｂのゲート端子（制御端子）が接続されており、２つのゲート端子間に終端抵抗３が接続されている。この終端抵抗３により、入力端子Ｖ_ＩＮ，Ｖ_ＩＰから入力される正相信号及び逆相信号が終端される。なお、入力端子Ｖ_ＩＮ，Ｖ_ＩＰに印加される直流電圧Ｖ_ＧＳは、この終端抵抗３の中点（差動駆動時の仮想接地点）から供給されてもよい。

また、エンハンスメント型ＦＥＴ２ａとエンハンスメント型ＦＥＴ２ｂとＬＤ６とは互いに並列に接続されており、ＦＥＴ２ａ，２ｂのソース端子及びＬＤ６のカソードは、共通にグラウンドに接続され、ＦＥＴ２ａ，２ｂのドレイン端子及びＬＤ６のアノードは、高周波を遮蔽するためのインダクタ７を介して外部直流電源５の出力に接続されている。

このような構成により、ＦＥＴ２ａのドレイン−ソース間には、正相信号に応じた電流Ｉ_ｔａが流れ、ＦＥＴ２ｂのドレイン−ソース間には、逆相信号に応じた電流Ｉ_ｔｂが流れる。ここで、電流Ｉ_ｔａと電流Ｉ_ｔｂとは差動信号から生成されているので、互いに逆相の電流となる。

また、このＦＥＴ２ａの大きさは、ＦＥＴ２ｂの大きさよりも大きくなるように設定されている。ここで言うトランジスタ（ＦＥＴ）の大きさは、ＦＥＴ２ａとＦＥＴ２ｂのゲート長Ｌを集積回路プロセスで決まる最小ゲート長Ｌｍｉｎになるように選んだ場合、ゲート幅Ｗに比例する。すなわち、ＦＥＴ２ａのゲート幅Ｗが、ＦＥＴ２ｂのゲート幅Ｗよりも大きくなるように設定されている。

このようにＦＥＴ２ａ，２ｂの大きさがそれぞれＤａ，Ｄｂ（Ｄａ＞Ｄｂ）に設定されることにより、外部直流電源５からＬＤ６に供給される電流Ｉ_Ｂが、電流Ｉ_ｔａと電流Ｉ_ｔｂの分だけ分流されることになり、ＬＤ６を流れる電流Ｉ_ＬＤは、下記式（１）；
Ｉ_ＬＤ＝Ｉ_Ｂ−（Ｉ_ｔａ＋Ｉ_ｔｂ）＝Ｉ_Ｂ−Ｉ_ｔａ×（１＋Ｄｂ／Ｄａ） …（１）
により求められる。

従って、Ｄｂが大きくなり電流Ｉ_ｔｂが大きくなれば電流Ｉ_ＬＤが減少してより大きな電流Ｉ_Ｂが必要となる。また、電流Ｉ_ｔａと電流Ｉ_ｔｂとは逆相の電流であり変調される電流も小さくなるため、より大きな信号振幅Ｖ_ａｍｐが必要になる。そこで、レーザダイオード駆動回路１では、Ｄａ／Ｄｂを大きくしてＦＥＴ２ｂを流れる無効電流を小さくしている。

なお、ＦＥＴ２ａとＦＥＴ２ｂのサイズが大きく異なるためＦＥＴ２ａの制御端子に現れる接合容量とＦＥＴ２ｂの制御端子に現れる接合容量とに差が生じるが、このような入力容量の差は、ＦＥＴ２ｂのゲート端子とソース端子との間に接続される補償容量４によって補償されている。この補償容量は直流バイアスカット用の容量に比較して小さく済むので、ＦＥＴ２ａ，２ｂ及び終端抵抗３と共に同一のＩＣ内に集積することができる。また、ＦＥＴ２ｂのゲート長をＦＥＴ２ａのゲート長より大きく選ぶことによって、ＦＥＴ間の入力容量差を調整してもよい。

これに対して、図３に示すように、従来のシャント駆動方式のレーザダイオード駆動回路９０１は、１つの入力端子Ｖ_ＩＮより送信信号が入力され、入力端子Ｖ_ＩＮとエンハンスメント型ＦＥＴ９０２のゲート端子との間に接続された終端抵抗９０３と、エンハンスメント型ＦＥＴ９０２のゲート端子とグラウンドとの間に接続された終端抵抗９０４とによって、送信信号が終端される。ＦＥＴ９０２はＬＤ６と並列に接続され、外部直流電源５より供給される直流電流Ｉ_Ｂの一部の電流Ｉ_ｔを引き込むことにより、ＬＤ６に流れる電流Ｉ_ＬＤは、入力端子Ｖ_ＩＮに入力される送信信号によって変調される。このとき、電流Ｉ_ＬＤは下記式（２）；
Ｉ_ＬＤ＝Ｉ_Ｂ−Ｉ_ｔ …（２）
によって求められる。

上記構成のレーザダイオード駆動回路９０１において、正の閾値電圧Ｖ_ｔｈ＝０．４〜０．７Ｖを有するＮチャネルＭＯＳトランジスタ（エンハンスメント型トランジスタ）を適用した場合、入力端子Ｖ_ＩＮに直流バイアス電圧Ｖ_ＧＳを印加する必要がある。この場合、ゲートバイアスを閾値電圧Ｖ_ｔｈより高い電圧に保った状態でＦＥＴ９０２のゲート端子に変調された電圧を与える必要があるので、入力端子Ｖ_ＩＮに、例えばＶ_ｔｈ＋０．３＝０．７〜１．０Ｖ程度の直流バイアス電圧Ｖ_ＧＳを印加しなければならない。通常、入力端子Ｖ_ＩＮは出力インピーダンス５０Ωの信号源で駆動されるため、送信信号の反射を抑制するために終端抵抗９０３，９０４の和を５０Ωに設定する必要がある。その結果、終端抵抗９０３，９０４に流れる電流は、ＬＤ電流Ｉ_ＬＤの１／２〜１／４倍に相当する１４〜２０ｍＡの電流が流れることになり、全体の消費電力を増大させてしまう。

これを防止するためには、終端抵抗９０４を大きな容量を介して交流的に接地させることになるが、この容量は、入力端子Ｖ_ＩＮから入力される信号の低周波成分を劣化させないようにするためには、大容量（０．１ｕＦ程度）でなければならない。この容量は、動作周波数が低くなる場合はさらに大きくする必要がある。大容量コンデンサは、ＦＥＴと終端抵抗とからなるＩＣの製造プロセスの中では通常作成できないため、ＩＣの外部に配置することになる。このため、ＩＣからコンデンサまでの配線のインダクタンスによって出力波形が変化し、製造ばらつきの影響が大きくなる傾向にあった。

これに対して、本実施形態のレーザダイオード駆動回路１によれば、エンハンスメント型ＦＥＴ２ａ，２ｂが、互いに逆相の関係にある正相信号及び逆相信号によって駆動され、ＦＥＴ２ａの大きさがＦＥＴ２ｂよりも大きく設定されていることにより、ＬＤ６の駆動電流Ｉ_Ｂが２つのＦＥＴ２ａ，２ｂに分流されてＬＤ６が差動駆動される。また、正相信号及び逆相信号は、２つのＦＥＴ２ａ，２ｂの駆動信号の入力端子Ｖ_ＩＮ，Ｖ_ＩＰ間に接続された終端抵抗３により終端されており、終端抵抗３の値をＲ_Ｔとすると、終端抵抗３における消費電力は入力のバイアス条件に関係なくΔＶ^２×Ｒ_Ｔ×２（ΔＶは入力信号の振幅）となる。従って、ＦＥＴ２ａ，２ｂに印加された直流バイアス電圧Ｖ_ＧＳによる直流電流の発生が低減され、消費電力の増大を抑制することができる。これにより、終端抵抗を直流的に絶縁するための大容量コンデンサを接続する必要が無く、大容量コンデンサ用配線のインダクタンスによる影響も少ないので、出力の高周波特性を安定化させることができる。さらに、差動信号によって駆動されることにより放射ノイズの影響も小さくなる。

図４は、従来のレーザダイオード駆動回路９０１におけるＬＤに流れる電流波形の計算結果を示す図であり、（ａ）は大容量コンデンサ用配線のインダクタンスＬ_Ｔ＝０ｎＨの場合、（ｂ）はインダクタンスＬ_Ｔ＝０．６ｎＨの場合、（ｃ）はインダクタンスＬ_Ｔ＝１．２ｎＨの場合である。このとき、外部直流電源５の電流Ｉ_Ｂ＝８０ｍＡ、直流バイアス電圧Ｖ_ＧＳ＝０．９Ｖ、入力振幅Ｖ_ａｍｐ＝３００ｍＶｐ−ｐと設定している。この結果より、インダクタンスＬ_Ｔが小さい場合はＬＤ電流が良好であるが、Ｌ_Ｔが大きくなるにつれてオーバーシュートが大きくなりＬＤ電流波形が乱れ、その結果、光波形、アイ開口、ジッタ特性や、伝送特性が劣化していることがわかる。通常、ワイヤボンディングで配線されるため、配線には１ｎＨ程度のインダクタンスが寄生して波形劣化が著しくなる。

これに対して、図２は、レーザダイオード駆動回路１におけるＬＤに流れる電流波形の計算結果を示す図である。ここでは、図４と同じＬＤの電流特性とするために電流Ｉ_Ｂ＝８１ｍＡ、直流バイアス電圧Ｖ_ＧＳ＝０．９１Ｖ、入力振幅Ｖ_ａｍｐ＝３１０ｍＶｐ−ｐと設定し、終端抵抗３を１００Ω、ＦＥＴ２ａ，２ｂのサイズ比をＤａ／Ｄｂ＝３０、補償容量４を２０ｆＦと設定した。すなわち、レーザダイオード駆動回路９０１と同じ振幅を得るために、電流Ｉ_Ｂを約１ｍＡ増加させ、入力振幅Ｖ_ａｍｐを１０ｍＶｐ−ｐ（２５Ω換算で０．４ｍＡ）増加させている。このように、数ｍＡの消費電流の増加で、交流接地用の外部容量を削減することができ、かつ配線の寄生インダクタンスの影響を無くすことができる。さらに、レーザダイオード駆動回路１の入力信号は差動にすることができ、１相で駆動する従来例と比較して不要輻射ノイズを低減することができる。

本発明の好適な一実施形態にかかるレーザダイオード駆動回路の構成を示す回路図である。 図１のレーザダイオード駆動回路におけるＬＤに流れる電流波形の計算結果を示す図である。 従来のシャント駆動方式のレーザダイオード駆動回路の構成を示す回路図である。 図１のレーザダイオード駆動回路におけるＬＤに流れる電流波形の計算結果を示す図であり、（ａ）は配線インダクタンスが０ｎＨの場合、（ｂ）は配線インダクタンスが０．６ｎＨの場合、（ｃ）は配線インダクタンスが１．２ｎＨの場合の電流波形を示す図である。

符号の説明

１…レーザダイオード駆動回路、２ａ，２ｂ…エンハンスメント型ＦＥＴ、３…終端抵抗、４…補償容量、６…レーザダイオード、Ｉ_Ｂ…駆動電流。

Claims (2)

1. レーザダイオードに供給される駆動電流を分流させることにより、前記レーザダイオードの出力光を変調するレーザダイオード駆動回路であって、
   正相信号が入力される第１のエンハンスメント型トランジスタと、
   逆相信号が入力される第２のエンハンスメント型トランジスタと、
   前記第１のエンハンスメント型トランジスタの制御端子と前記第２のエンハンスメント型トランジスタの制御端子との間に接続され、前記正相信号及び前記逆相信号を終端するための終端抵抗とを備え、
   前記第１のエンハンスメント型トランジスタと前記第２のエンハンスメント型トランジスタと前記レーザダイオードとは、互いに並列に接続されており、
   前記第１のエンハンスメント型トランジスタの大きさは、前記第２のエンハンスメント型トランジスタの大きさよりも大きく設定されている、
   ことを特徴とするレーザダイオード駆動回路。
2. 前記第２のエンハンスメント型トランジスタの制御端子には、前記第１のエンハンスメント型トランジスタの制御端子に現れる接合容量と、第２のエンハンスメント型トランジスタの制御端子に現れる接合容量との差を補償する容量がさらに接続されている、
   ことを特徴とする請求項１記載のレーザダイオード駆動回路。