JP2009267548A - パケット処理装置 - Google Patents

パケット処理装置 Download PDF

Info

Publication number
JP2009267548A
JP2009267548A JP2008111943A JP2008111943A JP2009267548A JP 2009267548 A JP2009267548 A JP 2009267548A JP 2008111943 A JP2008111943 A JP 2008111943A JP 2008111943 A JP2008111943 A JP 2008111943A JP 2009267548 A JP2009267548 A JP 2009267548A
Authority
JP
Japan
Prior art keywords
packet
unit
buffer
clock
packet processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008111943A
Other languages
English (en)
Other versions
JP4962396B2 (ja
Inventor
Hidenori Hisamatsu
秀則 久松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008111943A priority Critical patent/JP4962396B2/ja
Priority to EP09155891.6A priority patent/EP2113823B1/en
Priority to US12/411,525 priority patent/US8279787B2/en
Priority to CNA2009101321723A priority patent/CN101567850A/zh
Priority to CN201510232361.3A priority patent/CN104898819B/zh
Publication of JP2009267548A publication Critical patent/JP2009267548A/ja
Application granted granted Critical
Publication of JP4962396B2 publication Critical patent/JP4962396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)

Abstract

【課題】スループットを損なうことなく、消費電力の低下を図る。
【解決手段】パケット処理装置は、所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力されたパケットデータを処理するパケット処理部と、当該パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給するクロック制御部と、を備え、パケットバッファ部内におけるパケットデータの蓄積量を検出して当該パケットバッファ部内にパケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部を備えると共に、上記クロック制御部は、上記バッファ空き時間計測部にて計測されたバッファ空き時間に基づいてパケット処理部に対するクロック信号の供給動作を変更する。
【選択図】図3

Description

本発明は、パケット処理装置にかかり、特に、クロック信号に基づくタイミングでパケットデータを処理するパケット処理装置に関する。
地球環境保全に向けて省エネルギー対策が世界レベルで検討される中、省エネルギー及び二酸化炭素排出量削減に向けた法制化検討も各国で議論され始めている。一般的に、省エネルギー対策は、運輸、物流及び製造に伴うエネルギー消費が対象となって受け取られることが多いが、近年では、コンピュータ、サーバなどの電子機器同様に情報通信機器やネットワークインフラ関連のエネルギー消費量の増加も注目されつつあり、かかる分野でも省エネルギー対策が必要となる。
ここで、コンピュータ、サーバなどの電子機器では、演算処理を行わない(いわゆる待機状態と呼ばれる)時間が比較的多いことから、待機状態の消費電力を抑制する事で平均消費電力量を削減することが可能であり、換算される二酸化炭素排出量の削減に寄与できる効果が高い。一方、情報通信機器においては、アナログ通信からデジタル通信に変化しながらも、常にデータ通信可能な状態を保持していることが求められるため、コンピュータ、サーバなどの電子機器のように待機状態を許容できない前提条件がある。すなわち定常動作電力値を下げることしか、平均消費電力量を削減することができないことになる。
このため電力削減は、もっぱら電子部品の高集積化と電子部品の微細化に伴う動作電圧の低電圧化というデバイス技術の視点での手法が主流である。しかしながら、電子部品の微細化に伴う動作電圧の低電圧効果については1ボルトを下回るようになり、動作電圧の低下幅が鈍化する傾向にあり、高集積化による効果も鈍化傾向にあるのが実状である。このため、大幅な消費電力低下が困難になってきている。また、微細化が進み90nm(ナノメートル)を下回るようになり、漏れ電流が増大し無視できない値になってきたため、デバイスベンダー毎にデバイス技術による研究が行われているものの、待機状態時の消費電力が大幅に増大しつつある。
一方、回路設計の視点による省エネルギー対策も研究されている。例えば、設計電子部品内部の回路構成の主流であるクロック同期回路構成及び方式として、クロックを用いない非同期回路構成及び方式を採用することで、低消費電力化をはかる試みも徐々に進んでいる。この手法は、定常動作電力と待機状態の消費電力を下げることで平均消費電力量の削減効果を狙っているが、一般的な電子部品、例えばASIC(Application Specific Integrated Circuit)やFPGA(Field Programmable
Gate Array)における開発手法として非同期回路構成および方式を採用するには、設計及び検証のための開発ツールが整備されていないため、一般の開発者には活用の機会がないのが課題である。
ここで、図1を参照して、入力トラフィック容量が変動するパケット通信機器のパケット処理機能の構成例を示す。この構成においては、まず、入力用クロック入力端131に入力されるクロックに同期して、パケット入力端111よりパケットがパケットバッファF部112に入力され、当該バッファF部112にパケットが蓄積される。また、パケットバッファF部112に蓄積されたパケットは、第一のパケット処理Aを行うパケット処理A部113に出力され、当該パケット処理A部にてパケットに対する処理Aが行われる。また、パケット処理A部113で処理Aが終ったパケットは、クロック乗換D部114を経由して第二のパケット処理Bを行うパケット処理B部115にパケットが受け渡され処理Bが行われる。また、パケット処理B部115で処理Bが終ったパケットは、クロック乗換E部116を経由して第三のパケット処理Cを行うパケット処理C部117にパケットが受け渡され処理Cが行われる。また、パケット処理C部117で処理Cが終ったパケットは、パケットバッファG部118に受け渡され、出力用クロック入力端132より入力されたクロックに同期して、パケット出力端119よりパケットを出力する。また、リファレンスクロック入力端134から入力されたリファレンスクロックを、クロック分配部140は、各構成ブロックに必要とされる適切な周波数のクロック1、クロック2、及びクロック3を生成し、各構成ブロックに供給する。
しかしながら、上記構成では、入力パケット間隔が大きくなって入力トラフィック容量が低くなり、パケット処理A部、パケット処理B部、及び、パケット処理C部にパケットが存在せずパケット処理動作を必要としないときであっても、クロック分配部140からクロックが常時供給される。従って、各パケット処理部でパケット処理を必要としないときでもクロッククロックが常時供給されているため、各部の電力消費が定常的に発生する、所謂、待機電力と呼ばれる電力消費が生じる。その結果、低トラフィック時にも関わらず平均動作消費電力量が大きく低減されることが無く、省電力化を図ることができない、という問題があった。
これに対して、下記特許文献1,2では、クロック信号の供給を停止することによって、消費電力を抑制する技術を開示している。具体的に、特許文献1では、画像処理回路において、画像データ中の最も高い輝度部分の値である最大値に応じて、動作不要なフリップフロップへの動作クロックを停止している。また、特許文献2では、常時動作マクロと間欠動作マクロが連続している場合に、前段の常時動作マクロから一定時間パケットが出力されないことを検知すると、後段の間欠動作マクロへのクロック供給を停止している。
特開2006−345278号公報 特開2004−274099号公報
しかしながら、上述した技術では、クロック信号にて作動する処理部の段数が多い場合には、適切に対応することができない。例えば、上記特許文献2の技術では、ある処理部へのパケットの出力だけを監視していても、クロックの供給を停止する対象となる処理部に処理データが残っている場合には、かかるデータを処理することができない。その結果、データ処理のスループットが低下する、という問題が生じる。
このため、本発明の目的は、上述した課題である、入力トラフィック容量が変動するパケット通信機器において、スループットを損なうことなく、消費電力の低下を図る、ことにある。
そこで、本発明の一形態であるパケット処理装置は、
所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力されたパケットデータを処理するパケット処理部と、当該パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給するクロック制御部と、を備え、
パケットバッファ部内におけるパケットデータの蓄積量を検出して当該パケットバッファ部内にパケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部を備えると共に、
上記クロック制御部は、上記バッファ空き時間計測部にて計測されたバッファ空き時間に基づいてパケット処理部に対するクロック信号の供給動作を変更する、
という構成を採っている。
また、本発明の他の形態であるプログラムは、
所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力されたパケットデータを処理するパケット処理部と、を備えたパケット処理装置に、
パケットバッファ部内におけるパケットデータの蓄積量を検出して当該パケットバッファ部内にパケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部と、パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給すると共にバッファ空き時間計測部にて計測されたバッファ空き時間に基づいてパケット処理部に対するクロック信号の供給動作を変更するクロック制御部と、
を実現させる、という構成を採る。
さらに、本発明の他の形態であるクロック制御方法は、
所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力されたパケットデータを処理するパケット処理部と、を備えたパケット処理装置において、パケット処理部に対する当該パケット処理部の動作タイミングを規定するクロック信号の供給動作を制御するクロック制御方法であって、
パケットバッファ部内におけるパケットデータの蓄積量を検出して当該パケットバッファ部内にパケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測工程と、当該バッファ空き時間計測工程にて計測されたバッファ空き時間に基づいてパケット処理部に対するクロック信号の供給動作を変更するクロック供給動作変更工程と、
を有する、という構成を採る。
本発明は、以上のように構成されることにより、パケットデータのスループットの低下を抑制して当該入力されたパケットデータを処理しつつ、クロック信号の供給動作を変更することで、装置の消費電力量の低下を図ることができる、という優れた効果を有する。
本発明は、入力されるパケットデータの蓄積量が「0」である時間を計測して、当該時間に応じてパケット処理部の動作タイミングを規定するクロック信号の供給動作を変更する点に特徴を有する。
そして、本発明の一形態であるパケット処理装置は、
所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力されたパケットデータを処理するパケット処理部と、当該パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給するクロック制御部と、を備え、
パケットバッファ部内におけるパケットデータの蓄積量を検出して当該パケットバッファ部内にパケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部を備えると共に、
上記クロック制御部は、バッファ空き時間計測部にて計測されたバッファ空き時間に基づいてパケット処理部に対するクロック信号の供給動作を変更する、
という構成を採る。
また、上記クロック制御部は、パケット処理部に対するクロック信号の供給動作を停止するよう、あるいは、パケット処理部にクロック信号の周波数を低く設定して当該クロック信号を供給するよう、当該クロック信号の供給動作を変更する、という構成を採る。
上記発明によると、まず、通常の処理では、処理対象となるパケットデータがパケットバッファに入力され、パケットバッファ部に蓄積される。そして、パケットデータは、パケットバッファ部から順番にパケット処理部に出力される。すると、パケット処理部に供給されているクロック信号に基づく動作タイミングで、パケット処理部にてパケットデータが処理される。ここで、上記処理の最中には、上記パケットバッファ部内のパケットデータの蓄積量が検出され、当該パケットバッファ部内にパケットデータが存在しない時間が計測される。そして、計測したパケットデータが存在しない時間に応じて、上記パケット処理部へのクロック信号の供給動作を変更する。例えば、クロック信号の供給を停止したり、あるいは、クロック信号の周波数を低く設定して当該クロック信号をパケット処理部に供給する。
このように、入力されるパケットデータの入力状態に応じて、データ処理に影響が無いようパケット処理部へのクロック信号の供給動作を変更している。従って、パケットデータのスループットの低下を抑制して当該入力されたパケットデータを処理しつつ、クロック信号の供給の停止等を行うことで、装置の消費電力量の低下を図ることができる。
また、上記クロック制御部は、バッファ空き時間計測部にて計測されたバッファ空き時間と、パケットデータを処理するパケット処理部の数に基づいて予め設定された比較対象時間と、を比較して、当該比較結果に基づいてパケット処理部に対するクロック信号の供給動作を変更する、という構成を採る。また、上記比較対象時間は、パケットデータが全てのパケット処理部にて処理される時間であり、上記クロック制御部は、バッファ空き時間が比較対象時間よりも大きいときに、パケット処理部に対するクロック信号の供給を停止する、という構成を採る。また、上記バッファ空き時間計測部は、パケットデータが存在しない状態のパケットバッファ部内にパケットデータが入力されたことを検出し、上記クロック制御部は、パケット処理部に対してクロックの供給動作を停止しているときに上記バッファ空き時間計測部にてパケットデータの入力を検出すると、パケット処理部に対するクロック信号の供給動作を開始する、という構成を採る。
このように、特に、パケットバッファ部にパケットデータが全く蓄積されていない状態の時間が、パケット処理部による処理時間を超えた場合には、パケット処理部へのクロック信号の供給を停止する。この場合には、全てのパケット処理部にパケットデータが存在しないため、クロック信号の供給を停止しても問題はない。従って、消費電力量の低減を図ることができる。また、クロック信号の供給を停止しているときに、パケットデータがパケットバッファ部に入力されると、すぐにクロック信号の供給が再開され、パケット処理部が作動可能となる。従って、入力されたパケットデータを処理することができ、スループットの低下を抑制できる。
以下、本発明の具体的な構成及び動作を、実施形態にて説明する。なお、実施形態では、パケット処理装置がルータやスイッチである場合を例示するが、パケット処理装置はこれらに限定されない。
<実施形態1>
本発明の第1の実施形態を、図2乃至図5を参照して説明する。図2は、パケット通信機器の一例を示す機能ブロック図であり、図3は、クロック制御部の構成を示す機能ブロック図である。図4は、パケット蓄積量とクロック供給動作の関係を示す説明図である。図5は、クロック制御部の動作を示すフローチャートである。
[構成]
図2は、パケット通信機器の一例であるルータやスイッチの構成、特に、パケット処理を行うパケット処理機能の構成を示す図である。この図に示すように、ルータやスイッチといったパケット通信機器は、まず、入力用クロック入力端31から入力されるクロックに同期して、パケット入力端11より予め設定されたデータの処理単位に分割されたパケットデータ(以下、「パケット」と呼ぶ)の入力を受け付けて一時的に蓄積するパケットバッファF部12(パケットバッファ部)を備えている。そして、パケットバッファF部12は、当該バッファ内のパケット蓄積量をパケットバッファF部蓄積量信号として、一定の時間間隔毎あるいはパケットの入力を受ける毎に、後述するクロック制御部20に送る。
なお、パケットバッファF部12の最大パケット蓄積量は、後述するパケット処理A部13とクロック乗換D部14とパケット処理B部15とクロック乗換E部16とパケット処理C部17を、パケットが伝達する時間に相当するパケット量以上の大きさを有するものである。換言すると、最大パケット蓄積量は、パケットバッファF部12から出力された1つのパケットが、当該パケットバッファF部12よりも後段に位置して当該パケットを処理する全ての処理部(パケット処理部13,15,17と、クロック乗換部14,16を含む)にて、処理される時間が経過する間に出力可能な最大限のパケット出力量である。但し、パケットバッファF部の最大蓄積量は、上記量に限定されない。
そして、上記パケットバッファF部12は、クロック分配部40から供給されたクロックに基づいて、蓄積しているパケットをパケット処理A部13に出力する。すると、パケット処理A部13は、後述するクロック制御部2から供給されるクロックAに同期して、入力されたパケットに対して第一のパケット処理Aを行う。そして、パケット処理A部13は、処理Aが終わったパケットをクロック乗換D部14に出力する。これにより、処理Aが終わったパケットは、当該クロック乗換D部14を経由して、パケット処理B部15に出力される。その後、パケット処理B部15は、後述するクロック制御部2から供給されるクロックBに同期して、入力されたパケットに対して第二のパケット処理Bを行う。そして、パケット処理B部15は、処理Bが終わったパケットをクロック乗換E部16に出力する。これにより、処理Bが終わったパケットは、当該クロック乗換E部16を経由して、パケット処理C部17に出力される。その後、パケット処理C部17は、後述するクロック制御部20から供給されるクロックCに同期して、入力されたパケットに対して第三のパケット処理Cを行う。そして、パケット処理C部17で処理Cが終ったパケットは、パケットバッファG部18に出力され、当該パケットバッファG部18は、出力用クロック入力端32から入力されたクロックに同期して、パケット出力端19からパケットを出力する。
また、クロック分配部40は、リファレンスクロック入力端34から入力されたリファレンスクロックから、各構成ブロック(クロック制御部20等)に適切な周波数のクロック1、クロック2及びクロック3を生成し、当該各構成ブロックに供給する。具体的には、図2に示すように、クロック1を、パケットバッファF部12とクロック乗換D部14とクロック制御部20とに供給し、クロック2を、クロック乗換D部14とクロック乗換E部16とクロック制御部20とに供給し、クロック3を、クロック乗換E部16とパケットバッファG部18とクロック制御部20とに供給する。
ここで、説明を簡単にするため、クロック周波数は、クロック1、クロック2、及びクロック3の3種類としているが、各構成ブロックに複数のクロック周波数を供給してもよい。なお、クロック分配部40がクロック1、クロック2、及びクロック3の3種類のクロックを供給するクロック制御部20は、後述するように、パケット処理A部13、パケット処理部B部15、及びパケット処理C部17に、それぞれクロックA、クロックB、及びクロックCとして供給する構成を採っている。
次に、図2に開示したクロック制御部20の詳細な構成を、図3を参照して説明する。なお、以下に説明するクロック制御部20の機能は、当該クロック制御部を構成する演算装置に所定のプログラムが組み込まれることによって実現される。つまり、図3に示すように、クロック制御部2は、所定のプログラムが組み込まれることによって構築された、パケットバッファF部空き状態時間計測部21と、伝達時間登録レジスタ22と、比較判定部23と、を備えている。
図3に示すように、クロック制御部20が備えるパケットバッファF部空き状態時間計測部21(バッファ空き時間計測部)は、パケットバッファF部12から送られてきたパケットバッファF部蓄積量信号(以下、「蓄積量信号」と呼ぶ)を受け付ける。そして、パケットバッファF空き状態時間計測部21は、受け付けた蓄積量信号に基づいて、パケットバッファF部にパケットが1つも蓄積されていない状態(蓄積されているパケットが存在しない状態)である時間を計測する機能を有する。そして、この計測は、一定の時間間隔毎に、あるいは、上記蓄積量信号を受信する毎に行われ、計測されたパケットバッファF部空き状態時間を、比較判定部23に渡す。例えば、図4の時間aからb,cの間に示すように、パケットバッファF部蓄積量(縦軸)が「0」である状態が継続する時間(横軸)を計測する。逆に、パケットバッファF部蓄積量が「0」である状態(蓄積されているパケットが存在しない状態))から、パケットバッファF部12に1つでもパケットが入力され蓄積されたことを検出すると、パケットバッファ蓄積量が「0」ではないため、パケットバッファF部空き状態時間を計測できず、当該時間を「0」として比較判定部23に通知する。
また、上記伝達時間登録レジスタ22は、伝達時間設定情報入力端33から入力された伝達時間設定情報(比較対象時間)を受けて、伝達時間として記憶する。そして、伝達時間登録レジスタ22は、記憶している伝達時間情報を比較判定部23に出力する。なお、上記伝達時間設定情報は、本実施形態では、上述したパケットバッファF部12に蓄積され出力された1つのパケットが、パケット処理A部13とクロック乗換D部14とパケット処理B部15とクロック乗換E部16とパケット処理C部17を伝達して、処理が完了するまでに要する時間に相当する時間である。つまり、パケットバッファF部12から出力された1つのパケットが、当該パケットバッファF部12よりも後段に位置して当該パケットを処理する全ての処理部(パケット処理部13,15,17と、クロック乗換部14,16を含む)にて、処理される時間である。
また、上記比較判定部23は、パケットバッファF部空き状態時間計測部21から出力されたパケットバッファF部空き状態時間と、伝達時間登録レジスタ22から出力された伝達時間と、を比較する。なお、この比較は、パケットバッファF部空き状態時間計測部21から計測結果が通知する毎に、あるいは、一定の時間間隔にて行われる。そして、比較判定部23による比較の結果、図4の時間b以降に示すように、パケットバッファF部空き状態時間が伝達時間よりも大きくなると、クロックAゲート部24、クロックBゲート部25、クロックCゲート部26に対して、「ゲートON」であるクロックゲートA信号、クロックゲートB信号、及びクロックゲートC信号をそれぞれ出力する。この「ゲートON」信号は、各ゲート部24,25,26からクロックの出力を停止するよう制御する信号である。従って、「ゲートON」信号を受けた各ゲート部24,25,26は、各パケット処理部13,15,17へのクロック出力を停止する。
また、比較判定部23は、上述した比較の結果、パケットバッファF部空き状態時間が伝達時間よりも大きい場合を除いて、「ゲートOFF」であるクロックゲートA信号、クロックゲートB信号、及びクロックゲートC信号をそれぞれ出力する。この「ゲートOFF」信号は、各ゲート部24,25,26からクロックを出力するよう制御する信号である。
従って、図4の時間b以前又は時間c以降に示すように、比較判定部23(クロック制御部20)は、パケットバッファF部蓄積量が「0」でない場合、及び、蓄積量が「0」であってもその継続時間であるパケットバッファF部空き状態時間(バッファ空き時間)が伝達時間を超えていない場合には、常にクロック信号をパケット処理部13,15,17に供給している状態となる。そして、蓄積量が「0」であってその継続時間であるパケットバッファF部空き状態時間が伝達時間を超えた場合には、その間、クロック信号の供給を停止する状態となり、クロック供給動作を変更する。さらにその後、クロック信号を供給していない状態から、パケットバッファF部12にパケットが入力されて蓄積量が「0」ではなくなり、つまり、パケットバッファF部空き状態時間が「0」となると、再びクロック信号をパケット処理部13,15,17に供給するよう作動し、クロック供給動作を変更する。
なお、上記では、比較判定部23にて、パケットバッファF部蓄積量が「0」であるパケットバッファF部空き状態時間が伝達時間を超えた場合に、各パケット処理部13,15,17へのクロック供給を停止する場合を例示したが、その供給停止のタイミングは、上述したタイミングに限定されない。また、パケットバッファF部空き状態時間と比較する伝達時間は、必ずしも上述した値であることに限定されない。例えば、上記パケットバッファF部空き状態時間に基づいて、他の判断基準に従ってクロック供給を停止するなど、クロック供給動作を変更してもよい。
[動作]
次に、上述したパケット通信装置の動作、具体的には、クロック制御部20の動作を、図4及び図5のフローチャートを参照して説明する。
まず、クロック制御部20は、パケットバッファF部空き状態時間計測部21にて、パケットバッファF部12から送られてきたパケットバッファF部蓄積量信号を受け付ける(ステップS1)。そして、パケットバッファF部空き状態時間計測部21は、パケットバッファF部12内に入力パケットが蓄積されている場合には(ステップS2でノー、図4で時間a以前)、パケット空き状態時間をクリア(「0」に設定)し(ステップS6)、パケット処理部13,15,17にクロックを供給した状態のままとする(ステップS7)。つまり、比較判定部23は、パケット空き状態時間が「0」であるため、各クロックゲート部24,25,26に対しては「ゲートOFF」信号を出力し続け、当該各クロックゲート部24,25,26から各パケット処理部13,15,17に、クロック信号が供給され続けられ、パケットバッファF部12に蓄積されたパケットがパケット処理部等で処理されることとなる。
その後、パケットバッファF部空き状態時間計測部21が、パケットバッファF部12から蓄積量信号が「0」、つまり、パケットが蓄積されていないことを検出すると(ステップS1、ステップS2でイエス、図4で時間a以降)、パケット蓄積量が「0」であるパケット空き状態時間を計測する(ステップS3、バッファ空き時間計測工程)。そして、計測したパケットバッファ空き状態時間を、比較判定部23にて伝達時間登録レジスタに登録されている伝達時間と比較する(ステップS4)。このとき、パケットバッファ空き状態時間が伝達時間を超えない場合には(ステップS4でノー、図4で時間bより前)、比較判定部23は「ゲートOFF」信号を各クロックゲート部24,25,26に出力し続ける。これにより、当該各クロックゲート部24,25,26から各パケット処理部13,15,17に、クロック信号が供給され続けられ(ステップS7)、パケットバッファF部12に蓄積されたパケットがパケット処理部等で処理されることとなる。
その後、パケットバッファF部12から蓄積量信号を受信するたびに上記処理を繰り返し、当該蓄積量信号が「0」である状態が続くと、パケットバッファF部空き状態時間計測部21にて計測したパケットバッファF部空き状態時間が、比較判定部23による比較により伝達時間を超えることが検出される(ステップS4でイエス、図4で時間b)。すると、比較判定部23は、「ゲートON」信号を各クロックゲート部24,25,26に出力する。これにより、当該各クロックゲート部24,25,26から各パケット処理部13,15,17へのクロック信号の供給が停止される(ステップS5、クロック供給動作変更工程)。そして、上記クロック信号の供給の停止は、上述したようにパケットバッファF部空き状態時間計測部21にて計測されるパケットバッファF部空き状態時間が、伝達時間を超えている限り継続する(図4の時間bから時間c)。
その後、パケットバッファF部12にパケットデータが入力され、パケットバッファF部空き状態時間計測部21が、パケットバッファF部12からの蓄積量信号が「0」から「0」ではなくなったこと、つまり、パケットが再度蓄積されたことを検出すると(ステップS1、ステップS2でノー、バッファ空き時間計測工程、図4で時間c以降)、バッファ空き状態時間をクリア(「0」に設定)し(ステップS6)、パケット処理部13,15,17にクロックの供給を再開する(ステップS7、クロック供給動作変更工程)。つまり、比較判定部23は、バッファ空き状態時間が「0」となるため、各クロックゲート部24,25,26に対しては「ゲートOFF」信号を出力し、その後、当該各クロックゲート部24,25,26から各パケット処理部13,15,17にクロック信号を供給し続ける。これにより、パケットバッファF部12に蓄積されたパケットがパケット処理部等で処理されることとなる。
以上のように、本実施形態によると、パケットバッファF部12内にパケットデータが存在しない時間が計測され、計測したパケットデータが存在しない時間に応じて、パケット処理部13,15,17へのクロック信号の供給動作を変更している。例えば、パケットデータが蓄積されていない時間が、1つのパケットの一連の処理時間となる伝達時間を超えると、クロック信号の供給が停止される。これにより、処理対象となるパケットが蓄積されていないときにパケット処理部へのクロック信号の供給を停止しているため、スループットに影響が無く、消費電力量の低減を図ることができる。一方で、パケットバッファF部12にパケットデータが蓄積されると、クロック信号の供給が再開されるため、当該パケットデータの処理を迅速に再開でき、スループットの低下を防止することができる。
ここで、上記では、パケットバッファF部12にパケットが存在しない状態が設定した時間(伝達時間)を超えた場合に、パケット処理部等へのクロック信号の供給を停止する場合を例示したが、かかる場合に、クロック制御部20は、クロック信号の供給を完全に停止する代わりに、供給するクロック周波数を低く設定して、当該低く設定したクロック信号をパケット処理部等に供給してもよい。このようにしても、処理すべきパケットがパケットバッファF部12に存在しない場合に、クロック供給動作に伴う消費電力量を低減することができる。
また、上記では、図2に示すように、パケットバッファF部12の後段に位置し、パケットデータを処理するパケット処理部の一例として、3つのパケット処理部と2つのクロック乗換部で示したが、かかる構成に限定されない。パケットバッファF部12の後段には、N個のパケット処理部と(N−1)個のクロック乗換部(N=1,2,3,・・・)が設けられていてもよく、他の個数のパケット処理部が設けられていてもよい。
本発明は、ルータやスイッチなど、パケットデータの入力を待機するパケット処理装置に適用でき、産業上の利用可能性を有する。
本発明に関連するパケット通信機器の一例を示す機能ブロック図である。 実施形態1におけるパケット通信機器の一例を示す機能ブロック図である。 図2に開示したクロック制御部の構成を示す機能ブロック図である。 本実施形態のパケット通信機器における、パケット蓄積量とクロック供給動作の関係を示す説明図である。 図2に開示したクロック制御部の動作を示すフローチャートである。
符号の説明
11 パケット入力端
12 パケットバッファF部
13 パケット処理A部
14 クロック乗換D部
15 パケット処理B部
16 クロック乗換E部
17 パケット処理C部
18 パケットバッファG部
19 パケット出力端
20 クロック制御部
21 パケットバッファF部空き状態時間計測部
22 伝達時間登録レジスタ
23 比較判定部
24 クロックゲートA部
25 クロックゲートB部
26 クロックゲートC部
31 入力用クロック入力端
32 出力用クロック入力端
33 伝達時間設定情報入力端
34 リファレンスクロック入力端
40 クロック分配部

Claims (12)

  1. 所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力された前記パケットデータを処理するパケット処理部と、当該パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給するクロック制御部と、を備えたパケット処理装置であって、
    前記パケットバッファ部内における前記パケットデータの蓄積量を検出して当該パケットバッファ部内に前記パケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部を備えると共に、
    前記クロック制御部は、前記バッファ空き時間計測部にて計測された前記バッファ空き時間に基づいて前記パケット処理部に対する前記クロック信号の供給動作を変更する、
    ことを特徴とするパケット処理装置。
  2. 前記クロック制御部は、前記パケット処理部に対する前記クロック信号の供給動作を停止するよう、当該クロック信号の供給動作を変更する、
    ことを特徴とする請求項1記載のパケット処理装置。
  3. 前記クロック制御部は、前記パケット処理部に前記クロック信号の周波数を低く設定して当該クロック信号を供給するよう、当該クロック信号の供給動作を変更する、
    ことを特徴とする請求項1記載のパケット処理装置。
  4. 前記クロック制御部は、前記バッファ空き時間計測部にて計測された前記バッファ空き時間と、前記パケットデータを処理する前記パケット処理部の数に基づいて予め設定された比較対象時間と、を比較して、当該比較結果に基づいて前記パケット処理部に対する前記クロック信号の供給動作を変更する、
    ことを特徴とする請求項1,2又は3記載のパケット処理装置。
  5. 前記比較対象時間は、前記パケットデータが全ての前記パケット処理部にて処理される時間であり、
    前記クロック制御部は、前記バッファ空き時間が前記比較対象時間よりも大きいときに、前記パケット処理部に対する前記クロック信号の供給を停止する、
    ことを特徴とする請求項4記載のパケット処理装置。
  6. 前記バッファ空き時間計測部は、前記パケットデータが存在しない状態の前記パケットバッファ部内に前記パケットデータが入力されたことを検出し、
    前記クロック制御部は、前記パケット処理部に対して前記クロックの供給動作を停止しているときに前記バッファ空き時間計測部にて前記パケットデータの入力を検出すると、前記パケット処理部に対する前記クロック信号の供給動作を開始する、
    ことを特徴とする請求項1,2,3,4又は5載のパケット処理装置。
  7. 所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力された前記パケットデータを処理するパケット処理部と、を備えたパケット処理装置に、
    前記パケットバッファ部内における前記パケットデータの蓄積量を検出して当該パケットバッファ部内に前記パケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測部と、前記パケット処理部の動作タイミングを規定するクロック信号を当該パケット処理部に供給すると共に前記バッファ空き時間計測部にて計測された前記バッファ空き時間に基づいて前記パケット処理部に対する前記クロック信号の供給動作を変更するクロック制御部と、
    を実現させるためのプログラム。
  8. 前記クロック制御部は、前記パケット処理部に対する前記クロック信号の供給動作を停止するよう、当該クロック信号の供給動作を変更する、
    ことを特徴とする請求項7記載のプログラム。
  9. 前記バッファ空き時間計測部は、前記パケットデータが存在しない状態の前記パケットバッファ部内に前記パケットデータが入力されたことを検出し、
    前記クロック制御部は、前記パケット処理部に対して前記クロックの供給動作を停止しているときに前記バッファ空き時間計測部にて前記パケットデータの入力を検出すると、前記パケット処理部に対する前記クロック信号の供給動作を開始する、
    ことを特徴とする請求項8載のプログラム。
  10. 所定の処理単位に分割されたパケットデータの入力を受け付けて一時的に記憶するパケットバッファ部と、当該バケットバッファ部から出力された前記パケットデータを処理するパケット処理部と、を備えたパケット処理装置において、前記パケット処理部に対する当該パケット処理部の動作タイミングを規定するクロック信号の供給動作を制御するクロック制御方法であって、
    前記パケットバッファ部内における前記パケットデータの蓄積量を検出して当該パケットバッファ部内に前記パケットデータが存在しない時間を表すバッファ空き時間を計測するバッファ空き時間計測工程と、当該バッファ空き時間計測工程にて計測された前記バッファ空き時間に基づいて前記パケット処理部に対する前記クロック信号の供給動作を変更するクロック供給動作変更工程と、
    を有することを特徴とするクロック制御方法。
  11. 前記クロック供給動作変更工程は、前記パケット処理部に対する前記クロック信号の供給動作を停止するよう、当該クロック信号の供給動作を変更する、
    ことを特徴とする請求項10記載のクロック制御方法。
  12. 前記バッファ空き時間計測工程は、前記パケットデータが存在しない状態の前記パケットバッファ部内に前記パケットデータが入力されたことを検出し、
    前記クロック供給動作変更工程は、前記パケット処理部に対して前記クロックの供給動作を停止しているときに前記バッファ空き時間計測工程にて前記パケットデータの入力を検出すると、前記パケット処理部に対する前記クロック信号の供給動作を開始する、
    ことを特徴とする請求項11載のクロック制御方法。
JP2008111943A 2008-04-23 2008-04-23 パケット処理装置 Active JP4962396B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008111943A JP4962396B2 (ja) 2008-04-23 2008-04-23 パケット処理装置
EP09155891.6A EP2113823B1 (en) 2008-04-23 2009-03-23 Packet processing apparatus
US12/411,525 US8279787B2 (en) 2008-04-23 2009-03-26 Packet processing apparatus
CNA2009101321723A CN101567850A (zh) 2008-04-23 2009-04-23 分组处理装置
CN201510232361.3A CN104898819B (zh) 2008-04-23 2009-04-23 分组处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008111943A JP4962396B2 (ja) 2008-04-23 2008-04-23 パケット処理装置

Publications (2)

Publication Number Publication Date
JP2009267548A true JP2009267548A (ja) 2009-11-12
JP4962396B2 JP4962396B2 (ja) 2012-06-27

Family

ID=41091810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008111943A Active JP4962396B2 (ja) 2008-04-23 2008-04-23 パケット処理装置

Country Status (4)

Country Link
US (1) US8279787B2 (ja)
EP (1) EP2113823B1 (ja)
JP (1) JP4962396B2 (ja)
CN (2) CN101567850A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254373A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd データ転送装置及びデータ転送装置の動作周波数制御方法
JP2019517062A (ja) * 2016-05-26 2019-06-20 インテル コーポレイション 動的クロックゲーティング周波数スケーリング

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007703B2 (ja) * 2008-05-19 2012-08-22 日本電気株式会社 パケット処理装置、パケット制御方法及びパケット制御プログラム
US9880603B1 (en) 2013-03-13 2018-01-30 Juniper Networks, Inc. Methods and apparatus for clock gating processing modules based on hierarchy and workload
US9477257B1 (en) 2013-03-13 2016-10-25 Juniper Networks, Inc. Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules
JP5948361B2 (ja) * 2014-03-28 2016-07-06 株式会社Pfu 情報処理装置、および、出力調整方法
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US11175836B2 (en) * 2019-03-01 2021-11-16 Qualcomm Incorporated Enhanced data clock operations in memory

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304224A (ja) * 2002-04-08 2003-10-24 Toshiba Corp データ伝送装置
JP2004186848A (ja) * 2002-12-02 2004-07-02 Onkyo Corp コンテンツ送受信システム及びコンテンツ送信装置
JP2004274099A (ja) * 2003-03-05 2004-09-30 Nec Corp パケット処理回路
JP2005286749A (ja) * 2004-03-30 2005-10-13 Matsushita Electric Ind Co Ltd 映像復号化装置およびそれを用いた映像伝送システム
JP2006101029A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd データ受信装置
JP2006345278A (ja) * 2005-06-09 2006-12-21 Fujifilm Holdings Corp 画像処理回路の消費電力低減方法及びその装置
JP2008052487A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd ディジタル信号処理装置およびディジタル信号処理端末

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH10275140A (ja) * 1997-03-31 1998-10-13 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JP3573957B2 (ja) * 1998-05-20 2004-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
JP4256546B2 (ja) * 1999-08-24 2009-04-22 パナソニック株式会社 ストリーム多重分離装置
GB2355899A (en) * 1999-10-29 2001-05-02 Oak Technology Inc Multistage digital processor with dedicated stage clock controllers
KR100487543B1 (ko) 2000-09-01 2005-05-03 엘지전자 주식회사 시피유 스케쥴링 방법
JP3877518B2 (ja) * 2000-12-13 2007-02-07 松下電器産業株式会社 プロセッサの電力制御装置
JP3819242B2 (ja) * 2001-02-09 2006-09-06 株式会社日立製作所 断続信号を扱う無線通信装置
US6990598B2 (en) * 2001-03-21 2006-01-24 Gallitzin Allegheny Llc Low power reconfigurable systems and methods
US6785831B2 (en) * 2001-12-06 2004-08-31 Matsushita Electric Industrial Co., Ltd. Power consumption management apparatus
JP2004078581A (ja) * 2002-08-19 2004-03-11 Nec Corp 通信データ処理回路
US7206950B2 (en) * 2004-06-16 2007-04-17 Matsushita Electric Industrial Co., Ltd. Processor system, instruction sequence optimization device, and instruction sequence optimization program
US8250394B2 (en) * 2006-03-31 2012-08-21 Stmicroelectronics International N.V. Varying the number of generated clock signals and selecting a clock signal in response to a change in memory fill level

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003304224A (ja) * 2002-04-08 2003-10-24 Toshiba Corp データ伝送装置
JP2004186848A (ja) * 2002-12-02 2004-07-02 Onkyo Corp コンテンツ送受信システム及びコンテンツ送信装置
JP2004274099A (ja) * 2003-03-05 2004-09-30 Nec Corp パケット処理回路
JP2005286749A (ja) * 2004-03-30 2005-10-13 Matsushita Electric Ind Co Ltd 映像復号化装置およびそれを用いた映像伝送システム
JP2006101029A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd データ受信装置
JP2006345278A (ja) * 2005-06-09 2006-12-21 Fujifilm Holdings Corp 画像処理回路の消費電力低減方法及びその装置
JP2008052487A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd ディジタル信号処理装置およびディジタル信号処理端末

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011254373A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd データ転送装置及びデータ転送装置の動作周波数制御方法
JP2019517062A (ja) * 2016-05-26 2019-06-20 インテル コーポレイション 動的クロックゲーティング周波数スケーリング
JP7069036B2 (ja) 2016-05-26 2022-05-17 インテル コーポレイション 動的クロックゲーティング周波数スケーリング

Also Published As

Publication number Publication date
US20090268629A1 (en) 2009-10-29
CN104898819A (zh) 2015-09-09
EP2113823A2 (en) 2009-11-04
CN101567850A (zh) 2009-10-28
EP2113823B1 (en) 2021-04-21
JP4962396B2 (ja) 2012-06-27
CN104898819B (zh) 2018-11-09
EP2113823A3 (en) 2016-06-15
US8279787B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
JP4962396B2 (ja) パケット処理装置
US11709534B2 (en) Method and apparatus for managing global chip power on a multicore system on chip
US10666417B1 (en) Time synchronization using timestamp exchanges
JP5206040B2 (ja) パケット処理装置、省電力装置及び電源供給方法
JP2006332807A (ja) ネットワーク端末装置及びその省エネルギーモード設定方法、省エネルギーモード設定プログラム
US20060047988A1 (en) Semiconductor integrated circuit and its power-saving control method and program
JP5228600B2 (ja) 情報通信機器、低消費電力回路及びそれらに用いる消費電力削減方法
JP5893336B2 (ja) 電源制御装置、電源制御装置の制御方法、およびプログラム
JP4577230B2 (ja) トークンバケットによるトラヒック制御装置、方法及びプログラム
WO2018212085A1 (ja) 送信装置、可用帯域推定装置、可用帯域推定システム、方法および記録媒体
JP2008262370A (ja) 情報処理装置及び情報処理装置の監視制御方法
JP2010028503A (ja) 無線通信システム
JP5007703B2 (ja) パケット処理装置、パケット制御方法及びパケット制御プログラム
JP6661053B2 (ja) 無線通信システム、親無線機、無線通信方法および無線通信プログラム
JP2011049771A (ja) 無線通信装置及びプログラム、並びに、無線通信システム
JP5662119B2 (ja) ノードシステムおよび監視ノード
US20130103970A1 (en) Network device, network notifying device applied to network device and associated network notifying method
JP2008271540A (ja) パケット処理装置及びパケット処理方法
JP2007251541A (ja) 接続監視装置
JP2012234315A (ja) データ処理装置
US20150081901A1 (en) Power state synchronization
KR20160027680A (ko) 패킷 전송 지연으로 인한 전력 이득을 이용하여 패킷 전송 시점을 결정하는 방법 및 장치
KR101704655B1 (ko) 전력 소모를 고려한 비디오 프레임 전송 방법 및 장치
JP2004148569A (ja) 画像形成装置
JP2018166315A (ja) 通信装置、通信方法、通信プログラムおよび通信システム

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

R150 Certificate of patent or registration of utility model

Ref document number: 4962396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250