CN101567850A - 分组处理装置 - Google Patents

分组处理装置 Download PDF

Info

Publication number
CN101567850A
CN101567850A CNA2009101321723A CN200910132172A CN101567850A CN 101567850 A CN101567850 A CN 101567850A CN A2009101321723 A CNA2009101321723 A CN A2009101321723A CN 200910132172 A CN200910132172 A CN 200910132172A CN 101567850 A CN101567850 A CN 101567850A
Authority
CN
China
Prior art keywords
unit
buffering
clock
packets
grouped data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101321723A
Other languages
English (en)
Inventor
久松秀则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to CN201510232361.3A priority Critical patent/CN104898819B/zh
Publication of CN101567850A publication Critical patent/CN101567850A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

一种分组处理装置,包括:分组缓冲单元,临时地保存分组数据;分组处理单元,对从分组缓冲单元输出的分组数据进行处理;时钟供应单元,将时钟信号供应到分组处理单元;以及控制单元,基于在分组缓冲单元中分组数据的累积量来检测缓冲空闲时间,其指示其间在分组缓冲单元中没有分组数据存在的时间,并且根据该缓冲空闲时间来对时钟供应单元的操作状态进行控制。

Description

分组处理装置
通过引用并入
本申请基于并且要求于2008年4月23日提交的日本专利申请2008-111943号的优先权权益,其公开内容通过引用全部并入本文中。
技术领域
本发明涉及分组处理装置,具体地,涉及基于时钟信号在时间上处理分组数据的分组处理装置。
背景技术
由于为了全球环境保护而在全世界范围内讨论能源节约措施,在各个国家中也已经开始讨论旨在节约能源和减少二氧化碳排放的立法和强制执行。一般说来,倾向于将能源节约措施视为以涉及交通、分配和生产制造的能源消耗为目标的措施。然而,近几年中,由信息通信设备和与网络基础设施相关的设备以及诸如计算机和服务器的电子设备所消耗的能源的增加也得到了重视。因此,变得有必要在这种技术领域中采取能源节约措施。
在这些设备中,关于诸如计算机和服务器的电子设备,它们通常具有相对长的时间段不执行操作(称为“待机状态”)。通过降低电子设备处于待机状态时的功耗,能够降低这种电子设备的平均功耗,并且因而对根据平均功耗所计算的二氧化碳排放的降低做出重大贡献。同时,关于信息通信设备,虽然已经将它们从模拟通信设备转换为数字通信设备,但是仍然需要将它们持续地维持在能够执行数据通信的状态中。因此,和诸如计算机和服务器的电子设备不同,在信息通信设备的情况中,存在这样一种前提,即待机状态是不可行的。即,在信息通信设备的情况中,有必要降低正常操作状态中的电能来降低平均功耗。
因此,只有从设备技术的角度来采取的技术(例如,由于电子组件的更高集成和小型化所引起的操作电压的降低)才是获得信息通信设备中所需要的电能的减少的主流技术。然而,由电子组件的小型化而造成的降低操作电压的效果已经到达了这样一种水平,即,操作电压小于1伏特。由于操作电压中的降低已经示出了减缓的趋势,所以通过更高集成的效果也已经示出了减缓的趋势。因此,变得非常难以大量地减低功耗。另外,随着小型化已经发展到这样一种水平,即,布线的宽度变得小于90nm(纳米),漏电流已经变得非常大以至于不能再被忽略了。因此,即使设备厂商已经对设备技术进行了他们自己的研究,但待机状态中的功耗还在增加。
同时,也已经研究了从电路设计的角度来采取的能源节约措施。例如,采用不使用时钟的异步电路配置和方法来代替时钟-同步电路配置和方法可能是个好方法,其处于设计电子组件内所使用的电路配置的主流。通过采用异步电路配置和方法,能够降低功耗。这种技术旨在通过降低正常操作中和待机状态中的功耗来获得降低平均功耗上的效果。然而,由于还没有充分升级用于其设计和校验的开发工具,诸如ASIC(专用集成电路)和FPGA(场可编程门阵列)的普通电子组件的开发者没有机会使用异步电路配置和方法。
现在,下文中参考图1解释了其中呼入业务容量改变的分组通信设备的分组处理功能的配置示例。在这种配置中,首先与从输入时钟输入终端131所输入的时钟同步地将分组从分组输入终端111输入到分组缓冲F-单元112。在缓冲F-单元112处累积分组。另外,将在分组缓冲F-单元112处所累积的分组输出到要执行第一分组处理A的分组处理A-单元113。在分组处理A-单元处对分组执行该处理A。另外,将在分组处理A-单元113处完成处理A所得到的分组经由时钟转换D-单元114传递到要执行第二分组处理B的分组处理B-单元115。在分组处理B-单元115中对分组执行该处理B。另外,将在分组处理B-单元115处完成处理B所得到的分组经由时钟转换E-单元116传递到要执行第三分组处理C的分组处理C-单元117。在分组处理C-单元117中对分组执行该处理C。另外,将在分组处理C-单元117处完成处理C所得到的分组传递到分组缓冲G-单元118,并且与从输出时钟输入终端132所输入的时钟同步地从分组输出终端119输出。另外,时钟分配单元140从来自参考时钟输入终端134的参考时钟输入生成具有在各构成块中所需要的适当频率的时钟1、2和3。时钟分配单元140将生成的时钟供应到各构成块。
然而,在上述的配置中,输入分组之间的间隔变大,使得呼入业务容量降低。而且,即使当在分组处理A-单元、分组处理B-单元和分组处理C-单元中没有分组存在并且因而不需要分组处理操作时,也从时钟分配单元140持续地供应时钟。由于即使当在任何分组处理单元中都不需要分组处理时也持续地供应时钟,所以每个单元都以不变的方式来消耗电能。即,在上述配置中造成了称为“待机功耗”的功耗。因此,即使当业务很低时,也从未大量降低平均操作功耗,并且因此不可能实现节能。
为了解决这个问题,日本未审查专利申请2006-345278号(下文中称为“专利文件1”)和日本未审查专利申请2004-274099号(下文中称为“专利文件2”)公开了这样一种技术,其中通过暂停时钟信号的供应来降低功耗。特别地,在专利文件1中的图像处理电路中,基于图像数据中相应于用于最亮部分的值的最大值,暂停对不需要操作的触发器的操作时钟的供应。另外,在专利文件2中,在串联布置持续操作宏和间歇操作宏的情况中,当检测到了在某个时间段没有从前级处的持续操作宏输出分组时,暂停对在后级处的间歇操作宏的时钟供应。
然而,当用时钟信号操作的处理单元的级数很大时,上述技术不能适当地操作。例如,在专利文件2的技术中监视输出到某个处理单元的分组。然而,如果一些处理数据保留在对其时钟供应将被暂停的处理单元中,则不能处理该数据。因此,提出了这样一种问题,即,减少了数据处理的吞吐量。
本发明的示例性目标是,在其中呼入业务容量改变的分组通信设备中,在没有吞吐量损失的情况下降低功耗。
发明内容
本发明的一个示例性方面是一种分组处理装置,包括:分组缓冲单元,临时保存分组数据;分组处理单元,对从分组缓冲单元输出的分组数据进行处理;时钟供应单元,将时钟信号供应到分组处理单元;以及控制单元,基于分组缓冲单元中分组数据的累积量来对指示其间在分组缓冲单元中没有分组数据存在的时间的缓冲空闲时间进行检测,并且根据缓冲空闲时间来对时钟供应单元的操作状态进行控制。
另外,本发明的另一个示例性方面是一种计算机程序,包括:基于分组缓冲单元中分组数据的累积量来对指示其间在分组缓冲单元内没有分组数据存在的时间的缓冲空闲时间进行测量,所述分组缓冲单元被配置为临时地存储分组数据;以及根据缓冲空闲时间来对时钟供应单元的操作状态进行控制,所述时钟供应单元被配置为将定义分组处理单元的处理的时钟信号供应到分组处理单元,所述分组处理单元被配置为对从分组缓冲单元输出的分组数据进行处理。
另外,本发明的另一个示例性是一种时钟控制方法,包括:基于分组缓冲单元中分组数据的累积量来对指示其间在分组缓冲单元内没有分组数据存在的时间的缓冲空闲时间进行测量,所述分组缓冲单元被配置为临时地存储分组数据;以及根据缓冲空闲时间来对时钟供应单元的操作状态进行控制,所述时钟供应单元被配置为将时钟信号供应到分组处理单元,所述分组处理单元被配置为对从分组缓冲单元输出的分组数据进行处理。
由于类似于这些的结构,本发明具有一种优良的示例性优点,即,改变时钟信号的供应操作,同时抑制分组数据的吞吐量的减小,使得连续地处理输入的分组数据,并且因此能够降低装置的功耗。
附图说明
图1是图示了本发明涉及的分组通信设备的一个示例的功能框图;
图2是图示了根据本发明第一示例性实施例的分组通信设备的一个示例的功能框图;
图3是图示了图2中所公开的时钟控制单元的配置的功能框图;
图4是图示了根据本发明示例性实施例的分组通信设备中分组累积量和时钟供应操作之间的关系的示例图;以及
图5是图示了图2中所公开的时钟控制单元的操作的流程图。
具体实施方式
根据本发明示例性实施例的分组处理装置的一个示例性方面是,对其间呼入分组数据的累积量是“0”的时间进行测量,并且基于测量的时间来改变用于使分组处理单元操作的时钟信号的供应操作。
随后,根据示例性实施例的分组处理装置包括:分组缓冲单元,接受并且临时地保存被划分到预定义的处理单元中的分组数据的输入;分组处理单元,对从分组缓冲单元输出的分组数据进行处理;以及时钟控制单元,将时钟信号供应到分组处理单元,用于使分组处理单元进行操作。分组处理装置进一步包括:缓冲空闲时间检测单元,对分组缓冲单元中分组数据的累积量进行检测,并且指示其间在分组缓冲单元中没有分组数据存在的时间。另外,时钟控制单元基于在缓冲空闲时间检测单元中所检测的缓冲空闲时间来控制对分组处理单元的时钟信号的供应操作。
上述时钟控制单元以这样的方式对时钟信号的供应操作进行控制,即,暂停对分组处理单元的时钟信号的供应操作,或者将时钟信号的频率设置为较低值并且将时钟信号供应到分组处理单元。
根据上述分组处理装置,在正常的操作中,首先将要处理的分组数据输入到分组缓冲并且在分组缓冲单元中累积该分组数据。随后,将分组数据从分组缓冲单元依次输出到分组处理单元。随后,基于供应到分组处理单元的时钟信号,在操作时间中在分组处理单元中对分组数据进行处理。在上述处理期间,对上述分组缓冲单元中分组数据的累积量进行检测,并且对其间在分组缓冲单元中没有分组数据存在的时间进行测量。随后,根据所测量的其间没有分组数据存在的时间来改变对上述分组处理单元的时钟信号的供应操作。例如,可以暂停时钟信号的供应,或者可以继续将时钟信号供应到分组处理单元同时将时钟信号的频率设置为较低值。
以这种方式,根据呼入分组数据的输入状态来改变对分组处理单元的时钟信号的供应操作,使得没有对数据处理造成影响。因此,暂停时钟信号的供应同时抑制了分组数据的吞吐量的减小,使得连续地处理输入的分组数据,并且因此能够降低装置的功耗。
上述时钟控制单元将在缓冲空闲时间检测单元中所测量的缓冲空闲时间与基于对分组数据进行处理的分组处理单元的数量来提前确定的比较参考时间做比较,并且基于比较结果来控制对分组处理单元的时钟信号的供应操作。上述比较参考时间是其间所有分组处理单元中对分组数据进行处理的时间,并且如果缓冲空闲时间大于比较参考时间,则上述时钟控制单元暂停对分组处理单元的时钟信号的供应。将上述缓冲空闲时间检测单元配置为对这样的状况进行检测,即,将分组数据输入到直到那个时刻才有分组存在于其中的分组缓冲单元。另外,当对分组处理单元的时钟信号的供应操作正被暂停时,将上述时钟控制单元配置为,当上述缓冲空闲时间检测单元检测到了分组数据的输入时,开始对分组处理单元的时钟信号的供应操作。
以这种方式,尤其是当其间在分组缓冲单元中完全不累积分组数据的时间超过了分组处理单元的处理时间时,暂停对分组处理单元的时钟信号的供应。在这种情况中,由于在任何分组处理单元中都没有分组数据存在,所以能够暂停时钟信号的供应而不造成任何问题。因此,能够降低功耗。另外,当时钟信号的供应正被暂停的同时将分组数据输入到分组缓冲单元,迅速恢复时钟信号的供应,并且分组处理单元准备好要操作。因此,能够处理输入的分组数据,并且能够抑制吞吐量的减小。
下文中解释了根据本发明示例性实施例的分组处理装置的特定配置和操作。注意,虽然在以下说明中解释了其中将分组处理装置图示为路由器或切换装置的示例性实施例,但是分组处理装置不限于那些示例。
[第一示例性实施例]
下文中参考图2到5解释了本发明的第一示例性实施例。图2是图示了分组通信设备的一个示例的功能框图,并且图3是图示了时钟控制单元的配置的功能框图。图4是图示了分组累积量和时钟供应操作之间的关系的示例图。图5是图示了时钟控制单元的操作的流程图。
[配置]
图2示出了是分组通信设备的一个示例的路由器或切换装置的配置,并且具体地是执行分组处理的分组通信设备的分组处理功能的配置。如图2中所示,诸如路由器和切换装置的分组通信设备包括:分组输入终端11、分组缓冲F-单元21、分组处理A-单元13、时钟转换D-单元14、分组处理B-单元15、时钟转换E-单元16、分组处理C-单元17、分组缓冲G-单元16、分组输出终端19、时钟控制单元20、时钟分配单元40、输入时钟输入终端31、输出时钟输入终端32、传输时间设置信息输入终端33以及参考时钟输入终端34。
分组通信设备进一步包括分组缓冲F-单元12(分组缓冲单元)。分组缓冲F-单元12与从输入时钟输入终端31所输入的时钟同步地接受来自分组输入终端11的被划分到预定义的数据处理单元(下文中称为“分组”)的分组数据的输入,并且临时地对其进行累积。分组缓冲F-单元12按规则的时间间隔或者每当接受了分组的输入时,将累积量信号发送到时钟控制单元20。累积量信号指示在分组缓冲F-单元21内的分组累积量。
注意,分组缓冲F-单元12的最大累积量等于或大于相应于经过路径传送分组所需要的时间的分组量,该路径是由分组处理A-单元13到分组处理C-单元17来形成的。换言之,最大分组累积量在流逝下面的时间时分组缓冲F-单元12能够输出的分组的最大数:在该时间内在一系列处理单元(包括分组处理单元13、15和17,以及时钟转换单元14和16)中对从分组缓冲F-单元12输出的一个分组进行处理。注意,该一系列处理单元是由位于分组缓冲F-单元12的后级的多个处理单元形成的,并且要对那个分组进行处理。然而,分组缓冲F-单元的最大累积量不限于上述量。
分组缓冲F-单元12基于从时钟分配单元40所供应的时钟来将累积的分组输出到分组处理A-单元13。分组处理A-单元13与从时钟控制单元20所供应的时钟A同步地对输入的分组执行第一分组处理A。分组处理A-单元13将对其完成了处理A的分组输出到时钟转换D-单元14。以这种方式,将对其完成了处理A的分组经由时钟转换D-单元14输出到分组处理B-单元15。
分组处理B-单元15与从时钟控制单元20所供应的时钟B同步地对输入的分组执行第二分组处理B。分组处理B-单元15将对其完成了处理B的分组输出到时钟转换E-单元16。将对其完成了处理B的分组经由时钟转换E-单元16输出到分组处理C-单元17。
分组处理C-单元17与从时钟控制单元20所供应的时钟C同步地对输入的分组执行第三分组处理C。随后,将在分组处理C-单元17中对其完成了处理C的的分组输出到分组缓冲G-单元18,并且分组缓冲G-单元18与从输出时钟输入终端32所输入的时钟同步地输出来自分组输出终端19的分组。
另外,时钟分配单元40根据来自参考时钟输入终端34的参考时钟生成用于各个块(诸如时钟控制单元20)的具有适当频率的时钟1、2和3。时钟分配单元40将生成的时钟供应到各个块。特别地,如图2中所图示的,时钟分配单元40将时钟1供应到分组缓冲F-单元12、时钟转换D-单元14和时钟控制单元20。时钟分配单元40将时钟2供应到时钟转换D-单元14、时钟转换E-单元16和时钟控制单元20。时钟分配单元40将时钟3供应到时钟转换E-单元16、分组缓冲G-单元18和时钟控制单元20。
虽然将时钟频率定义为三个时钟,即,时钟1、2和3,用于简化说明,但是可以将多个时钟频率供应到每个构成块。注意,时钟分配单元40将三个时钟,即,时钟1、2和3,供应到时钟控制单元20。如稍后所解释的,时钟控制单元20基于各个输入时钟,将时钟A、B和C分别地供应到分组处理A-单元13、分组处理B-单元15和分组处理C-单元17。
接下来,下文中参考图3来解释图2中所公开的时钟控制单元20的详细配置。
如图3中所示,时钟控制单元20包括:分组缓冲F-单元空闲状态时间测量单元21、传输时间登记寄存器22以及比较单元23。注意,通过将某个计算机程序并入组成时钟控制单元的算术单元,能够实现时钟控制单元20的功能。即,通过并入某个(某些)计算机程序来构成块21到23。
如图3中所示,时钟控制单元20进一步包括时钟A-门-单元24、时钟B-门-单元25以及时钟C-门-单元26。门-单元24基于时钟1的输入来输出时钟A。其它门单元25和26以类似的方式来操作。
基于从比较单元23所输出的门A-信号来确定门-单元24的操作状态。当门A-信号指示“门通”时,门-单元24进入这样的状态,即,其不根据时钟1输出时钟A。当门A-信号指示“门关”时,门-单元24进入这样的状态,即,其根据时钟1输出时钟A。其它门单元25和26以类似的方式来操作。
如以上说明明显的是,门-单元24形成了将时钟A供应到分组处理A-单元13的时钟供应单元。其它门单元25和26以类似的方式来操作。也能够将所有门单元24到26视作时钟供应单元。注意,也可以将门单元24到26认为是用于供应或不供应相应时钟的切换装置。
如图3中所示,分组缓冲F-单元空闲状态时间测量单元21(下文中有时候称为“缓冲空闲时间测量单元”或“缓冲空闲时间检测单元”)接受从分组缓冲F-单元12发送的分组缓冲F-单元累积量信号(下文中称为“累积量信号”)。缓冲空闲时间测量单元21基于接受的累积量信号,对其间在分组缓冲F-单元中不累积分组(不存在累积的分组)的时间进行测量。换言之,缓冲空闲时间测量单元21仅对其中在分组缓冲F-单元中不累积分组的某个时间段进行检测。缓冲空闲时间测量单元21按规则的间隔或每当接收了上述累积量信号时,执行这种测量。缓冲空闲时间测量单元21将测量的分组缓冲F-单元空闲状态时间传递到比较单元23。例如,缓冲空闲时间测量单元21对其间分组缓冲F-单元累积量(垂直轴)保持在“0”的时间(水平轴)进行测量,如在时间“a”和时间“b”和“c”之间所示出的。当检测到了这样的状况时,即,在分组缓冲F-单元累积量是“0”(不存在累积的分组)的状态中至少一个分组被输入到分组缓冲F-单元12,缓冲空闲时间测量单元21向比较单元23通知分组缓冲F-单元空闲状态时间是“0”。这是因为由于分组缓冲累积量不再是“0”,所以不能对分组缓冲F-单元空闲状态时间进行测量。
传输时间登记寄存器22接收从传输时间设置信息输入终端33输入的传输时间设置信息(比较参考时间),并且存储为传输时间。传输时间登记寄存器22将存储的传输时间信息输出到比较单元23。注意,在本发明的这个示例性实施例中,上述传输时间设置信息对应于这样的时间,即,通过将一个分组传送通过分组处理A-单元13到分组处理C-单元17来完成累积在上述分组缓冲F-单元12中并且从该分组缓冲F-单元12输出一个分组的处理所需要的时间。即,传输时间设置信息指示在所有处理单元中对从分组缓冲F-单元12输出的一个分组进行处理的时间,该所有处理单元位于分组缓冲F-单元12的后级,并且要对该分组进行处理(包括分组处理单元13、15和17,以及时钟转换单元14和16)。
上述比较单元23将从缓冲空闲时间测量单元21输出的分组缓冲F-单元空闲状态时间与从传输时间登记寄存器22输出的传输时间做比较。注意,每当从缓冲空闲时间测量单元21通知了测量结果时、或者按规则的时间间隔,可以执行这种比较。当比较单元23的比较结果指示分组缓冲F-单元空闲状态时间如在或晚于图4中的时间“b”的时间段所示已经变得大于传输时间时,比较单元23以以下方式来操作。即,比较单元23将所有处于“门通”状态的时钟门A-信号、时钟门-B信号和时钟门C-信号分别输出到时钟A-门-单元24、时钟B-门-单元25和时钟C-门-单元26。“门通”信号是用以控制各个门单元24、25和26使得它们暂停时钟的输出的控制信号。因此,接收到“门通”信号的门单元24、25和26暂停对它们各个分组处理单元13、15和17的时钟输出。
另外,除了当上述比较结果指示分组缓冲F-单元空闲状态时间大于传输时间时,比较单元23输出所有都处于“门关”状态的时钟门A-信号、时钟门B-信号和时钟门C-信号。“门关”信号是用以控制各个门单元24、25和26使得它们输出时钟的控制信号。
因此,在处于或早于图4中的时间“b”的时间段中(即使当累积量是“0”时,其持续时间,即,分组缓冲F-单元空闲状态时间(缓冲空闲时间)还没超过传输时间)、或者处于或晚于图4中的时间“c”的时间段中(当分组缓冲F-单元累积量不是“0”时),比较单元23(时钟控制单元20)将时钟信号持续地供应到分组处理单元13、15和17。当累积量是“0”并且其持续时间即分组缓冲F-单元空闲状态时间已经超过了传输时间时,比较单元23在该时间段期间暂停时钟信号的供应。以这种方法,改变时钟控制单元20的时钟供应操作。当将分组输入到分组缓冲F-单元12并且因而累积量不再是“0”时(当分组缓冲F-单元空闲状态时间变为“0”时),比较单元23开始将时钟信号供应到分组处理单元13、15和17。以这种方式,将时钟控制单元20的时钟供应操作从不供应时钟信号的状态改变到供应时钟信号的状态。
注意,已经图示了这样的示例,其中当在比较单元23中其间分组缓冲F-单元累积量是“0”的分组缓冲F-单元空闲状态时间超过了传输时间时,暂停了对各个分组处理单元13、15和17的时钟供应。然而,其间暂停对分组处理单元13、15和17的供应的时间不限于上述的时间。另外,与分组缓冲F-单元空闲状态时间做比较的传输时间不必限于上述值。例如,可以以这样的方式来改变时钟供应操作,即,基于上述分组缓冲F-单元空闲状态时间,根据其它判决标准来暂停时钟供应。
[操作]
接下来,下文中参考图4和图5中所示出的流程图来解释上述分组通信装置的操作,尤其是时钟控制单元20的操作。
首先,时钟控制单元20将从分组缓冲F-单元12发送的累积量信号接受在缓冲空闲时间测量单元21中(步骤S1)。随后,当在分组缓冲F-单元12内累积一个或多个呼入分组(步骤S2的“否”,在图4中时间“a”处或之前)时,缓冲空闲时间测量单元21清除分组缓冲空闲状态时间(设置为“0”)(步骤S6),并且保持处于将时钟供应到分组处理单元13、15和17的状态中(步骤S7)。即,由于分组缓冲空闲状态时间是“0”,所以比较单元23继续将“门关”信号输出到各个门单元24、25和26,这些各个时钟门单元24、25和26继续将时钟信号供应到各个分组处理单元13、15和17,并且在分组处理单元等中对分组缓冲F-单元12中所累积的一个或多个分组进行处理。
此后,当缓冲空闲时间测量单元21检测到来自分组缓冲F-单元12的累积量信号是“0”时,即,没有累积分组(步骤S1,步骤S2的“是”,图4中的时间“a”处或之后),对其间分组累积量是“0”的分组缓冲空闲状态时间进行测量(步骤S3,缓冲空闲时间测量步骤)。随后,在比较单元23中将测量的分组缓冲空闲状态时间与传输时间登记寄存器中所登记的传输时间做比较(步骤S4)。在这个时候,如果分组缓冲空闲状态时间还没有超过传输时间(步骤S4的“否”,图4中的时间“b”之前),则比较单元23将“门关”信号继续输出到各个时钟门单元24、25和26。以这种方法,将时钟信号从这些时钟门单元24、25和26继续供应到各个分组处理单元13、15和17(步骤S7),并且在分组处理单元等中对分组缓冲F-单元12中所累积的一个或多个分组进行处理。
此后,每当从分组缓冲F-单元12接收到了累积量信号时,都重复上述处理。随后,当累积量时间是“0”的状态已经继续了某个时间段时,在比较单元23中通过比较检测缓冲空闲时间测量单元21中所测量的分组缓冲F-单元空闲状态时间已经超过了传输时间(步骤S4的“是”,图4中时间“b”)。随后,比较单元23将“门通”信号输出到各个时钟门单元24、25和26。以这种方法,暂停了从这些时钟门单元24、25和26到各个分组处理单元13、15和17的时钟信号的供应(步骤S5,时钟供应操作改变步骤)。随后,如上所述,只要在缓冲空闲时间测量单元21中所测量的分组缓冲F-单元空闲状态时间大于传输时间(图4中从时间“b”到时间“c”),就继续上述时钟信号供应的暂停。
此后,当将分组数据输入到分组缓冲F-单元12并因而缓冲空闲时间测量单元21检测到来自分组缓冲F-单元12的累积量信号从“0”改变到“0”之外的值时,即,再次累积一个或多个分组(步骤S1,步骤S2的“否”,缓冲空闲时间测量步骤,图4中时间“c”处或之后),清除缓冲空闲状态时间(设置为“0”)(步骤S6),并且恢复对分组处理单元13、15和17的时钟供应(步骤S7,时钟供应操作改变步骤)。即,由于缓冲空闲状态时间变为“0”,所以比较单元23将“门关”信号输出到各个门单元24、25和26。以这种方式,这些门单元24、25和26进入了这样的状态,即,它们将时钟信号继续供应到各个分组处理单元13、15和17。随后,在分组处理单元等中对分组缓冲F-单元12中所累积的一个或多个分组进行处理。
如上所已经描述的,根据本发明的该示例性实施例,对其间在分组缓冲F-单元12中没有分组数据存在的时间进行测量,并且根据所测量的其间没有分组数据存在的时间来改变对分组处理单元13、15和17的时钟信号的供应操作。例如,当其间不累积分组数据的时间超过了用于一个分组的一系列处理所需要的时间时,即超过了传输时间时,暂停时钟信号的供应。以这种方法,仅当没有累积要处理的分组时,才暂停对分组处理单元的时钟信号的供应。因此,能够降低功耗,而对吞吐量不造成任何影响。同时,当在分组缓冲F-单元12中累积了分组数据时,恢复时钟信号的供应。因此,能够迅速地恢复对该分组数据的处理,并且能够抑制吞吐量的减小。
注意,在以上描述中图示了这样的示例,其中当在分组缓冲F-单元12中没有分组存在的状态超过了确定的时间(传输时间)时,暂停对分组处理单元等的时钟信号的供应。这种情况中,时钟控制单元20可以将供应的时钟的频率设置在较低值,并且将具有降低的频率的时钟信号供应到分组处理单元等,而不是完全停止时钟信号的供应。甚至用这种配置,当分组缓冲F-单元12中不存在要处理的分组时,也能够减低在时钟供应操作中所涉及的功耗。
另外,虽然将三个分组处理单元和两个时钟转换单元的情况示作分组处理单元的一个示例,如以上描述中图2所示,该分组处理单元位于分组缓冲F-单元12的后级并且用于对分组数据进行处理,但是不限于那种配置。可以将N个分组处理单元和(N-1)个时钟转换单元(N=1,2,3,...)布置在分组缓冲F-单元12的后级。另外,可以布置任意其它数量的分组处理单元。
能够将根据本发明示例性实施例的分组处理装置应用于其中将分组数据的输入置于待机状态的分组处理装置(诸如,路由器和切换装置)。
尽管参考本发明的示例性实施例已经具体示出并且描述了本发明,但本发明不限于这些实施例。本领域普通技术人员将理解,在不背离权利要求所定义的本发明的精神和范围的情况下,可以在其中做出形式上和细节上的各种改变。

Claims (14)

1.一种分组处理装置,包括:
分组缓冲单元,临时地保存分组数据;
分组处理单元,对从所述分组缓冲单元输出的分组数据进行处理;
时钟供应单元,将时钟信号供应到所述分组处理单元;以及
控制单元,基于所述分组缓冲单元中所述分组数据的累积量来检测指示其间在所述分组缓冲单元中没有分组数据存在的时间的缓冲空闲时间,并且根据所述缓冲空闲时间来对所述时钟供应单元的操作状态进行控制。
2.根据权利要求1所述的分组处理装置,其中,所述控制单元对所述时钟供应单元的操作状态进行控制,使得根据所述缓冲空闲时间暂停所述时钟信号的供应操作。
3.根据权利要求1所述的分组处理装置,其中,所述控制单元对所述时钟供应单元的操作状态进行控制,使得根据所述缓冲空闲时间将具有相对较低值的频率的时钟信号供应到所述分组处理单元。
4.根据权利要求1所述的分组处理装置,其中,所述控制单元包括:
缓冲空闲时间检测单元,对所述缓冲空闲时间进行检测;
比较单元,将所述缓冲空闲时间与比较参考时间做比较,并且基于所述比较结果对所述时钟供应单元的所述操作状态进行控制,所述比较参考时间提前被确定。
5.根据权利要求4所述的分组处理装置,其中,所述比较参考时间是在所述分组处理单元中对所述分组数据进行处理所需要的时间。
6.根据权利要求5所述的分组处理装置,其中,所述比较单元对所述时钟供应单元的所述操作状态进行控制,使得当所述缓冲空闲时间比所述比较参考时间长时,暂停所述时钟信号的供应。
7.根据权利要求1所述的分组处理装置,其中,所述控制单元对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中存在所述分组数据的状态改变为在所述分组缓冲单元中没有分组数据存在的状态时,暂停所述时钟信号的供应操作。
8.根据权利要求7所述的分组处理装置,其中,所述控制单元对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中没有分组数据存在的状态改变为在所述分组缓冲单元中存在所述分组数据的状态时,开始所述时钟信号的供应操作。
9.一种存储在分组处理装置中的计算机程序,所述计算机程序包括:
基于分组缓冲单元中分组数据的累积量来对指示其间在所述分组缓冲单元中没有分组数据存在的时间的缓冲空闲时间进行测量,所述分组缓冲单元被配置为临时地保存所述分组数据;以及
根据所述缓冲空闲时间来对时钟供应单元的操作状态进行控制,所述时钟供应单元被配置为将时钟信号供应到所述分组处理单元,所述分组处理单元被配置为对从所述分组缓冲单元输出的所述分组数据进行处理。
10.根据权利要求9所述的计算机程序,进一步包括:对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中存在所述分组数据的状态改变为在所述分组缓冲单元中没有分组数据存在的状态时,暂停所述时钟信号的供应操作。
11.根据权利要求10所述的计算机程序,进一步包括:对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中没有分组数据存在的状态改变为在所述分组缓冲单元中存在所述分组数据的状态时,开始所述时钟信号的供应操作。
12.一种时钟控制方法,包括:
基于在分组缓冲单元中分组数据的累积量来对指示其间在所述分组缓冲单元内没有分组数据存在的时间的缓冲空闲时间进行测量,所述分组缓冲单元被配置为临时地存储所述分组数据;以及
根据所述缓冲空闲时间来对时钟供应单元的操作状态进行控制,所述时钟供应单元被配置为将时钟信号供应到所述分组处理单元,所述分组处理单元被配置为对从所述分组缓冲单元输出的所述分组数据进行处理。
13.根据权利要求12所述的时钟控制方法,进一步包括:对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中存在所述分组数据的状态改变为在所述分组缓冲单元中没有分组数据存在的状态时,暂停所述时钟信号的供应操作。
14.根据权利要求13所述的时钟控制方法,进一步包括:对所述时钟供应单元进行控制,使得当在所述分组缓冲单元中没有分组数据存在的状态改变为在所述分组缓冲单元中存在所述分组数据的状态时,开始所述时钟信号的供应操作。
CNA2009101321723A 2008-04-23 2009-04-23 分组处理装置 Pending CN101567850A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510232361.3A CN104898819B (zh) 2008-04-23 2009-04-23 分组处理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008111943A JP4962396B2 (ja) 2008-04-23 2008-04-23 パケット処理装置
JP2008111943 2008-04-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510232361.3A Division CN104898819B (zh) 2008-04-23 2009-04-23 分组处理装置

Publications (1)

Publication Number Publication Date
CN101567850A true CN101567850A (zh) 2009-10-28

Family

ID=41091810

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2009101321723A Pending CN101567850A (zh) 2008-04-23 2009-04-23 分组处理装置
CN201510232361.3A Active CN104898819B (zh) 2008-04-23 2009-04-23 分组处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201510232361.3A Active CN104898819B (zh) 2008-04-23 2009-04-23 分组处理装置

Country Status (4)

Country Link
US (1) US8279787B2 (zh)
EP (1) EP2113823B1 (zh)
JP (1) JP4962396B2 (zh)
CN (2) CN101567850A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007703B2 (ja) * 2008-05-19 2012-08-22 日本電気株式会社 パケット処理装置、パケット制御方法及びパケット制御プログラム
JP5482466B2 (ja) * 2010-06-03 2014-05-07 富士通株式会社 データ転送装置及びデータ転送装置の動作周波数制御方法
US9880603B1 (en) 2013-03-13 2018-01-30 Juniper Networks, Inc. Methods and apparatus for clock gating processing modules based on hierarchy and workload
US9477257B1 (en) 2013-03-13 2016-10-25 Juniper Networks, Inc. Methods and apparatus for limiting a number of current changes while clock gating to manage power consumption of processor modules
JP5948361B2 (ja) * 2014-03-28 2016-07-06 株式会社Pfu 情報処理装置、および、出力調整方法
US9698781B1 (en) * 2016-05-26 2017-07-04 Intel Corporation Dynamic clock gating frequency scaling
KR102618563B1 (ko) * 2016-07-01 2023-12-27 삼성전자주식회사 집적 회로 장치와 이를 포함하는 전자 장치
US11175836B2 (en) * 2019-03-01 2021-11-16 Qualcomm Incorporated Enhanced data clock operations in memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340751A (zh) * 2000-09-01 2002-03-20 Lg电子株式会社 中央处理单元调度方法和装置
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
US20060080566A1 (en) * 2001-03-21 2006-04-13 Sherburne Robert W Jr Low power clocking systems and methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461266A (en) * 1990-11-27 1995-10-24 Hitachi, Ltd. Power consumption control system
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JPH10275140A (ja) * 1997-03-31 1998-10-13 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JP3573957B2 (ja) * 1998-05-20 2004-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ内のプロセッサの動作速度制御方法及びコンピュータ
JP4256546B2 (ja) * 1999-08-24 2009-04-22 パナソニック株式会社 ストリーム多重分離装置
GB2355899A (en) * 1999-10-29 2001-05-02 Oak Technology Inc Multistage digital processor with dedicated stage clock controllers
JP3877518B2 (ja) * 2000-12-13 2007-02-07 松下電器産業株式会社 プロセッサの電力制御装置
JP3819242B2 (ja) * 2001-02-09 2006-09-06 株式会社日立製作所 断続信号を扱う無線通信装置
US6785831B2 (en) * 2001-12-06 2004-08-31 Matsushita Electric Industrial Co., Ltd. Power consumption management apparatus
JP2003304224A (ja) * 2002-04-08 2003-10-24 Toshiba Corp データ伝送装置
JP2004078581A (ja) * 2002-08-19 2004-03-11 Nec Corp 通信データ処理回路
JP4093034B2 (ja) * 2002-12-02 2008-05-28 オンキヨー株式会社 コンテンツ送受信システム及びコンテンツ送信装置
JP2004274099A (ja) * 2003-03-05 2004-09-30 Nec Corp パケット処理回路
JP2005286749A (ja) * 2004-03-30 2005-10-13 Matsushita Electric Ind Co Ltd 映像復号化装置およびそれを用いた映像伝送システム
US7206950B2 (en) * 2004-06-16 2007-04-17 Matsushita Electric Industrial Co., Ltd. Processor system, instruction sequence optimization device, and instruction sequence optimization program
JP2006101029A (ja) * 2004-09-28 2006-04-13 Matsushita Electric Ind Co Ltd データ受信装置
JP2006345278A (ja) * 2005-06-09 2006-12-21 Fujifilm Holdings Corp 画像処理回路の消費電力低減方法及びその装置
US8250394B2 (en) * 2006-03-31 2012-08-21 Stmicroelectronics International N.V. Varying the number of generated clock signals and selecting a clock signal in response to a change in memory fill level
JP2008052487A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd ディジタル信号処理装置およびディジタル信号処理端末

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6647502B1 (en) * 1999-07-13 2003-11-11 Sony Corporation Method and apparatus for providing power based on the amount of data stored in buffers
CN1340751A (zh) * 2000-09-01 2002-03-20 Lg电子株式会社 中央处理单元调度方法和装置
US20060080566A1 (en) * 2001-03-21 2006-04-13 Sherburne Robert W Jr Low power clocking systems and methods

Also Published As

Publication number Publication date
JP4962396B2 (ja) 2012-06-27
CN104898819B (zh) 2018-11-09
US20090268629A1 (en) 2009-10-29
CN104898819A (zh) 2015-09-09
EP2113823A3 (en) 2016-06-15
EP2113823B1 (en) 2021-04-21
EP2113823A2 (en) 2009-11-04
US8279787B2 (en) 2012-10-02
JP2009267548A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
CN101567850A (zh) 分组处理装置
EP2453612B1 (en) Bus control device
US7340618B2 (en) System and method for regulating system power by controlling memory usage based on an overall system power measurement
JPH1117708A (ja) Atmスイッチシステムの入力バッファ制御装置及び論理バッファサイズ決定方法
CN104182332B (zh) 判断资源泄漏、预测资源使用情况的方法及装置
CN107248892B (zh) 一种安检设备的监控系统
CN105308906A (zh) 时间上高效的计数器和计量器架构
JP5206040B2 (ja) パケット処理装置、省電力装置及び電源供給方法
CN105589772A (zh) 检测fpga芯片逻辑挂死的方法和装置
US20050210305A1 (en) Data processor for controlling voltage supplied for processing
CN101567791A (zh) 通信设备中的电源控制方法和电路
JP2007074607A (ja) クロック制御を用いた低消費電力化データ処理回路
CN101588301B (zh) 分组处理器、分组控制方法以及分组控制程序
CN1333529C (zh) 一种电子设备中时钟信号检测方法和装置
CN101277268B (zh) 处理数据包的设备和处理数据包的方法
CN101634939A (zh) 一种快速寻址装置和方法
JP5978792B2 (ja) 伝送装置及び伝送方法
US20070189296A1 (en) Data transmission circuit and method for controlling the data transmission circuit
JP2004364169A (ja) ネットワークノード、ネットワークシステム及び通信状態調整方法
JP2001168776A (ja) 端末データ収集方法
US20140281091A1 (en) Method and apparatus for identifying cause of interrupt
CN108595367A (zh) 一种基于局域网内计算机集群的服务器系统
US20100281237A1 (en) Information processing apparatus, information processing method, and computer-readable storage medium
JPH07152700A (ja) コンピュータシステムの負荷均衡化方式
CN113949706B (zh) 移动边缘计算节点的选择方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091028