CN105589772A - 检测fpga芯片逻辑挂死的方法和装置 - Google Patents
检测fpga芯片逻辑挂死的方法和装置 Download PDFInfo
- Publication number
- CN105589772A CN105589772A CN201510483833.2A CN201510483833A CN105589772A CN 105589772 A CN105589772 A CN 105589772A CN 201510483833 A CN201510483833 A CN 201510483833A CN 105589772 A CN105589772 A CN 105589772A
- Authority
- CN
- China
- Prior art keywords
- fpga chip
- chip logic
- fifo
- critical parameter
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请提供了检测网络设备中FPGA芯片逻辑挂死的方法和装置。本发明包括:检测网络设备得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件,如果是,确定本网络设备中FPGA芯片逻辑挂死。本发明能够检测FPGA芯片逻辑是否出现挂死。
Description
技术领域
本申请涉及网络通信技术,特别涉及检测现场可编程门阵列(FPGA:Field-ProgrammableGateArray)芯片逻辑挂死的方法和装置。
背景技术
目前,网络转发设备中用FPGA芯片对报文进行逻辑快速转发,以分担CPU的报文分析和转发的工作量,提高报文转发性能。使用FPGA芯片进行报文转发,一方面使CPU从疲劳应对高速数据流量处理中解脱,加快了报文的分类处理速度,另一方面使报文转发的稳定性更为可靠。
在网络通信中,网络转发设备最致命的问题就是FPGA芯片逻辑出现挂死,造成整体网络的中断。对于FPGA芯片而言,FPGA芯片只是个硬件电路,无法断定自己的工作状态是正常态还是挂死状态,因此,一种检测FPGA芯片逻辑是否出现挂死的方法是目前亟待解决的技术问题。
发明内容
本申请提供了检测网络设备中FPGA芯片逻辑挂死的方法和装置,以检测FPGA芯片逻辑是否出现挂死。
本申请提供的技术方案包括:
一种检测网络设备中FPGA芯片逻辑挂死的方法,该方法应用于网络设备,包括:
检测本网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数;
判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件,如果是,确定本网络设备中FPGA芯片逻辑挂死。
一种网络设备中FPGA芯片逻辑的软复位方法,该方法应用于网络设备,包括:
在通过权利要求1至6任一方法确定本网络设备中FPGA芯片逻辑挂死时,控制本网络设备中所有FPGA逻辑接口停止收发报文,并控制所述FPGA芯片逻辑执行软复位;
其中,控制所述FPGA芯片逻辑执行软复位时,维持所述网络设备上预先配置的表项不变。
一种检测网络设备中FPGA芯片逻辑挂死的装置,该装置应用于网络设备,包括:
检测单元,用于所述网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数;
判断单元,用于判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件;
确定单元,用于在所述判断单元的判断结果为是时,确定本网络设备中FPGA芯片逻辑挂死。
一种网络设备中FPGA芯片逻辑软复位装置,该装置应用于网络设备,包括:
第一控制单元,用于在确定本网络设备中FPGA芯片逻辑挂死时,控制本网络设备中所有FPGA逻辑接口停止收发报文;
第二控制单元,用于控制所述FPGA芯片逻辑执行软复位;
其中,控制所述FPGA芯片逻辑执行软复位时,维持所述网络设备上预先配置的表项不变。
由以上技术方案可以看出,本发明中,通过检测网络设备得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件,如果是,确定本网络设备中FPGA芯片逻辑挂死,即实现了检测FPGA芯片逻辑是否出现挂死的目的。
附图说明
图1为本发明提供的检测FPGA芯片逻辑挂死的方法流程图。
图2为本发明提供的FPGA芯片逻辑软复位的流程图;
图3为本发明提供的检测网络设备中FPGA芯片逻辑挂死的装置;
图4为本发明提供的软复位装置结构图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图和具体实施例对本发明进行详细描述。
本发明提供的方法包括图1所示的流程:
参见图1,图1为本发明提供的方法流程图。该流程应用于网络设备。本发明中,该网络设备是采用FPGA芯片进行报文转发的。
如图1所示,该流程可包括以下步骤:
步骤101,检测本网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数。
FPGA芯片逻辑挂死会造成报文停止转发从而导致网络中断,基于此,本发明可设定导致报文转发停止的原因作为FPGA芯片逻辑挂死的判定参数。下文举例描述判定参数,这里暂不赘述。
本发明中,检测网络设备的频率可预先设置,比如定时检测,或者每隔设定时间周期检测等,本发明并不具体限定。
步骤102,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件,如果是,确定本网络设备中FPGA芯片逻辑挂死。
至此,完成图1所示的流程。
通过图1所示的流程,本发明能够动态检测出网络设备中FPGA芯片逻辑是否挂死。
下面描述判定参数:
在实际应用中,导致报文转发停止的原因众多,本发明分析实际情况并结合对报文转发的创造性分析,总结出判定参数的以下几种方式。需要说明的是,各个方式描述的判定参数只是举例描述,并非用于限定本发明,在不影响本发明目的的前提下,其他可能导致报文转发停止的原因也可作为判定参数。
方式1:
本方式1下,判定参数可为:网络设备本地各个先入先出队列(FIFO)存放的报文数量和各个FIFO的空满状态。
在应用中,网络设备会针对经由本网络设备的每一路径生成FIFO,生成的FIFO用于缓存或传输经由该路径转发的报文。
还有,FIFO的空满状态至少有以下几种状态:非空状态、满状态、非满状态、空状态。
本方式1下,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件具体可为:
比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化,
在比较结果为没有变化时,判断检测出的该FIFO的空满状态是否为非空状态或满状态,如果是,确定判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定判定参数未满足设定的FPGA芯片逻辑挂死条件。
本方式1下,在上述的比较结果为有变化时,则表示FPGA芯片逻辑处于正常工作状态,不再详细描述。
举例描述:
比如,网络设备本地存放3个FIFO,分别为:第一FIFO、第二FIFO、第三FIFO,则在方式1下,检测第一FIFO所存放的报文数量、以及检测第一FIFO的空满状态;检测第二FIFO所存放的报文数量、以及检测第二FIFO的空满状态;检测第三FIFO所存放的报文数量、以及检测第三FIFO的空满状态;
比较检测出的第一FIFO存放的报文数量与上一次检测出的第一FIFO存放的报文数量,以及比较检测出的第二FIFO存放的报文数量与上一次检测出的第二FIFO存放的报文数量,比较检测出的第三FIFO存放的报文数量与上一次检测出的第三FIFO存放的报文数量;
当发现检测出的第三FIFO存放的报文数量与上一次检测出的第三FIFO存放的报文数量相比没有变化,则判断第三FIFO的空满状态,发现第三FIFO的空满状态为非空状态或满状态,按照正常逻辑而言,如果第三FIFO的空满状态为非空状态或满状态,则表示第三FIFO存放的报文数量是实时有变化的,即检测出的第三FIFO存放的报文数量应该与上一次检测出的第三FIFO存放的报文数量相比发生变化,而此时却比较出检测的第三FIFO存放的报文数量与上一次检测出的第三FIFO存放的报文数量相比没有变化,该比较结果与第三FIFO的空满状态矛盾,即认为FPGA芯片逻辑挂死。
方式2:
本方式2下,判定参数可为:网络设备本地各个FIFO的溢出状态。
在应用中,FIFO的溢出状态有以下几种:读溢出(underflow)状态、写溢出(overflow)状态、非underflow状态、非overflow状态。
本方式2下,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件具体可为:
判断检测出的任一FIFO的溢出状态是否为读溢出underflow状态或者为写溢出overflow状态,如果是,确定判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定判定参数未满足设定的FPGA芯片逻辑挂死条件。
举例描述:
比如,如上描述的网络设备本地存放3个FIFO,分别为:第一FIFO、第二FIFO、第三FIFO,则本方式2下,检测第一FIFO的溢出状态;检测第二FIFO的溢出状态;检测第三FIFO的溢出状态;
结果发现第一FIFO的溢出状态为underflow状态或者overflow状态,则认为FPGA芯片逻辑挂死。
方式3:
本方式3下,判定参数可为:网络设备本地各个FIFO存放的报文数量和网络设备上各个与FIFO对应的逻辑转发模块的状态。
在应用中,网络设备上会存在用于管理经由本网络设备的路径的逻辑转发模块,再结合上面方式1描述的FIFO是针对路径生成的,则针对同一路径,针对该路径生成的FIFO与用于管理该路径的逻辑转发模块之间应该有联系,为便于描述,本发明中,当FIFO与逻辑转发模块都是针对同一路径时,则认为FIFO与逻辑转发模块之间存在对应关系。
在应用中,逻辑转发模块用于控制其管理的路径上的报文转发。通常,逻辑转发模块的状态有空闲状态(IDLE)和非空闲状态,其中,当逻辑转发模块的状态为IDLE时,表示此时该路径上没有报文处理,即该路径上的报文数量没有变化。
在应用中,网络设备会记录每一逻辑转发模块的状态所维持的时间。
本方式3下,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件具体可为:
比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化,
在比较结果为有变化时,判断检测出的与该FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间,如果是,确定判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定判定参数未满足设定的FPGA芯片逻辑挂死条件。这里的设定时间可根据报文实际转发情况设置,其至少大于两次检测FPGA芯片逻辑挂死判定参数的间隔时间。
举例描述:
比如,如上描述的网络设备本地存放3个FIFO,分别为:第一FIFO、第二FIFO、第三FIFO,则本方式3下,检测第一FIFO所存放的报文数量、以及检测第一FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间;检测第二FIFO所存放的报文数量、以及检测第二FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间;检测第三FIFO所存放的报文数量、以及检测第三FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间;
比较检测出的第一FIFO存放的报文数量与上一次检测出的第一FIFO存放的报文数量,以及比较检测出的第二FIFO存放的报文数量与上一次检测出的第二FIFO存放的报文数量,比较检测出的第三FIFO存放的报文数量与上一次检测出的第三FIFO存放的报文数量;
当发现检测出的第一FIFO存放的报文数量与上一次检测出的第一FIFO存放的报文数量相比有变化,判断第一FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间,按照正常逻辑而言,如果第一FIFO对应的逻辑转发模块的状态为非工作状态且所述非工作状态维持设定时间,则表示第一FIFO存放的报文数量是没有变化的,而此时比较出检测的第一FIFO存放的报文数量与上一次检测出的第一FIFO存放的报文数量相比有变化,该比较结果与第一FIFO对应的逻辑转发模块的状态为非工作状态且所述非工作状态维持设定时间相矛盾,即认为FPGA芯片逻辑挂死。
方式4:
本方式4下,判定参数可为:网络设备中调用例化的IPCORE的IPCORE接口的接口状态信息。
这里,IPCORE接口为虚拟接口,其用于和FPGA芯片上被指定的接口相互协调工作。例如,高速报文传输HIGIG口逻辑中例化的HIGIGCORE接口、interlaken逻辑中例化的ilk_core接口等。
本方式4下,判断判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:
判断检测出的至少一个IPCORE接口的接口状态信息是否为设定的异常接口状态信息,如果是,确定检测出的FPGA芯片逻辑挂死判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定检测出的FPGA芯片逻辑挂死判定参数未满足设定的FPGA芯片逻辑挂死条件。
以高速报文传输HIGIG口逻辑中例化的HIGIGCORE接口为例,当HIGIGCORE接口的连接状态为非linkup状态,如果此时出现了大量报文的统计,则认为此时HIGIGCORE接口的状态信息为异常接口状态信息,认为逻辑挂死。
再以interlaken逻辑中例化的ilk_core,如果此时ilk_core接口的连接状态为非linkup状态,但此时ilk_core中的irx_overflow、rdc_overflow、itx_overflow、itx_underflow等出现异常统计,认为逻辑挂死。
以上对本发明提供的FPGA芯片逻辑挂死判定参数的四种实现方式进行了描述。
优选地,本发明中,为避免误判FPGA芯片逻辑挂死,上述在步骤102中,确定本网络设备中FPGA芯片逻辑挂死可包括:
若本次为连续的第M次检测出所述判定参数满足设定的FPGA芯片逻辑挂死条件,则确定本网络设备中FPGA芯片逻辑挂死;
其中,M为预设的检测次数阈值,可根据实际情况设置,比如设置为3或者其他值等,本发明并不具体限定。
以上对本发明提供的FPGA芯片逻辑挂死的检测方法进行了描述。
在现有技术中,当网络设备出现FPGA芯片逻辑挂死时,通常是人工在线进行修复,具体是人工通过输入命令行重新启动逻辑插卡(包含FPGA芯片)、或者对故障单板热插拔甚至重启整个网络设备设备。重启逻辑插卡,触发上电复位,将FPGA芯片逻辑内部的状态初始化,一般称其为硬复位。硬复位仅会发生一次,而且会将所有在网络设备预先配置的表项比如寄存器和内存表项都清零,造成网络设备所需的表项均需要平台软件重新配置。故障单板热插拔、重启设备均会触发硬复位
本发明中,为避免硬复位带来的缺陷,提供了一种FPGA芯片逻辑软复位的流程。
参见图2,图2为本发明提供的FPGA芯片逻辑软复位流程图。在通过如上描述的确定网络设备中FPGA芯片逻辑挂死时,如图2所示,该流程可包括以下步骤:
步骤201,控制本网络设备中所有FPGA逻辑接口停止收发报文。
本发明中,之所以控制本网络设备中所有FPGA逻辑接口停止收发报文,目的是防止对复位中的逻辑转发模块造成冲击。
步骤202,控制FPGA芯片逻辑执行软复位。
本发明中,是控制FPGA芯片中的逻辑(相当于软件)执行复位,而并非是控制FPGA芯片(相当于硬件)或者FPGA芯片所在的逻辑插卡(相当于硬件)复位,因此,这和现有的硬复位是不同的。为和现有的硬复位区分,本发明中的复位称为软复位。
在本发明中,因为仅仅是控制FPGA芯片中的逻辑执行软复位,这能够保证FPGA芯片逻辑执行软复位时,网络设备被配置的表项比如上述的寄存器和内存表项维持不变,这样就可以避免重新配置表项,达到高效恢复的目的。
本发明中,步骤202中的控制FPGA芯片逻辑执行软复位仅仅是控制FPGA芯片中的逻辑初始化,具体地,控制FPGA芯片逻辑执行软复位具体为:
1),将所有逻辑转发模块的状态复位到IDLE状态并保持一段有效时间,且将所有逻辑转发模块的状态计数器全部清零;
2),清空所有针对路径生成的用于缓存或传输的FIFO,具体为:调整各FIFO的读写指针为初始值,在FIFO为包级FIFO时,还要复位包起始指针,对溢出状态为overflow或underflow的FIFO,对该FIFO的溢出状态清零。
3)、清空用于所有存放查表命令信息的FIFO,同时对于所有查表返回的数据也需要清空。
4)、清除并初始化查表查DDR或寄存器表项的信号数据。
优选地,当通过网络设备中IPCORE接口的接口状态信息为设定的异常接口状态信息确定网络设备中FPGA芯片逻辑挂死时,上述步骤202中的控制所述FPGA芯片逻辑执行软复位进一步包括:
确定出接口状态信息为异常接口状态信息的IPCORE接口;
控制该确定出的IPCORE接口进行软复位。
也即,本发明中,当通过网络设备中IPCORE接口的接口状态信息为设定的异常接口状态信息确定网络设备中FPGA芯片逻辑挂死时,只是有针对性地对出接口状态信息为异常接口状态信息的IPCORE接口单独进行软复位,并不会同时将所有IPCORE接口进行软复位,这能使软复位处理更加细腻准确有效。
本发明中,当所述FPGA芯片逻辑执行完软复位后,为保证FPGA芯片逻辑继续执行报文转发,还需控制本网络设备中所有停止转发报文的FPGA逻辑接口重新恢复收发报文。
至此,完成本发明提供的方法描述。
下面对本发明提供的装置进行描述:
参见图3,图3为本发明提供的检测网络设备中FPGA芯片逻辑挂死的装置,该装置应用于网络设备,如图3所示,该装置可包括:
检测单元,用于所述网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数;
判断单元,用于判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件;
确定单元,用于在所述判断单元的判断结果为是时,确定本网络设备中FPGA芯片逻辑挂死。
优选地,所述判定参数为:网络设备本地各个先入先出队列FIFO存放的报文数量和各个FIFO的空满状态,所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化;在比较结果为没有变化时,判断检测出的该FIFO的空满状态是否为非空状态或满状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
或者,优选地,所述判定参数为:网络设备本地各个FIFO的溢出状态;所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:判断检测出的任一FIFO的溢出状态是否为读溢出underflow状态或者为写溢出overflow状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
或者,优选地,所述判定参数为:网络设备本地各个FIFO存放的报文数量和网络设备上各个与FIFO对应的逻辑转发模块的状态;所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化,在比较结果为有变化时,判断检测出的与该FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
或者,优选地,判定参数为:本网络设备中调用例化的IP核IPCORE的IPCORE接口的接口状态信息;判断单元判断检测出的FPGA芯片逻辑挂死判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:判断检测出的至少一个IPCORE接口的接口状态信息是否为设定的异常接口状态信息,如果是,确定检测出的FPGA芯片逻辑挂死判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定检测出的FPGA芯片逻辑挂死判定参数未满足设定的FPGA芯片逻辑挂死条件。
优选地,所述确定单元确定本网络设备中FPGA芯片逻辑挂死包括:若本次为连续的第M次检测出所述判定参数满足设定的FPGA芯片逻辑挂死条件,则确定本网络设备中FPGA芯片逻辑挂死;
其中,M为预设的检测次数阈值。
至此,完成图3所示的装置描述。
参见图4,图4为本发明提供的软复位装置结构图,该装置应用于网络设备,包括:
第一控制单元,用于在确定本网络设备中FPGA芯片逻辑挂死时,控制本网络设备中所有FPGA逻辑接口停止收发报文;
第二控制单元,用于控制所述FPGA芯片逻辑执行软复位;
其中,控制所述FPGA芯片逻辑执行软复位时,维持所述网络设备上预先配置的表项不变。
优选地,本发明中,当通过本网络设备中IPCORE接口的接口状态信息为设定的异常接口状态信息确定本网络设备中FPGA芯片逻辑挂死时,所述第二控制单元进一步确定出接口状态信息为异常接口状态信息的IPCORE接口,控制该确定出的IPCORE接口进行软复位。
至此,完成图4所示的装置描述。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (13)
1.一种检测网络设备中FPGA芯片逻辑挂死的方法,其特征在于,该方法应用于网络设备,包括:
检测本网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数;
判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件,
如果是,确定本网络设备中FPGA芯片逻辑挂死。
2.根据权利要求1所述的方法,所述判定参数为:网络设备本地各个先入先出队列FIFO存放的报文数量和各个FIFO的空满状态;
所述判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:
比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化;
在比较结果为没有变化时,判断检测出的该FIFO的空满状态是否为非空状态或满状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
3.根据权利要求1所述的方法,其特征在于,所述判定参数为:网络设备本地各个FIFO的溢出状态;
所述判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:
判断检测出的任一FIFO的溢出状态是否为读溢出underflow状态或者为写溢出overflow状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
4.根据权利要求1所述的方法,其特征在于,所述判定参数为:网络设备本地各个FIFO存放的报文数量和网络设备上各个与FIFO对应的逻辑转发模块的状态;
所述判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:
比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化,
在比较结果为有变化时,判断检测出的与该FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
5.根据权利要求1所述的方法,其特征在于,所述判定参数为:本网络设备中调用例化的IP核IPCORE的IPCORE接口的接口状态信息;
所述判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:
判断检测出的至少一个IPCORE接口的接口状态信息是否为设定的异常接口状态信息,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件。
6.根据权利要求1所述的方法,其特征在于,所述确定本网络设备中FPGA芯片逻辑挂死包括:
若本次为连续的第M次检测出所述判定参数满足设定的FPGA芯片逻辑挂死条件,则确定本网络设备中FPGA芯片逻辑挂死;
其中,M为预设的检测次数阈值。
7.一种网络设备中FPGA芯片逻辑的软复位方法,其特征在于,该方法应用于网络设备,包括:
在通过权利要求1至6任一方法确定本网络设备中FPGA芯片逻辑挂死时,控制本网络设备中所有FPGA逻辑接口停止收发报文,并控制所述FPGA芯片逻辑执行软复位;
其中,控制所述FPGA芯片逻辑执行软复位时,维持所述网络设备上预先配置的表项不变。
8.根据权利要求7所述的方法,其特征在于,当通过本网络设备中IPCORE接口的接口状态信息为设定的异常接口状态信息确定本网络设备中FPGA芯片逻辑挂死时,所述控制所述FPGA芯片逻辑执行软复位进一步包括:
确定出接口状态信息为异常接口状态信息的IPCORE接口;
控制该确定出的IPCORE接口进行软复位。
9.一种检测网络设备中FPGA芯片逻辑挂死的装置,其特征在于,该装置应用于网络设备,包括:
检测单元,用于所述网络设备,得到预先指定的用于判断本网络设备中FPGA芯片是否逻辑挂死的判定参数;
判断单元,用于判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件;
确定单元,用于在所述判断单元的判断结果为是时,确定本网络设备中FPGA芯片逻辑挂死。
10.根据权利要求9所述的装置,其特征在于,
所述判定参数为:网络设备本地各个先入先出队列FIFO存放的报文数量和各个FIFO的空满状态,所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化;在比较结果为没有变化时,判断检测出的该FIFO的空满状态是否为非空状态或满状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件;或者,
所述判定参数为:网络设备本地各个FIFO的溢出状态;所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:判断检测出的任一FIFO的溢出状态是否为读溢出underflow状态或者为写溢出overflow状态,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件;或者,
所述判定参数为:网络设备本地各个FIFO存放的报文数量和网络设备上各个与FIFO对应的逻辑转发模块的状态;所述判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:比较检测出的任一FIFO存放的报文数量相比上一次检测出的该FIFO存放的报文数量是否有变化,在比较结果为有变化时,判断检测出的与该FIFO对应的逻辑转发模块的状态是否为非工作状态且所述非工作状态维持设定时间,如果是,确定所述判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定所述判定参数未满足设定的FPGA芯片逻辑挂死条件;或者,
判定参数为:本网络设备中调用例化的IP核IPCORE的IPCORE接口的接口状态信息;判断单元判断所述判定参数是否满足设定的FPGA芯片逻辑挂死条件包括:判断检测出的至少一个IPCORE接口的接口状态信息是否为设定的异常接口状态信息,如果是,确定检测出的FPGA芯片逻辑挂死判定参数满足设定的FPGA芯片逻辑挂死条件,否则,确定检测出的FPGA芯片逻辑挂死判定参数未满足设定的FPGA芯片逻辑挂死条件。
11.根据权利要求10所述的装置,其特征在于,所述确定单元确定本网络设备中FPGA芯片逻辑挂死包括:若本次为连续的第M次检测出所述判定参数满足设定的FPGA芯片逻辑挂死条件,则确定本网络设备中FPGA芯片逻辑挂死;
其中,M为预设的检测次数阈值。
12.一种网络设备中FPGA芯片逻辑软复位装置,其特征在于,该装置应用于网络设备,包括:
第一控制单元,用于在确定本网络设备中FPGA芯片逻辑挂死时,控制本网络设备中所有FPGA逻辑接口停止收发报文;
第二控制单元,用于控制所述FPGA芯片逻辑执行软复位;
其中,控制所述FPGA芯片逻辑执行软复位时,维持所述网络设备上预先配置的表项不变。
13.根据权利要求12所述的装置,其特征在于,当通过本网络设备中IPCORE接口的接口状态信息为设定的异常接口状态信息确定本网络设备中FPGA芯片逻辑挂死时,所述第二控制单元进一步确定出接口状态信息为异常接口状态信息的IPCORE接口,控制该确定出的IPCORE接口进行软复位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510483833.2A CN105589772A (zh) | 2015-08-07 | 2015-08-07 | 检测fpga芯片逻辑挂死的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510483833.2A CN105589772A (zh) | 2015-08-07 | 2015-08-07 | 检测fpga芯片逻辑挂死的方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105589772A true CN105589772A (zh) | 2016-05-18 |
Family
ID=55929371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510483833.2A Pending CN105589772A (zh) | 2015-08-07 | 2015-08-07 | 检测fpga芯片逻辑挂死的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105589772A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106250349A (zh) * | 2016-08-08 | 2016-12-21 | 浪潮(北京)电子信息产业有限公司 | 一种高能效异构计算系统 |
CN106443423A (zh) * | 2016-08-30 | 2017-02-22 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
CN106506265A (zh) * | 2016-10-25 | 2017-03-15 | 杭州迪普科技股份有限公司 | 检测fpga芯片挂死的方法及装置 |
CN107506279A (zh) * | 2017-08-18 | 2017-12-22 | 江苏微锐超算科技有限公司 | Fpga器件的性能控制方法及装置 |
CN109491713A (zh) * | 2018-11-02 | 2019-03-19 | 南京贝伦思网络科技股份有限公司 | 一种基于网络芯片的检测挂死恢复方法 |
CN110764939A (zh) * | 2018-07-26 | 2020-02-07 | 迈普通信技术股份有限公司 | 监控装置、方法及可编程芯片 |
CN111104240A (zh) * | 2019-11-28 | 2020-05-05 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fpga故障自恢复的电路及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246582A (zh) * | 2012-02-07 | 2013-08-14 | 鼎桥通信技术有限公司 | 一种fpga故障检测方法和装置 |
CN104243979A (zh) * | 2014-09-30 | 2014-12-24 | 广东威创视讯科技股份有限公司 | 基于qsys系统的图像处理异常的监控方法和系统 |
-
2015
- 2015-08-07 CN CN201510483833.2A patent/CN105589772A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246582A (zh) * | 2012-02-07 | 2013-08-14 | 鼎桥通信技术有限公司 | 一种fpga故障检测方法和装置 |
CN104243979A (zh) * | 2014-09-30 | 2014-12-24 | 广东威创视讯科技股份有限公司 | 基于qsys系统的图像处理异常的监控方法和系统 |
Non-Patent Citations (2)
Title |
---|
李海川: "同步fifo", 《HTTP://BLOG.51CTO.COM/LIHAICHUAN/1307686》 * |
郭兵: "《SOC技术原理与应用》", 30 April 2006, 北京:清华大学出版社 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106250349A (zh) * | 2016-08-08 | 2016-12-21 | 浪潮(北京)电子信息产业有限公司 | 一种高能效异构计算系统 |
CN106443423A (zh) * | 2016-08-30 | 2017-02-22 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
CN106443423B (zh) * | 2016-08-30 | 2019-10-11 | 中国电子科技集团公司第五十八研究所 | 基于Virtex架构的FPGA芯片二倍线故障测试法 |
CN106506265A (zh) * | 2016-10-25 | 2017-03-15 | 杭州迪普科技股份有限公司 | 检测fpga芯片挂死的方法及装置 |
CN106506265B (zh) * | 2016-10-25 | 2019-08-06 | 杭州迪普科技股份有限公司 | 检测fpga芯片挂死的方法及装置 |
CN107506279A (zh) * | 2017-08-18 | 2017-12-22 | 江苏微锐超算科技有限公司 | Fpga器件的性能控制方法及装置 |
CN110764939A (zh) * | 2018-07-26 | 2020-02-07 | 迈普通信技术股份有限公司 | 监控装置、方法及可编程芯片 |
CN109491713A (zh) * | 2018-11-02 | 2019-03-19 | 南京贝伦思网络科技股份有限公司 | 一种基于网络芯片的检测挂死恢复方法 |
CN109491713B (zh) * | 2018-11-02 | 2021-11-26 | 南京贝伦思网络科技股份有限公司 | 一种基于网络芯片的检测挂死恢复方法 |
CN111104240A (zh) * | 2019-11-28 | 2020-05-05 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fpga故障自恢复的电路及方法 |
CN111104240B (zh) * | 2019-11-28 | 2024-05-10 | 中国航空工业集团公司西安航空计算技术研究所 | 一种fpga故障自恢复的电路及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105589772A (zh) | 检测fpga芯片逻辑挂死的方法和装置 | |
CN102567109A (zh) | 中断分配方案 | |
CN102141951B (zh) | 芯片仿真系统及方法 | |
US9836298B2 (en) | Deployment rule system | |
US10305974B2 (en) | Ranking system | |
CN107870948A (zh) | 任务调度方法和装置 | |
CN110351149A (zh) | 一种维护网络数据转发平面的方法及装置 | |
CN109254922A (zh) | 一种服务器BMC Redfish功能的自动化测试方法及装置 | |
CN109828945A (zh) | 一种业务报文处理方法及系统 | |
CN106899436A (zh) | 一种云平台故障预测诊断系统 | |
US11750471B2 (en) | Method and apparatus for determining resource configuration of cloud service system | |
US7925728B2 (en) | Facilitating detection of hardware service actions | |
CN108733536A (zh) | 监控管理系统及方法 | |
CN107786382B (zh) | 接口选择方法、装置、测试控制台及测试系统 | |
CN109039695B (zh) | 业务故障处理方法、装置及设备 | |
CN110209548B (zh) | 服务控制方法、系统、电子设备及计算机可读存储介质 | |
CN104754328B (zh) | 一种分布式视频质量诊断方法 | |
US11646971B2 (en) | Limiting backpressure with bad actors | |
CN114327973A (zh) | 一种区块链故障处理方法、装置及设备 | |
CN110493071B (zh) | 消息系统资源均衡装置、方法及设备 | |
CN103970027B (zh) | 一种综合电子软件仿真环境中的遥测处理单元模拟方法 | |
CN113220554B (zh) | 检测程序代码的性能的方法和设备 | |
CN116841773B (zh) | 数据交互方法、装置、电子设备及存储介质 | |
US20240134731A1 (en) | Intelligent exposure of hardware latency statistics within an electronic device or system | |
CN114153684A (zh) | 一种部件监控方法、装置以及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 310052 Binjiang District Changhe Road, Zhejiang, China, No. 466, No. Applicant after: Xinhua three Technology Co., Ltd. Address before: 310052 Binjiang District Changhe Road, Zhejiang, China, No. 466, No. Applicant before: Huasan Communication Technology Co., Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160518 |