CN106506265B - 检测fpga芯片挂死的方法及装置 - Google Patents

Abstract

本申请提供一种检测FPGA芯片挂死的方法及装置，所述方法包括：在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；判断所述出错次数是否高于第二预设数值；若是，则确定所述FPGA芯片挂死。本申请通过收包统计值、发包统计值以及丢包统计值判断端口是否出错，并根据出错端口数便可确定FPGA芯片是否挂死，而不需要人工进行检测，提高了检测实时性。

Description

检测FPGA芯片挂死的方法及装置

技术领域

本申请涉及网络通信技术领域，尤其涉及一种检测FPGA芯片挂死的方法及装置。

背景技术

目前，网络设备中用FPGA（Field－Programmable Gate Array，现场可编程门阵列）芯片对报文进行业务处理，以分担CPU对报文处理分析的工作量，提高了报文的转发性能。使用FPGA芯片进行报文业务处理，一方面使CPU从疲劳应对高速数据流量处理中解脱，加快了报文的分类处理速度，另一方面使报文转发的稳定性更为可靠。因此，在网络通信中，FPGA芯片处于至关重要的地位，如果FPGA芯片出现挂死，将会造成业务中断的问题。

在相关技术中，通过管理设备的监控系统，管理人员实时观察网络设备的运行状态是否正常，如果不正常，则确定具体是哪一个网络设备出现异常，然后再确定是否为网络设备上的FPGA芯片挂死，如果是，则需要管理人员手动重启或热插播网络设备以恢复业务。然而这种通过人工检测FPGA芯片是否挂死的过程复杂繁琐，检测实时性差，无法及时地恢复业务。

发明内容

有鉴于此，本申请提供一种检测FPGA芯片挂死的方法及装置，以解决现有人工检测方式实时性差的问题。

根据本申请实施例的第一方面，提供一种检测FPGA芯片挂死的方法，所述方法可包括：

在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；

判断所述出错次数是否高于第二预设数值；

若是，则确定所述FPGA芯片挂死。

根据本申请实施例的第二方面，提供一种检测FPGA芯片挂死的装置，所述装置可包括：

端口统计单元，用于在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；

判断单元，用于判断所述出错次数是否高于第二预设数值；

确定单元，用于在判断结果为是时，确定所述FPGA芯片挂死。

应用本申请实施例，网络设备可以在预设时间周期内，针对交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的FPGA芯片上的端口的丢包统计值，并判断发包统计值是否不为零且收包统计值与丢包统计值之和小于第一预设数值，若是，则将出错次数加1；如果出错次数高于第二预设数值，则确定FPGA芯片挂死。基于上述实现方式，通过交换芯片的收包统计值、发包统计值以及FPGA芯片的丢包统计值判断端口是否出错，并根据出错端口数便可确定FPGA芯片是否挂死，并且网络设备是每隔预设时间周期自动检测一次FPGA芯片是否挂死，而不需要人工长时间观察，并进行手工检测，从而，可以提高检测实时性，同时也提高了检测便捷性。

附图说明

图1为本申请根据一示例性实施例示出的一种检测FPGA芯片挂死的方法的实施例流程图；

图2为本申请根据一示例性实施例示出的一种网络设备的硬件结构图；

图3为本申请根据一示例性实施例示出的一种检测FPGA芯片挂死的装置的实施例结构图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

图1为本申请根据一示例性实施例示出的一种检测FPGA芯片挂死的方法的实施例流程图，该实施例可以应用于网络设备（例如，路由器、交换机等），该网络设备可以包括交换芯片和FPGA芯片，交换芯片与FPGA芯片均包括至少一个端口，并且每个端口一一对应连接，交换芯片的每个端口上设置有收包计数器和发包计数器，FPGA芯片的每个端口上设置有丢包计数器，在本申请实施例中，交换芯片在接收到报文时，先将报文从一个端口发送至FPGA芯片，该端口上的发包计数器的统计值加1，FPGA芯片对报文进行业务处理（例如，包过滤、NAT（Network Address Translation，网络地址转换）等），在业务处理过程中，FPGA芯片如果确定报文是杂包，则将报文丢弃，并将接收该报文的端口上的丢包计数器的统计值加1，如果确定不是杂包，则,将处理完的报文从接收该报文的端口返回至交换芯片，交换芯片再将该端口上的收包计数器的统计值加1，并根据报文的出端口对报文进行转发。如图1所示，该检测FPGA芯片挂死的方法包括如下步骤：

步骤101：在预设时间周期内，针对交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的FPGA芯片上的端口的丢包统计值。

在一实施例中，该预设时间周期可以根据实际需求进行设置，例如，1000毫秒。在网络设备运行期间，网络设备可以每隔预设时间周期，针对交换芯片上的每个端口，获取一次该端口在该预设时间周期内的收包统计值和发包统计值，以及与该端口连接的FPGA芯片上的端口的丢包统计值。

在一实施例中，在预设时间周期之后，网络设备可以将交换芯片上的每个端口的收包统计值和发包统计值清零，以使交换芯片上的每个端口重新开始统计收包计数和发包计数，此外，也可以将FPGA芯片上的每个端口的丢包统计值清零，以使FPGA芯片上的每个端口重新开始统计丢包计数。在另一实施例中，在预设时间周期之后，网络设备也可以将交换芯片上的每个端口的收包统计值和发包统计值、以及FPGA芯片上的每个端口的丢包统计值存储在存储介质中，以用于在下一个预设时间周期内获取到某一端口的收包统计值时，能够将获取到的收包统计值与存储的该端口的收包统计值相减，得到下一个预设时间周期内的收包统计值，对于下一个预设时间周期内的发包统计值、丢包统计值，也可用此方法得到。从而，可以确保在每个预设时间周期内，网络设备获取的收包统计值、发包统计值以及丢包统计值均是在该预设时间周期内统计得到的。

步骤102：判断发包统计值是否不为零且收包统计值与丢包统计值之和小于第一预设数值，若是，则执行步骤103，否则，继续执行步骤101。

在一实施例中，第一预设数值可以根据实际需求进行设置，例如，第一预设数值可以是零，假设交换芯片的端口1与FPGA芯片的端口2连接，端口1有向端口2发送报文，即端口1的发包统计值不为零，而FPGA芯片的端口2既没有向交换芯片的端口1返回报文，也没有丢弃报文，即端口1的收包统计值与端口2的丢包统计值之和为零，则确定FPGA芯片的端口2出错，否则，确定FPGA芯片的端口2运行正常。

步骤103：将出错次数加1。

该出错次数用于统计FPGA芯片上出错的端口数。

步骤104：判断出错次数是否高于第二预设数值，若是，则执行步骤105，否则，执行步骤106。

第二预设数值可以根据交换芯片与FPGA芯片连接的端口数设置，例如，第二预设数值可以设置为交换芯片与FPGA芯片连接的端口数的一半，交换芯片上的4个端口与FPGA芯片上的4个端口一一连接，第二预设数值可以设置为2。

步骤105：确定FPGA芯片挂死。

在确定FPGA芯片挂死之后，网络设备可以立即向FPGA芯片发送重启命令，以使FPGA芯片进行逻辑重启，即先进行下电操作，再进行上电操作，然后便重新初始化FPGA芯片上的各项表项信息和寄存器信息，以使FPGA芯片重新开始运行。从而，可以确保FPGA芯片能够及时地恢复业务。

步骤106：结束当前流程。

网络设备在确定FPGA芯片运行正常之后，可以再隔预设时间周期执行步骤101，如此循环往复检测FPGA芯片是否挂死，保证了检测的实时性。

在一实施例中，在执行步骤101中的获取与该端口连接的所述FPGA芯片上的端口的丢包统计值之前，网络设备可以先获取与该端口连接的FPGA芯片上的端口的状态，然后判断端口的状态是否为非连接状态；若是，则向FPGA芯片发送端口复位命令，以使FPGA芯片进行端口复位操作，以恢复端口的状态为连接状态，若否，则执行获取与该端口连接的所述FPGA芯片上的端口的丢包统计值的过程。

其中，端口复位操作可以是FPGA芯片将用于管理端口的逻辑模块重新初始化，并与交换芯片的端口重新进行协商，在协商成功之后，端口重新处于连接状态，复位成功。

本实施例中，由于FPGA芯片的端口只有在连接状态下，才会接收到来自交换芯片的报文，并进行业务处理之后再返回到交换芯片，因此，网络设备需要确保FPGA芯片的端口要处于连接状态，从而，可以确保网络设备获取的收包统计值、发包统计值以及丢包统计值有一定的参考意义。

在一实施例中，在执行步骤105之后，网络设备可以获取FPGA芯片上当前的寄存器信息、当前的表项信息以及当前的时间戳信息，并将寄存器信息、表项信息以及时间戳信息存储在本地存储介质中，以使管理设备在定位问题时访问所述网络设备存储的所述寄存器信息、所述表项信息以及所述时间戳信息，并进行显示。其中，寄存器信息可以是FPGA芯片上的每个逻辑模块对应的寄存器的值，根据寄存器的值可以得知是哪一个逻辑模块出现了问题，例如，在FPGA芯片运行正常时，各个逻辑模块的寄存器值为1，在该逻辑模块出现问题之后，寄存器值变为0。表项信息指的是FPGA芯片在挂死之前，生成的所有表项，例如，转发表项、NAT表项等。时间戳信息用于表示FPGA芯片的挂死时间。本地存储介质可以是内存，也可以是硬盘，本申请在此不做限定。

由本实施例可知，网络设备可以在预设时间周期内，针对交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的FPGA芯片上的端口的丢包统计值，并判断发包统计值是否不为零且收包统计值与丢包统计值之和小于第一预设数值，若是，则将出错次数加1；如果出错次数高于第二预设数值，则确定FPGA芯片挂死。基于上述实现方式，通过交换芯片的收包统计值、发包统计值以及FPGA芯片的丢包统计值判断端口是否出错，并根据出错端口数便可确定FPGA芯片是否挂死，并且网络设备是每隔预设时间周期自动检测一次FPGA芯片是否挂死，而不需要人工长时间观察，并进行手工检测，从而，可以提高检测实时性，同时也提高了检测便捷性。

与前述检测FPGA芯片挂死的方法的实施例相对应，本申请还提供了检测FPGA芯片挂死的装置的实施例。

本申请检测FPGA芯片挂死的装置的实施例可以应用在网络设备上。装置实施例可以通过软件实现，也可以通过硬件或者软硬件结合的方式实现。以软件实现为例，作为一个逻辑意义上的装置，是通过其所在设备的处理器将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。从硬件层面而言，如图2所示，为本申请根据一示例性实施例示出的一种网络设备的硬件结构图，除了图2所示的处理器、内存、网络接口、以及非易失性存储器之外，实施例中装置所在的设备通常根据该设备的实际功能，还可以包括其他硬件，对此不再赘述。

图3为本申请根据一示例性实施例示出的一种检测FPGA芯片挂死的装置的实施例结构图，该实施例可以应用于网络设备，如图3所示，该检测FPGA芯片挂死的装置包括：端口统计单元310、判断单元320、确定单元330。

其中，端口统计单元310，用于在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；

判断单元320，用于判断所述出错次数是否高于第二预设数值；

确定单元330，用于在判断结果为是时，确定所述FPGA芯片挂死。

在一个可选的实现方式中，所述装置还包括（图3中未示出）：

端口状态检测及恢复单元，用于在所述端口统计单元310获取与该端口连接的所述FPGA芯片上的端口的丢包统计值之前，获取与该端口连接的所述FPGA芯片上的端口的状态；判断所述端口的状态是否为非连接状态；若是，则向所述FPGA芯片发送端口复位命令，以使所述FPGA芯片进行端口复位操作；若否，则执行获取与该端口连接的所述FPGA芯片上的端口的丢包统计值的过程。

在另一个可选的实现方式中，所述装置还包括（图3中未示出）：

保存单元，在所述确定单元330确定所述FPGA芯片挂死之后，获取所述FPGA芯片上当前的寄存器信息、当前的表项信息以及当前的时间戳信息；将所述寄存器信息、所述表项信息以及所述时间戳信息存储在本地存储介质中，以使管理设备在定位问题时访问所述网络设备存储的所述寄存器信息、所述表项信息以及所述时间戳信息，并进行显示。

在另一个可选的实现方式中，所述装置还包括（图3中未示出）：

清零单元，用于在所述判断单元320判断所述出错次数是否高于第二预设数值之后，将所述交换芯片上的每个端口的收包统计值和发包统计值均清零，以使所述交换芯片上的每个端口重新开始统计收包计数和发包计数；将所述FPGA芯片上的每个端口的丢包统计值清零，以使所述FPGA芯片上的每个端口重新开始统计丢包计数；将所述出错次数清零。

上述装置中各个单元的功能和作用的实现过程具体详见上述方法中对应步骤的实现过程，在此不再赘述。

对于装置实施例而言，由于其基本对应于方法实施例，所以相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

由本实施例可知，网络设备可以针对交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的FPGA芯片上的端口的丢包统计值，并判断发包统计值是否不为零且收包统计值与丢包统计值之和小于第一预设数值，若是，则将出错次数加1；如果出错次数高于第二预设数值，则确定FPGA芯片挂死。基于上述实现方式，通过交换芯片的收包统计值、发包统计值以及FPGA芯片的丢包统计值判断端口是否出错，并根据出错端口数便可确定FPGA芯片是否挂死，并且网络设备是每隔预设时间周期自动检测一次FPGA芯片是否挂死，而不需要人工长时间观察，并进行手工检测，从而，可以提高检测实时性，同时也提高了检测便捷性。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

Claims (8)

1.一种检测FPGA芯片挂死的方法，其特征在于，所述方法应用于网络设备，所述网络设备包括交换芯片和FPGA芯片，所述交换芯片与所述FPGA芯片均包括至少一个端口，并且交换芯片的每个端口与FPGA芯片的每个接口一一对应连接，所述交换芯片的每个端口上设置有收包计数器和发包计数器，所述FPGA芯片的每个端口上设置有丢包计数器，所述方法包括：

在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；

判断所述出错次数是否高于第二预设数值；

若是，则确定所述FPGA芯片挂死。

2.根据权利要求1所述的方法，其特征在于，所述获取与该端口连接的所述FPGA芯片上的端口的丢包统计值之前，所述方法还包括：

获取与该端口连接的所述FPGA芯片上的端口的状态；

判断所述端口的状态是否为非连接状态；

若是，则向所述FPGA芯片发送端口复位命令，以使所述FPGA芯片进行端口复位操作；

若否，则执行获取与该端口连接的所述FPGA芯片上的端口的丢包统计值的过程。

3.根据权利要求1所述的方法，其特征在于，所述确定所述FPGA芯片挂死之后，所述方法还包括：

获取所述FPGA芯片上当前的寄存器信息、当前的表项信息以及当前的时间戳信息；

将所述寄存器信息、所述表项信息以及所述时间戳信息存储在本地存储介质中，以使管理设备在定位问题时访问所述网络设备存储的所述寄存器信息、所述表项信息以及所述时间戳信息，并进行显示。

4.根据权利要求1所述的方法，其特征在于，所述判断所述出错次数是否高于第二预设数值之后，所述方法还包括：

将所述交换芯片上的每个端口的收包统计值和发包统计值均清零，以使所述交换芯片上的每个端口重新开始统计收包计数和发包计数；

将所述FPGA芯片上的每个端口的丢包统计值清零，以使所述FPGA芯片上的每个端口重新开始统计丢包计数；

将所述出错次数清零。

5.一种检测FPGA芯片挂死的装置，其特征在于，所述装置应用于网络设备，所述网络设备包括交换芯片和FPGA芯片，所述交换芯片与所述FPGA芯片均包括至少一个端口，并且交换芯片的每个端口与FPGA芯片的每个接口一一对应连接，所述交换芯片的每个端口上设置有收包计数器和发包计数器，所述FPGA芯片的每个端口上设置有丢包计数器，所述装置包括：

端口统计单元，用于在预设时间周期内，针对所述交换芯片上的每个端口，获取该端口的收包统计值和发包统计值，以及与该端口连接的所述FPGA芯片上的端口的丢包统计值，并判断所述发包统计值是否不为零且所述收包统计值与所述丢包统计值之和小于第一预设数值，若是，则将出错次数加1；

判断单元，用于判断所述出错次数是否高于第二预设数值；

确定单元，用于在判断所述出错次数高于第二预设数值时，确定所述FPGA芯片挂死。

6.根据权利要求5所述的装置，其特征在于，所述装置还包括：

端口状态检测及恢复单元，用于在所述端口统计单元获取与该端口连接的所述FPGA芯片上的端口的丢包统计值之前，获取与该端口连接的所述FPGA芯片上的端口的状态；判断所述端口的状态是否为非连接状态；若是，则向所述FPGA芯片发送端口复位命令，以使所述FPGA芯片进行端口复位操作；若否，则执行获取与该端口连接的所述FPGA芯片上的端口的丢包统计值的过程。

7.根据权利要求5所述的装置，其特征在于，所述装置还包括：

保存单元，在所述确定单元确定所述FPGA芯片挂死之后，获取所述FPGA芯片上当前的寄存器信息、当前的表项信息以及当前的时间戳信息；将所述寄存器信息、所述表项信息以及所述时间戳信息存储在本地存储介质中，以使管理设备在定位问题时访问所述网络设备存储的所述寄存器信息、所述表项信息以及所述时间戳信息，并进行显示。

8.根据权利要求5所述的装置，其特征在于，所述装置还包括：

清零单元，用于在所述判断单元判断所述出错次数是否高于第二预设数值之后，将所述交换芯片上的每个端口的收包统计值和发包统计值均清零，以使所述交换芯片上的每个端口重新开始统计收包计数和发包计数；将所述FPGA芯片上的每个端口的丢包统计值清零，以使所述FPGA芯片上的每个端口重新开始统计丢包计数；将所述出错次数清零。