CN107506279A - Fpga器件的性能控制方法及装置 - Google Patents

Fpga器件的性能控制方法及装置 Download PDF

Info

Publication number
CN107506279A
CN107506279A CN201710712640.9A CN201710712640A CN107506279A CN 107506279 A CN107506279 A CN 107506279A CN 201710712640 A CN201710712640 A CN 201710712640A CN 107506279 A CN107506279 A CN 107506279A
Authority
CN
China
Prior art keywords
fpga
fpga device
measured value
kernel
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710712640.9A
Other languages
English (en)
Inventor
吴建元
胡景铭
韩文报
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Wei Ruichaosuan Science And Technology Ltd
Original Assignee
Jiangsu Wei Ruichaosuan Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Wei Ruichaosuan Science And Technology Ltd filed Critical Jiangsu Wei Ruichaosuan Science And Technology Ltd
Priority to CN201710712640.9A priority Critical patent/CN107506279A/zh
Publication of CN107506279A publication Critical patent/CN107506279A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3476—Data logging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种FPGA器件的性能控制方法及装置，其中，FPGA器件的性能控制方法包括：获取FPGA器件的状态观测值；根据状态观测值对FPGA器件的性能进行调整。本发明提供的FPGA器件的性能控制方法，在FPGA器件运行的同时，获取其全部或主要运行状态信息，根据该状态信息对FPGA器件内各个IP核进行调整，实时控制FPGA器件运行功率及性能，使得FPGA器件能够适应不同工作环境，且能支持以最合适当前工作环境的最高性能来运行，提高FPGA器件可靠性。

Description

FPGA器件的性能控制方法及装置
技术领域
本发明涉及集成电路技术领域，具体涉及一种FPGA器件的性能控制方法及装置。
背景技术
在当前这个信息爆炸的时代，大规模数据的处理已经成为信息领域的主流业务，进而带动了海量数据处理硬件平台的发展。由于处理算法越来越复杂，待处理数据规模越来越庞大，但信息处理时效性要求日益增高，均对硬件计算规模提出了不断扩展的要求，在这个扩展过程中，功耗增多对运营带来的挑战也日益突出。面对这个挑战，不断有开发者选择FPGA(Field-Programmable Gate Array，现场可编程门阵列)来应对高性能计算下的功耗挑战。目前，FPGA的大规模使用已走出了传统的通讯领域，走向了更多计算，尤其是新型计算领域，如大数据处理、深度神经网络等。
现实情况中，客户给FPGA相关产品存放的工作环境存在差异性，例如环境温度或者散热条件不是足够好，FPGA内各个IP核(Intellectual Property Core，知识产权核)在其工作时产生大量热量，使得FPGA器件温度会过高，可能会引发FPGA器件烧毁，或者引发FPGA器件自身保护机制使得FPGA器件停止工作，导致FPGA器件在该段时间内不在线；在客户环境中如果供电能力达不到FPGA器件性能要求时，可能还会导致产品直接宕机，无法启动正常工作。
考虑到FPGA设备工作环境的不一致性，提供给客户能适应具体多个环境的FPGA产品版本，这样也会导致在设计FPGA相关产品时版本数目成倍增长，增加测试工作量，增加客户现场配置维护工作量的成本。在用户实现FPGA应用的性能控制时，需要准备多个版本不同功耗的FPGA固件，而在切换固件时，需要对FPGA芯片进行初始化配置并重新加载，此种方式极大延长了程序初始化时间，使用效率低。
因此，如何使FPGA器件能够适应不同工作环境成为亟待解决的问题。
发明内容
有鉴于此，本发明实施例提供了一种FPGA器件的性能控制方法及装置，以解决FPGA器件不能适应不同工作环境的问题。
本发明第一方面提供了一种FPGA器件的性能控制方法，包括获取FPGA器件的状态观测值；根据状态观测值对FPGA器件的性能进行调整。
可选地，根据所述状态观测值对所述FPGA器件的性能进行调整的步骤，包括：判断所述状态观测值是否处于预设阈值范围外；当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整。
可选地，当状态观测值处于预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整的步骤，包括：当状态观测值大于预设阈值范围的最大值时，计算状态观测值与预设阈值范围的最大值之间的第一差值；判断第一差值是否大于或等于第一预设差值；当第一差值大于或等于第一预设差值时，执行以下操作中的至少一者：降低FPGA内部各个IP核的运行频率、降低FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高FPGA内部各个IP核处理算法中的空闲占比。
可选地，当状态观测值处于预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整的步骤，还包括：当状态观测值小于预设阈值范围的最小值时，计算状态观测值与预设阈值范围的最小值之间的第二差值；判断第二差值是否大于或等于第二预设差值；当第二差值大于第二预设差值时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
可选地，FPGA器件的状态观测值包括以下至少一者：FPGA器件表面的温度、FPGA器件的核心温度、FPGA器件的核心电压、FPGA器件的输入电压、FPGA器件的输入电流。
本发明第二方面提供了一种FPGA器件的性能控制装置，包括：状态检测模块，用于获取FPGA器件的状态观测值；调整模块，用于根据状态观测值对FPGA器件的性能进行调整。
可选地，所述调整模块包括：判断子模块，用于判断所述状态观测值是否处于预设阈值范围外；调整子模块，用于当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整。
可选地，所述调整子模块具体用于：当状态观测值大于预设阈值范围的最大值时，计算状态观测值与预设阈值范围的最大值之间的第一差值；判断第一差值是否大于或等于第一预设差值；当第一差值大于或等于第一预设差值时，执行以下操作中的至少一者：降低FPGA内部各个IP核的运行频率、降低FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高FPGA内部各个IP核处理算法中的空闲占比。
可选地，所述调整子模块具体用于：当状态观测值小于预设阈值范围的最小值时，计算预设阈值范围的最小值与状态观测值之间的第二差值；判断第二差值是否大于或等于第二预设差值；当第二差值大于或等于第二预设差值时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
可选地，FPGA器件的状态观测值包括以下至少一者：FPGA器件表面的温度、FPGA器件的核心温度、FPGA器件的核心电压、FPGA器件的输入电压、FPGA器件的输入电流。
本发明第三方面提供了一种FPGA器件的性能控制设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器执行上述任一FPGA器件的性能控制方法。
本发明第四方面提供了一种计算机可读存储介质，其上存储有计算机指令，该指令被处理器执行时实现上述任一FPGA器件的性能控制方法。
根据本发明实施例提供的FPGA器件的性能控制方法及控制装置，在FPGA器件运行的同时，获取其全部或主要运行状态信息，根据该状态信息对FPGA器件内各个IP核进行调整，控制FPGA器件运行功率及性能，使得FPGA器件能够适应不同工作环境，提高FPGA器件可靠性。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1为本发明实施例中FPGA器件的性能控制方法的流程图；
图2为本发明实施例中FPGA器件的性能控制装置的模块示意图；
图3为本发明实施例中FPGA器件的性能控制装置的调整模块结构示意图；
图4为本发明实施例中FPGA器件的性能控制系统的结构示意图；
图5为本发明实施例中FPGA器件的性能控制设备的硬件结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，是本发明实施例中一种FPGA器件的性能控制方法的流程图。该FPGA器件的性能控制方法包括：
步骤S10，获取FPGA器件的状态观测值。在具体实施例中，FPGA器件在运行时，各个IP核的工作状态都不相同，获取全部或其中至少主要IP核的实时运行状态信息。
步骤S20，根据状态观测值对FPGA器件的性能进行调整。在具体实施例中，根据步骤S10中实时获取的FPGA器件全部或主要运行状态信息，对FPGA器件的各个IP核进行调整。
需要说明的是，在具体实施方式中，上述步骤根据实际情况设置为周期调整，在对FPGA性能控制要求较高或者环境尤其恶劣的情况下，调整周期要足够短，使得FPGA器件在短时间内迅速适应其外部环境。
根据本发明实施例提供的FPGA器件的性能控制方法，在FPGA器件运行的同时，获取其全部或主要运行状态信息，根据该状态信息对FPGA器件内各个IP核进行调整，控制FPGA器件运行功率，使得FPGA器件能够适应不同工作环境，提高FPGA器件可靠性。
作为可选的实施方式，上述的步骤S20具体包括：判断状态观测值是否处于预设阈值范围外；当状态观测值处于所述预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整。
在具体实施例中，预设阈值范围应与FPGA器件自身对各种状态值的耐受范围有关，FPGA器件一般会在器件手册中指明类似核心电压、核心温度等状态值的耐受范围，若无相关参考资料则可根据实际经验确定该阈值范围。根据FPGA器件手册及实际需要，FPGA器件的各个状态观测值对应的预设阈值可以进行调整，以适应不同工作环境。监测多个状态观测值时，若其中某一个状态观测值在其预设阈值范围外，则对FPGA器件进行调整。
作为可选的实施方式，当状态观测值处于预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整的步骤，具体包括：当状态观测值大于预设阈值范围的最大值时，计算状态观测值与预设阈值范围的最大值之间的第一差值；判断第一差值是否大于或等于第一预设差值；当第一差值大于第一预设差值时，执行以下操作中的至少一者：降低FPGA内部各个IP核的运行频率、降低FPGA内部各个IP核的数据传输速率、提高FPGA内部各个IP核处理算法中的空闲占比。
在具体实施例中，在对获取的状态观测值进行判断后，若存在某一个值大于其预设阈值范围的最大值，计算该状态观测值与预设阈值范围最大值的差值，与一个预设差值进行比较，若该差值大于预设差值，则对FPGA内部各个IP核进行调整：降低FPGA内部各个IP核的运行频率、降低FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高FPGA内部各个IP核处理算法中的空闲占比。
在具体实施方式中，例如监测FPGA器件的核心温度变化，在散热条件一般的工作环境中，若会引起器件烧毁的核心温度为120℃，核心温度预设阈值范围为100℃-110℃，预设差值为5℃，若在某个时刻检测到核心温度值为115.5℃，此时差值大于预设差值，对FPGA内部IP核进行降低工作性能的调整。预设差值大于0，即预设阈值范围外存在缓冲区域，在缓冲区域内，FPGA器件能正常运行。在另一具体实施方式中，与上述相同的工作环境下，预设差值可以为0，此时核心温度预设阈值范围为100℃-115℃，即，不设置缓冲范围，FPGA器件也能在允许范围内达到最高性能。
在具体的实施方式中，由于FPGA器件是基于时钟信号驱动工作的，通过时钟信号的翻转与不翻转可以调整各个IP核的功率。譬如，一个IP核初始处理数据设置为在上升沿及下降沿触发，通过重新设置时钟信号翻转频次，使得该IP核被触发的频次降低，从而降低IP核的功率消耗。通过设置时钟信号周期的不翻转或降低翻转频次，使数据传输速率下降，在一定数量的时钟周期内，增加IP核对数据进行运算处理的闲置时间，提高空闲占比，从而降低FPGA内部各个IP核的性能。
在可选的实施例中，还可以通过改变各个IP核的逻辑运行频率以及FGPA输入信号的频率或速度，以调整FPGA的功率。
作为可选的实施方式，当状态观测值处于预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整的步骤，包括：当状态观测值小于预设阈值范围的最小值时，计算预设阈值范围的最小值与状态观测值之间的第二差值；判断第二差值是否大于或等于第二预设差值；当第二差值大于第二预设差值时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
在具体实施例中，判断状态观测值与预设阈值范围最小值差值与预设差值这一步骤与前一实施方式中类似，当状态观测值小于预设阈值范围最小值时，预设阈值范围最小值与状态观测值的差值与另一预设差值比较，若该差值大于预设差值，则对FPGA器件内各个IP核进行以下至少一种调整：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
在具体的实施方式中，若一个IP核初始处理数据设置为仅在上升沿或下降沿触发，通过翻转，使得该IP核在上升沿以及下降沿都触发，使数据传输速率提高，在一个时钟周期中，减少IP核对数据进行运算处理的闲置时间，降低空闲占比，从而提高FPGA内部各个IP核的性能。
作为可选的实施方式，当状态观测值处于预设阈值范围内时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。在具体实施例中，当状态观测值处于预设阈值范围内时，采用上一实施方式中的调整方式对FPGA内部各个IP核进行性能调整，在此不做赘述。
作为可选的实施方式，FPGA器件的状态观测值包括以下至少一者：FPGA器件表面的温度、各个IP核的输入电压、各个IP核的输入电流。在具体实施例中，检测各个IP核的输入电压和各个IP核的输入电流，电压和电流的观测值超过预设阈值范围最大值时，FPGA器件内某个IP核可能超负荷运行，功率过高，产生大量热量，散热条件较差时可能会烧毁器件；电压或电流观测值小于预设阈值范围最小值时，提高各个IP核运行性能，使电压、电流提高到正常范围，避免FPGA器件本身保护机制导致的器件离线。在可选的实施例中，状态观测值还包括各个IP核的输入功率、FPGA输出信号的频率或速度等。
实施例2
如图2所示，本发明实施例还提供了一种FPGA器件的性能控制装置，包括：状态检测模块10和调整模块20，其中：
状态检测模块10，用于获取FPGA器件的状态观测值。
调整模块20，用于根据状态观测值对FPGA器件的性能进行调整。
如图3所示，作为可选的实施方式，该调整模块20包括：判断子模块201及调整子模块202。其中，该判断子模块201用于判断状态观测值是否处于预设阈值范围外；调整子模块202用于当状态观测值处于预设阈值范围外时，根据状态观测值对FPGA器件的性能进行调整。
作为可选的实施方式，上述的调整子模块202用于执行以下步骤：当状态观测值大于预设阈值范围的最大值时，计算状态观测值与预设阈值范围的最大值之间的第一差值；判断第一差值是否大于或等于第一预设差值；当第一差值大于第一预设差值时，执行以下操作中的至少一者：降低FPGA内部各个IP核的运行频率、降低FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高FPGA内部各个IP核处理算法中的空闲占比。
作为可选的实施方式，上述的调整子模块202用于执行以下步骤：当状态观测值小于预设阈值范围的最小值时，计算预设阈值范围的最小值与状态观测值之间的第二差值；判断第二差值是否大于或等于第二预设差值；当第二差值大于第二预设差值时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
作为可选的实施方式，上述的调整子模块202还用于当状态观测值处于预设阈值范围内时，执行以下操作中的至少一者：提高FPGA内部各个IP核的运行频率、提高FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低FPGA内部各个IP核处理算法中的空闲占比。
作为可选的实施方式，FPGA器件的状态观测值包括以下至少一者：FPGA器件表面的温度、FPGA器件的核心温度、FPGA器件的核心电压、FPGA器件的输入电压、FPGA器件的输入电流。
实施例3
如图4所示，本发明实施例还提供了一种FPGA器件的性能控制系统，包括：状态检测单元410、FPGA器件的控制管理模块420、性能控制单元430和多个IP核，其中：
状态检测单元410用于获取FPGA器件的状态观测值；
FPGA器件的控制管理模块420，用于根据状态观测值对FPGA器件的性能进行调整。具体地，接收获取到的状态观测值，判断该状态观测值与预设阈值范围的关系，根据状态观测值调整配置各个IP核运行参数；
性能控制单元430，用于向各个IP核发送与之对应的各个IP核运行参数；
多个IP核，用于接收并执行各个IP核运行参数。
在可选的实施方式中，FPGA器件的控制管理模块是FPGA器件自带的，或是外设的。
实施例4
本发明实施例还提供了一种FPGA器件的性能控制设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器执行上述实施例1所述的FPGA器件的性能控制方法。
图5是本发明实施例提供的执行列表项操作的处理方法的电子设备的硬件结构示意图，如图5所示，该设备包括一个或多个处理器510以及存储器520。
处理器510和存储器520可以通过总线或者其他方式连接，图5中以通过总线连接为例。
存储器520作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序、非暂态计算机可执行程序以及模块，如本申请实施例中的列表项操作的处理方法对应的程序指令/模块(例如，附图2所示的显示状态检测模块20和调整模块30)。处理器510通过运行存储在存储器520中的非暂态软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例列表项操作的处理方法。
存储器520可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据列表项操作的处理装置的使用所创建的数据等。此外，存储器520可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施例中，存储器520可选包括相对于处理器510远程设置的存储器，这些远程存储器可以通过网络连接至列表项操作的处理装置。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
所述一个或者多个模块存储在所述存储器520中，当被所述一个或者多个处理器510执行时，执行如图1所示的方法。
上述产品可执行本发明实施例所提供的方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，具体可参见如图1-4所示的实施例中的相关描述。
实施例5
本发明实施例还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述实施例1中所述性能控制方法。其中，所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)、随机存储记忆体、快闪存储器(Flash Memory)、硬盘(Hard Disk Drive，缩写：HDD)或固态硬盘(Solid-State Drive，SSD)等；所述存储介质还可以包括上述种类的存储器的组合。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (12)

1.一种FPGA器件的性能控制方法，其特征在于，包括：
获取FPGA器件的状态观测值；
根据所述状态观测值对所述FPGA器件的性能进行调整。
2.根据权利要求1所述的FPGA器件的性能控制方法，其特征在于，所述根据所述状态观测值对所述FPGA器件的性能进行调整的步骤，包括：
判断所述状态观测值是否处于预设阈值范围外；
当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整。
3.根据权利要求2所述的FPGA器件的性能控制方法，其特征在于，当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整的步骤，包括：
当所述状态观测值大于所述预设阈值范围的最大值时，计算所述状态观测值与所述预设阈值范围的最大值之间的第一差值；
判断所述第一差值是否大于或等于第一预设差值；
当所述第一差值大于或等于所述第一预设差值时，执行以下操作中的至少一者：降低所述FPGA内部各个IP核的运行频率、降低所述FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高所述FPGA内部各个IP核处理算法中的空闲占比。
4.根据权利要求2所述的FPGA器件的性能控制方法，其特征在于，当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整的步骤，还包括：
当所述状态观测值小于所述预设阈值范围的最小值时，计算所述预设阈值范围的最小值与所述状态观测值之间的第二差值；
判断所述第二差值是否大于或等于第二预设差值；
当所述第二差值大于或等于第二预设差值时，执行以下操作中的至少一者：提高所述FPGA内部各个IP核的运行频率、提高所述FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低所述FPGA内部各个IP核处理算法中的空闲占比。
5.根据权利要求1所述的FPGA器件的性能控制方法，其特征在于，所述FPGA器件的状态观测值包括以下至少一者：所述FPGA器件表面的温度、所述FPGA器件的核心温度、所述FPGA器件的核心电压、所述FPGA器件的输入电压、所述FPGA器件的输入电流。
6.一种FPGA器件的性能控制装置，其特征在于，包括：
状态检测模块，用于获取FPGA器件的状态观测值；
调整模块，用于根据所述状态观测值对所述FPGA器件的性能进行调整。
7.根据权利要求6所述的FPGA器件的性能控制装置，其特征在于，所述调整模块包括：
判断子模块，用于判断所述状态观测值是否处于预设阈值范围外；
调整子模块，用于当所述状态观测值处于所述预设阈值范围外时，根据所述状态观测值对所述FPGA器件的性能进行调整。
8.根据权利要求7所述的FPGA器件的性能控制装置，其特征在于，所述调整子模块具体用于：
当所述状态观测值大于所述预设阈值范围的最大值时，计算所述状态观测值与所述预设阈值范围的最大值之间的第一差值；
判断所述第一差值是否大于或等于第一预设值；
当所述第一差值大于或等于所述第一预设值时，执行以下操作中的至少一者：降低所述FPGA内部各个IP核的运行频率、降低所述FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、提高所述FPGA内部各个IP核处理算法中的空闲占比。
9.根据权利要求7所述的FPGA器件的性能控制装置，其特征在于，所述调整子模块具体用于：
当所述状态观测值小于所述预设阈值范围的最小值时，计算所述预设阈值范围的最小值与所述状态观测值之间的第二差值；
判断所述第二差值是否大于或等于第二预设差值；
当所述第二差值大于或等于第二预设差值时，执行以下操作中的至少一者：提高所述FPGA内部各个IP核的运行频率、提高所述FPGA内部各个IP核之间或各IP核与FPGA外部的数据传输速率、降低所述FPGA内部各个IP核处理算法中的空闲占比。
10.根据权利要求6所述的FPGA器件的性能控制装置，其特征在于，所述FPGA器件的状态观测值包括以下至少一者：所述FPGA器件表面的温度、所述FPGA器件的核心温度、所述FPGA器件的核心电压、所述FPGA器件的输入电压、所述FPGA器件的输入电流。
11.一种FPGA器件的性能控制设备，其特征在于，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器执行如权利要求1-5中任一所述的方法。
12.一种非暂态计算机可读存储介质，其特征在于，其上存储有计算机指令，该指令被所述处理器执行时实现如权利要求1-5中任一所述的方法。
CN201710712640.9A 2017-08-18 2017-08-18 Fpga器件的性能控制方法及装置 Pending CN107506279A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710712640.9A CN107506279A (zh) 2017-08-18 2017-08-18 Fpga器件的性能控制方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710712640.9A CN107506279A (zh) 2017-08-18 2017-08-18 Fpga器件的性能控制方法及装置

Publications (1)

Publication Number Publication Date
CN107506279A true CN107506279A (zh) 2017-12-22

Family

ID=60692157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710712640.9A Pending CN107506279A (zh) 2017-08-18 2017-08-18 Fpga器件的性能控制方法及装置

Country Status (1)

Country Link
CN (1) CN107506279A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109696258A (zh) * 2019-01-11 2019-04-30 黄永芹 环保大数据监测机构
CN109714570A (zh) * 2018-12-28 2019-05-03 孙海 云服务器端数据推送机构以及相应终端
CN110633992A (zh) * 2019-01-12 2019-12-31 高群 免密支付验证机构
CN111858241A (zh) * 2020-07-10 2020-10-30 浪潮电子信息产业股份有限公司 一种fpga云平台的监控方法、装置、设备及存储介质
CN112486235A (zh) * 2020-12-08 2021-03-12 威创集团股份有限公司 一种低功耗的fpga电路
CN112765080A (zh) * 2021-01-22 2021-05-07 联想(北京)有限公司 一种信息处理方法和设备
CN113821019A (zh) * 2021-11-22 2021-12-21 成都市卫莱科技有限公司 一种fpga高速收发器及其动态控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424072A (zh) * 2013-08-26 2015-03-18 鸿富锦精密工业（深圳）有限公司 电脑状态监控系统
CN104699585A (zh) * 2013-12-09 2015-06-10 鸿富锦精密工业（深圳）有限公司 服务器预警值设置系统、方法及服务器
CN104866405A (zh) * 2015-04-30 2015-08-26 东南大学 一种基于ZedBoard的远程监控FPGA中电路运行的方法
CN105589772A (zh) * 2015-08-07 2016-05-18 杭州华三通信技术有限公司 检测fpga芯片逻辑挂死的方法和装置
CN106598814A (zh) * 2016-12-26 2017-04-26 郑州云海信息技术有限公司 一种实现服务器系统过热保护的设计方法
CN107038104A (zh) * 2017-04-27 2017-08-11 郑州云海信息技术有限公司 一种远程监控异构加速卡的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104424072A (zh) * 2013-08-26 2015-03-18 鸿富锦精密工业（深圳）有限公司 电脑状态监控系统
CN104699585A (zh) * 2013-12-09 2015-06-10 鸿富锦精密工业（深圳）有限公司 服务器预警值设置系统、方法及服务器
CN104866405A (zh) * 2015-04-30 2015-08-26 东南大学 一种基于ZedBoard的远程监控FPGA中电路运行的方法
CN105589772A (zh) * 2015-08-07 2016-05-18 杭州华三通信技术有限公司 检测fpga芯片逻辑挂死的方法和装置
CN106598814A (zh) * 2016-12-26 2017-04-26 郑州云海信息技术有限公司 一种实现服务器系统过热保护的设计方法
CN107038104A (zh) * 2017-04-27 2017-08-11 郑州云海信息技术有限公司 一种远程监控异构加速卡的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714570A (zh) * 2018-12-28 2019-05-03 孙海 云服务器端数据推送机构以及相应终端
CN109696258A (zh) * 2019-01-11 2019-04-30 黄永芹 环保大数据监测机构
CN110633992A (zh) * 2019-01-12 2019-12-31 高群 免密支付验证机构
CN111858241A (zh) * 2020-07-10 2020-10-30 浪潮电子信息产业股份有限公司 一种fpga云平台的监控方法、装置、设备及存储介质
CN112486235A (zh) * 2020-12-08 2021-03-12 威创集团股份有限公司 一种低功耗的fpga电路
CN112765080A (zh) * 2021-01-22 2021-05-07 联想(北京)有限公司 一种信息处理方法和设备
CN112765080B (zh) * 2021-01-22 2024-08-23 联想(北京)有限公司 一种信息处理方法和设备
CN113821019A (zh) * 2021-11-22 2021-12-21 成都市卫莱科技有限公司 一种fpga高速收发器及其动态控制方法
CN113821019B (zh) * 2021-11-22 2022-03-04 成都市卫莱科技有限公司 一种fpga高速收发器及其动态控制方法

Similar Documents

Publication Publication Date Title
CN107506279A (zh) Fpga器件的性能控制方法及装置
US10521244B2 (en) Information handling system configuration parameter history management
JP6689873B2 (ja) プロセッサ／コプロセッサ構成に対するデータのオフローディング及びオンローディングのための技術
US20160274636A1 (en) Gpu power measuring method of heterogeneous multi-core system
US20110022870A1 (en) Component power monitoring and workload optimization
EP3966700A1 (en) Memory management for serverless databases
US20110246995A1 (en) Cache-aware thread scheduling in multi-threaded systems
CN105492997B (zh) 优化服务器/机架系统的启动时的峰值功耗
US9812093B2 (en) Programmable power performance optimization for graphics cores
US9954744B2 (en) Estimation of application performance variation without a priori knowledge of the application
US11057280B2 (en) User interface with expected response times of commands
US20230198863A1 (en) Telemetry targeted query injection for enhanced debugging in microservices architectures
Monil et al. Energy-aware VM consolidation approach using combination of heuristics and migration control
US10346239B1 (en) Predictive failure of hardware components
US20150269067A1 (en) Systems and methods for identifying access rate boundaries of workloads
Zhou et al. Cushion: A proactive resource provisioning method to mitigate SLO violations for containerized microservices
US11671317B2 (en) Objective driven dynamic object placement optimization
Monil et al. Incorporating Migration Control in VM Selection Strategies to Enhance Performance.
CN106547517B (zh) 一种控制等待时间的方法及装置
KR102284264B1 (ko) 클라우드 시스템 및 그 제어방법
Baluta et al. Disambiguating Performance Anomalies from Workload Changes in Cloud-Native Applications
US20140380329A1 (en) Controlling sprinting for thermal capacity boosted systems
CN114616549A (zh) 选择性地节制企业中的配置更改的实施
JP2015230714A (ja) 異常検知方法、異常検知プログラムおよび異常検知装置
US12117881B2 (en) Automated power-related device usage determinations using artificial intelligence techniques

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Wu Jianyuan

Inventor after: Chen Feng

Inventor after: Hu Jingming

Inventor after: Han Wenbao

Inventor before: Wu Jianyuan

Inventor before: Hu Jingming

Inventor before: Han Wenbao

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171222