JP2008052487A - ディジタル信号処理装置およびディジタル信号処理端末 - Google Patents

Abstract

【課題】ＰＬＬ回路を用いることなく、実効的なシステムクロック周波数を低減して消費電力を削減し、併せて、記憶容量を低減する。
【解決手段】記憶装置２から暗号化データを読み込む記憶装置制御部３１と、記憶装置制御部３１が記憶装置から読み込んだ暗号化データをバッファリングするための第１の記憶部３２と、第１の記憶部３２から暗号化データを読み出して復号する復号処理部３３と、復号処理部３３による復号化データをバッファリングするための第２の記憶部３４と、第２の記憶部３４から復号化データを読み出してデコードするデコード処理部３５と、デコード処理部３５からのデータ転送要求を受け付け復号処理部３３に対してデコード処理部へのデータ転送指令を行うとともに、復号処理部３３からのデータ転送要求を受け付け記憶装置制御部３１に対して復号処理部へのデータ転送指令を行うデータ転送制御部３６を備える。
【選択図】図１

Description

本発明は、ディジタル信号処理装置およびディジタル信号処理端末にかかわり、特にメディア処理を行うシステムにおける低消費電力化の技術に関する。

オーディオ再生、動画再生などのメディア処理を行う携帯電話などのモバイル機器は、省電力化による長時間動作が要望されている。

従来のメディア処理のためのディジタル信号処理装置の構成を図８に示す。図８において、１はＣＰＵ、２は記憶装置、３はディジタル信号処理装置（メディア処理装置）である。ディジタル信号処理装置３は、記憶装置制御部３１、第１の記憶部３２、復号処理部３３、第２の記憶部３４およびデコード処理部３５で構成されている。記憶装置制御部３１と復号処理部３３との間に第１の記憶部３２を介在させることにより、両者の処理タイミングのずれを吸収している。また、復号処理部３３とデコード処理部３５との間に第２の記憶部３４を介在させることにより、両者の処理タイミングのずれを吸収している。第１の記憶部３２および第２の記憶部３４は、処理タイミングのずれの吸収のために比較的大きな記憶容量をもっている。

また、ＣＰＵ１による処理を効率的にするために、高い周波数のシステムクロックを用いて第１の記憶部３２、第２の記憶部３４に対するデータ充填を高速に行っている。しかし、システムクロック周波数を高くすることは、消費電力の増大を招き、長時間のメディア再生処理を阻害する要因になっていた。

そこで、特許文献１は、ＰＬＬ（Phase Locked Loop）回路を追加することにより、記憶部のデータ蓄積量が多いとき（記憶余裕が少ないとき）にシステムクロック周波数を高く調整してデータ処理を高速化するが、逆にデータ蓄積量が少ないときにはシステムクロック周波数を低く調整してデータ処理をゆっくり進めることにより、全体的なシステムクロック周波数を低減させ、低消費電力化を図るようにしている。
特開２００２−１１１５０４号公報（第４−７頁、第１−３図）

しかし、特許文献１のシステムでは、システムクロック周波数を分周させるためのＰＬＬ回路を用いており、これに起因して消費電力が増大する。

本発明は、このような事情に鑑みて創作したものであり、ＰＬＬ回路を用いることなく、実効的なシステムクロック周波数を低減して消費電力を削減することが可能なディジタル信号処理装置を提供することを目的としている。併せて、記憶容量を低減することも目的とする。

（１）本発明によるディジタル信号処理装置は、
記憶装置から暗号化データを読み込む記憶装置制御部と、
前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
前記デコード処理部からのデータ転送要求を受け付け、前記復号処理部に対して前記デコード処理部へのデータ転送指令を行うとともに、前記復号処理部からのデータ転送要求を受け付け、前記記憶装置制御部に対して前記復号処理部へのデータ転送指令を行うデータ転送制御部とを備えたものである。

この構成において、データ転送制御部は、第１の記憶部のデータ蓄積量の大小変化に応じて、復号処理部からの転送要求の許否の判定を行い、前段の記憶装置制御部に対するデータ転送指令の制御を行う。すなわち、第１の記憶部のデータ蓄積量が少なく記憶容量に余裕がある状態では記憶装置制御部は記憶装置からの暗号化データの第１の記憶部への蓄積を進める。その結果、第１の記憶部のデータ蓄積量が増加して閾値になると、復号処理部を起動して第１の記憶部の暗号化データを復号し、その復号化データを第２の記憶部に転送する。この結果、第１の記憶部における暗号化データは減少し、また、記憶装置制御部から補充されて増加するという増減関係を繰り返す。一方、データ転送制御部は、第２の記憶部のデータ蓄積量の大小変化に応じて、デコード処理部からの転送要求の許否の判定を行い、前段の復号処理部に対するデータ転送指令の制御を行う。すなわち、第２の記憶部のデータ蓄積量が少なく記憶容量に余裕がある状態では復号処理部は復号化データの第２の記憶部への蓄積を進める。その結果、第２の記憶部のデータ蓄積量が増加して閾値になると、デコード処理部を起動して第２の記憶部の復号化データをデコードし、そのデコードデータを外部に出力する。この結果、第２の記憶部における復号化データは減少し、また、復号処理部から補充されて増加するという増減関係を繰り返す。以上のことから、第１の記憶部、第２の記憶部はその記憶容量を必要最小限にすることが可能となる。

そして、データ転送容量が必要最低限ですむため、システムクロック周波数をシステムとして成立するレベルまで低減することが可能になり、消費電力を削減することが可能になる。

さらに、システムクロック周波数を分周させる必要はなくなり、従来技術で必要としたＰＬＬ回路は必要でなくなる。

（２）また、本発明によるディジタル信号処理装置は、
記憶装置から暗号化データを読み込む記憶装置制御部と、
前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
前記第１の記憶部のデータ蓄積量に応じて前記記憶装置制御部のクロックを制御するとともに、前記第２の記憶部のデータ蓄積量に応じて前記復号処理部のクロックを制御するクロック制御部とを備えたものである。

この構成において、クロック制御部は、第１の記憶部または第２の記憶部のデータ蓄積量の大小変化に応じて、記憶装置制御部または復号処理部のクロック制御を行う。すなわち、第１の記憶部のデータ蓄積量が少なく記憶容量に余裕がある状態では記憶装置制御部にクロックを供給して記憶装置制御部を動作させ記憶装置からの暗号化データの第１の記憶部への蓄積を進める。その結果、第１の記憶部のデータ蓄積量が増加して閾値になると、記憶装置制御部に対するクロック供給を停止して記憶装置制御部の動作を停止させる。この結果、第１の記憶部における暗号化データは減少し、また、記憶装置制御部から補充されて増加するという増減関係を繰り返す。一方、第２の記憶部のデータ蓄積量が少なく記憶容量に余裕がある状態では復号処理部にクロックを供給して復号処理部を動作させ第１の記憶部の暗号化データを復号して復号化データの第２の記憶部への蓄積を進める。その結果、第２の記憶部のデータ蓄積量が増加して閾値になると、復号処理部に対するクロック供給を停止して復号処理部の動作を停止させる。この結果、第２の記憶部における復号化データは減少し、また、第１の記憶部、復号処理部から補充されて増加するという増減関係を繰り返す。

このように、第１の記憶部、第２の記憶部が実質的なフル充填の状態になって記憶装置制御部、復号処理部が処理不可となるに至った段階で記憶装置制御部、復号処理部に対するクロックを停止するので、無駄な消費電力の削減が図られる。

さらに、システムクロック周波数を分周させる必要はなくなり、従来技術で必要としたＰＬＬ回路は必要でなくなる。

（３）また、本発明によるディジタル信号処理装置は、
記憶装置から暗号化データを読み込む記憶装置制御部と、
前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
前記デコード処理部からのデータ転送要求を受け付け、前記復号処理部に対して前記デコード処理部へのデータ転送指令を行うとともに、前記復号処理部からのデータ転送要求を受け付け、前記記憶装置制御部に対して前記復号処理部へのデータ転送指令を行うデータ転送制御部と、
前記第１の記憶部のデータ蓄積量に応じて前記記憶装置制御部のクロックを制御するとともに、前記第２の記憶部のデータ蓄積量に応じて前記復号処理部のクロックを制御するクロック制御部とを備えたものである。

この構成は、上記の（１）と（２）とを合成したものに相当する。したがって、第１の記憶部、第２の記憶部はその記憶容量を必要最小限にすることが可能となる。そして、データ転送容量が必要最低限ですむため、システムクロック周波数をシステムとして成立するレベルまで低減することが可能になり、消費電力を削減することが可能になる。また、第１の記憶部、第２の記憶部が実質的なフル充填の状態になって記憶装置制御部、復号処理部が処理不可となるに至った段階で記憶装置制御部、復号処理部に対するクロックを停止するので、無駄な消費電力の削減が図られる。さらに、システムクロック周波数を分周させる必要はなくなり、従来技術で必要としたＰＬＬ回路は必要でなくなる。

（４）本発明によるディジタル信号処理端末は、上記のいずれかのディジタル信号処理装置と、スピーカとを備えたものである。

本発明によれば、各処理ブロックに対して、必要量のデータ転送の要求を行う仕組みにすることにより、各処理ブロック間の記憶部の記憶容量を必要最小限にすることが可能となり、また、必要最低限のデータ転送を行うため、システムとして成立するシステムクロック周波数までシステムクロック周波数を低減することが可能になり、消費電力を削減することが可能になる。この方法では、システムクロック周波数を分周させる必要はなくなり、従来技術で必要としたＰＬＬ回路は必要でなくなる。

さらに、システムクロック周波数を記憶部のデータ蓄積量に応じて、クロック停止・供給の制御を行うことにより、さらなる消費電力削減を図ることができる。

以下、本発明にかかわるディジタル信号処理装置（メディア処理装置）の実施の形態を図面を用いて詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるディジタル信号処理装置の構成を示すブロック図である。

このシステムは、メディア処理を行うディジタル信号処理装置３と、ディジタル信号処理装置３に対して再生開始または再生停止などの制御を行うＣＰＵ（中央演算処理装置）１と、各種のメディアフォーマットで暗号化されたデータを保存することができる記憶媒体（不揮発性メモリ、ＨＤＤなど）からなる記憶装置２とで構成されている。

ディジタル信号処理装置３は、記憶装置２からこの記憶装置２内に保存された暗号化データを読み込む記憶装置制御部３１と、記憶装置制御部３１が読み込んだ暗号化データをバッファリングして一時的に保存する第１の記憶部３２と、第１の記憶部３２から読み出した暗号化データの復号処理を行う復号処理部３３と、復号処理部３３によって得られた復号化データをバッファリングする第２の記憶部３４と、復号処理部３３より出力された各種メディアフォーマットの復号化データのデコード処理を行うデコード処理部３５と、デコード処理部３５からのデータ転送要求Ｒｅｑ２を受け付け、復号処理部３３に対してデコード処理部３５へのデータ転送指令Ｉｎｓ２を行うとともに、復号処理部３３からのデータ転送要求Ｒｅｑ１を受け付け、記憶装置制御部３１に対して復号処理部３３へのデータ転送指令Ｉｎｓ１を行うデータ転送制御部３６とを備えている。

復号処理部３３は、第１の記憶部３２のデータ蓄積量が所定の閾値未満の場合には、データ転送制御部３６に対してデータ転送要求Ｒｅｑ１を行う。また、デコード処理部３５は、第２の記憶部３４のデータ蓄積量が所定の閾値未満の場合には、データ転送制御部３６に対してデータ転送要求Ｒｅｑ２を行う。

次に、上記のように構成された本実施の形態のディジタル信号処理装置の動作を図２の状態遷移図を用いて説明する。

復号処理部３３は、第１の記憶部３２のデータ蓄積量をチェックし、データ蓄積量が所定の閾値未満であるので、データ転送制御部３６に対して復号処理部３３へのデータ転送の要求Ｒｅｑ１を行う。その結果、データ転送制御部３６は記憶装置制御部３１に対してデータ転送の指令Ｉｎｓ１を与える。記憶装置制御部３１は記憶装置２から暗号化データを読み込み、第１の記憶部３２にバッファリングする（図２（ａ）参照）。これにより、第１の記憶部３２のデータ蓄積量が増加し（図２（ｂ）参照）、データ蓄積量が所定の閾値以上になると、復号処理部３３が復号処理を開始して、復号化されたデータを第２の記憶部３４に出力する（図２（ｃ））。その結果、第１の記憶部３２のデータ蓄積量が再び減少する（図２（ｄ）参照）。以降、図２（ｃ）の状態と図２（ｄ）の状態との間をサイクリックに繰り返す。すなわち、図２（ｄ）側に進んで第１の記憶部３２のデータ蓄積量が減少すれば、復号処理部３３からデータ転送制御部３６へのデータ転送の要求Ｒｅｑ１と記憶装置制御部３１に対するデータ転送の指令Ｉｎｓ１が行われて図２（ｃ）側へ進み、また、図２（ｃ）側に進んで第１の記憶部３２のデータ蓄積量が増加して閾値以上になると、復号処理部３３による暗号化データの復号と復号化データの第２の記憶部３４への転送が行われて図２（ｄ）側に進む。

一方、デコード処理部３５は、第２の記憶部３４のデータ蓄積量をチェックし、データ蓄積量が所定の閾値未満であるので、データ転送制御部３６に対してデコード処理部３５へのデータ転送の要求Ｒｅｑ２を行う。その結果、データ転送制御部３６は復号処理部３３に対してデータ転送の指令Ｉｎｓ２を与える。最初は、第２の記憶部３４への復号化データのバッファリングは行われないが（図２（ｅ），（ｆ））、復号処理部３３が起動されて復号化が進むと、復号化データが第２の記憶部３４にバッファリングされる（図２（ｇ）参照）。これにより、第２の記憶部３４のデータ蓄積量が増加し（図２（ｈ）参照）、データ蓄積量が所定の閾値以上になると、デコード処理部３５がデコード処理を開始して、デコードデータを外部に出力する（図２（ｉ））。その結果、第２の記憶部３４のデータ蓄積量が再び減少する（図２（ｊ）参照）。以降、図２（ｉ）の状態と図２（ｊ）の状態との間をサイクリックに繰り返す。すなわち、図２（ｊ）側に進んで第２の記憶部３４のデータ蓄積量が減少すれば、デコード処理部３５からデータ転送制御部３６へのデータ転送の要求Ｒｅｑ２と復号処理部３３に対するデータ転送の指令Ｉｎｓ２が行われて図２（ｉ）側へ進み、また、図２（ｉ）側に進んで第２の記憶部３４のデータ蓄積量が増加して閾値以上になると、デコード処理部３５による復号化データのデコードとデコードデータの外部出力が行われて図２（ｊ）側に進む。

上記の図２（ｃ）〜図２（ｄ）のサイクリック動作と図２（ｉ）〜図２（ｊ）のサイクリック動作とは並行的に進む。

次に、上記のように構成された本実施の形態のディジタル信号処理装置の動作を図３のフローチャートに従って説明する。図３のフローチャートに従う一連の処理は図２に対応している。

まずステップＳ１において、デコード処理部３５は第２の記憶部３４のデータ蓄積量をチェックし、ステップＳ２で第２の記憶部３４のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ３に進み、逆に、閾値以上であるときはステップＳ１１に進む。

ステップＳ３において、デコード処理部３５はデータ転送制御部３６に対してデコード処理部３５へのデータ転送の要求Ｒｅｑ２を行う。

次いでステップＳ４において、データ転送制御部３６は復号処理部３３に対してデータ転送の指令Ｉｎｓ２を与える。

次いでステップＳ５において、復号処理部３３は第１の記憶部３２のデータ蓄積量をチェックし、ステップＳ６で第１の記憶部３２のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ７に進み、逆に、閾値以上であるときはステップＳ１０に進む。

ステップＳ７において、復号処理部３３はデータ転送制御部３６に対して復号処理部３３へのデータ転送の要求Ｒｅｑ１を行う。

次いでステップＳ８において、データ転送制御部３６は記憶装置制御部３１に対してデータ転送の指令Ｉｎｓ１を与える。

次いでステップＳ９において、記憶装置制御部３１は記憶装置２から暗号化データを読み込み、ステップＳ５に戻る。

ステップＳ５〜Ｓ９を繰り返すうちに、ステップＳ６の判定が肯定的となり、第１の記憶部３２のデータ蓄積量が閾値以上となればステップＳ１０に進み、復号処理部３３は復号処理を開始して、復号化されたデータを第２の記憶部３４に出力し、次いでステップＳ１に戻る。

ステップＳ１に戻ると、再び、デコード処理部３５は第２の記憶部３４のデータ蓄積量をチェックし、通常はステップＳ２→Ｓ３→Ｓ４→Ｓ５→Ｓ６→Ｓ１０→Ｓ１を繰り返し、繰り返すうちに、ステップＳ２の判定が肯定的となり、第２の記憶部３４のデータ蓄積量が閾値以上となればステップＳ１１に進み、デコード処理部３５はデコード処理を実施する。

次いでステップＳ１２において、メディア処理を終了させるかの判定を行い、継続するときはステップＳ１に戻る。

本実施の形態によれば、記憶装置制御部３１、復号処理部３３、デコード処理部３５の各処理ブロック間のデータのやり取りを、ハンド・シェーク方式で、必要最小限のデータ量において必要なときに行うことが可能となる。その結果、第１の記憶部３２、第２の記憶部３４は必要最小限の記憶容量にすることができる。また、１回の転送容量が小さくなるために、その転送を実現するシステムクロック周波数を低減でき、消費電力を削減することができる。

（実施の形態２）
図４は、本発明の実施の形態２におけるディジタル信号処理装置の構成を示すブロック図である。図４において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指している。本実施の形態に特有の構成は、次のとおりである。実施の形態１の場合のデータ転送制御部３６に代えて、クロック制御部３７が設けられている。このクロック制御部３７は、第２の記憶部３４のデータ蓄積量が所定の閾値未満の場合には復号処理部３３のクロックを止め、第２の記憶部３４のデータ蓄積量が閾値以上の場合には復号処理部３３のクロック供給を行う機能と、第１の記憶部３２のデータ蓄積量が所定の閾値未満の場合には記憶装置制御部３１のクロックを止め、第１の記憶部３２のデータ蓄積量が閾値以上の場合には記憶装置制御部３１のクロック供給を行う機能を持つ。その他の構成については、実施の形態１と同様であるので、説明を省略する。

次に、上記のように構成された本実施の形態のディジタル信号処理装置の動作を図５のフローチャートに従って説明する。

まずステップＳ２１において、クロック制御部３７は第２の記憶部３４のデータ蓄積量をチェックし、ステップＳ２２で第２の記憶部３４のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ２３に進み、逆に、閾値以上であるときはステップＳ２４に進む。

ステップＳ２３において、復号処理部３３のクロックが止まっているかの判定を行い、クロックがすでに供給されているときはステップＳ２５をスキップしてステップＳ２６に進み、逆に、止まっているときはステップＳ２５に進む。最初は、ステップＳ２５に進んで、復号処理部３３のクロックを供給する。

ステップＳ２６において、クロック制御部３７は第１の記憶部３２のデータ蓄積量をチェックし、ステップＳ２７で第１の記憶部３２のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ２８に進み、逆に、閾値以上であるときはステップＳ２９に進む。

ステップＳ２８において、記憶装置制御部３１のクロックが止まっているかの判定を行い、クロックがすでに供給されているときはステップＳ３０をスキップしてステップＳ３１に進み、逆に、止まっているときはステップＳ３０に進む。最初は、ステップＳ３０に進んで、記憶装置制御部３１のクロックを供給する。

次いでステップＳ３１において、メディア処理を終了させるかの判定を行い、継続するときはステップＳ２１に戻る。

以降、ステップＳ２１→Ｓ２２→Ｓ２３→Ｓ２６→Ｓ２７→Ｓ２８→Ｓ３１のサイクルを任意回数繰り返す。すると、第１の記憶部３２における暗号化データの蓄積量が増加し、ステップＳ２７の判定で第１の記憶部３２にデータ蓄積量が閾値以上であるとの結果を得て、ステップＳ２９に進み、記憶装置制御部３１のクロックを停止する。

以降、ステップＳ２１→Ｓ２２→Ｓ２３→Ｓ２６→Ｓ２７→Ｓ２８→Ｓ３１のサイクルを任意回数繰り返す。すると、第２の記憶部３４における復号化データの蓄積量が増加し、ステップＳ２２の判定で第２の記憶部３４にデータ蓄積量が閾値以上であるとの結果を得て、ステップＳ２４に進み、復号処理部３３のクロックを停止する。

本実施の形態によれば、第１の記憶部３２が実質的なフル充填の状態になって記憶装置制御部３１が処理不可となるに至った段階で記憶装置制御部３１に対するクロックを停止し、また、第２の記憶部３４が実質的なフル充填の状態になって復号処理部３３が処理不可となるに至った段階で復号処理部３３に対するクロックを停止するので、無駄な消費電力の削減を図ることができる。

（実施の形態３）
図６は、本発明の実施の形態３におけるディジタル信号処理装置の構成を示すブロック図である。本実施の形態は、上記の実施の形態１と実施の形態２を合成したものに相当し、データ転送制御部３６とクロック制御部３７の両方を備えている。その他の構成については、実施の形態１と同様であるので、説明を省略する。

次に、上記のように構成された本実施の形態のディジタル信号処理装置の動作を図７のフローチャートに従って説明する。

まずステップＳ４１において、デコード処理部３５は第２の記憶部３４のデータ蓄積量をチェックし、ステップＳ４２で第２の記憶部３４のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ４３に進み、逆に、閾値以上であるときはステップＳ５６に進む。

ステップＳ４３において、復号処理部３３のクロックが止まっているかの判定を行い、クロックがすでに供給されているときはステップＳ４４をスキップしてステップＳ４５に進み、逆に、止まっているときはステップＳ４４に進む。最初は、ステップＳ４４に進んで、復号処理部３３のクロックを供給する。

次いでステップＳ４５において、デコード処理部３５はデータ転送制御部３６に対してデコード処理部３５へのデータ転送の要求Ｒｅｑ２を行う。

次いでステップＳ４６において、データ転送制御部３６は復号処理部３３に対してデータ転送の指令Ｉｎｓ２を与える。

次いでステップＳ４７において、復号処理部３３は第１の記憶部３２のデータ蓄積量をチェックし、ステップＳ４８で第１の記憶部３２のデータ蓄積量が所定の閾値以上であるかを判定し、閾値未満のときはステップＳ４９に進み、逆に、閾値以上であるときはステップＳ５４に進む。

ステップＳ４９において、記憶装置制御部３１のクロックが止まっているかの判定を行い、クロックがすでに供給されているときはステップＳ５０をスキップしてステップＳ５１に進み、逆に、止まっているときはステップＳ５０に進む。最初は、ステップＳ５０に進んで、記憶装置制御部３１のクロックを供給する。

次いでステップＳ５１において、復号処理部３３はデータ転送制御部３６に対して復号処理部３３へのデータ転送の要求Ｒｅｑ１を行う。

次いでステップＳ５２において、データ転送制御部３６は記憶装置制御部３１に対してデータ転送の指令Ｉｎｓ１を与える。

次いでステップＳ５３において、記憶装置制御部３１は記憶装置２から暗号化データを読み込み、ステップＳ４７に戻る。

ステップＳ４７〜Ｓ５３を繰り返すうちに、ステップＳ４８の判定が肯定的となり、第１の記憶部３２のデータ蓄積量が閾値以上となればステップＳ５４に進み、復号処理部３３は復号処理を開始して、復号化されたデータを第２の記憶部３４に出力し、次いでステップＳ５５に進んで、記憶装置制御部３１のクロックを停止し、次いでステップＳ４１に戻る。

ステップＳ４１に戻ると、再び、デコード処理部３５は第２の記憶部３４のデータ蓄積量をチェックし、通常はステップＳ４２→Ｓ４３→Ｓ４５→Ｓ４６→Ｓ４７→Ｓ４８→Ｓ５４→Ｓ５５→Ｓ４１を繰り返し、繰り返すうちに、ステップＳ４２の判定が肯定的となり、第２の記憶部３４のデータ蓄積量が閾値以上となればステップＳ５６に進み、デコード処理部３５はデコード処理を実施する。次いでステップＳ５７に進み、復号処理部３３のクロックを停止する。

次いでステップＳ５８において、メディア処理を終了させるかの判定を行い、継続するときはステップＳ４１に戻る。

上記の一連の処理を行うことにより、第１の記憶部３２、第２の記憶部３４は必要最小限の記憶容量にすることができる。また、１回の転送容量が小さくなるために、その転送を実現するシステムクロック周波数を低減でき、消費電力を削減することができる。

さらに、第１の記憶部３２が実質的なフル充填の状態になって記憶装置制御部３１が処理不可となるに至った段階で記憶装置制御部３１に対するクロックを停止し、また、第２の記憶部３４が実質的なフル充填の状態になって復号処理部３３が処理不可となるに至った段階で復号処理部３３に対するクロックを停止するので、消費電力のさらなる削減を行うことが可能となる。

本発明のディジタル信号処理装置は、オーディオデータを再生する携帯型音楽再生機器や音楽再生機能を持つ携帯電話などの電子機器として有用である。また、オーディオデータ再生に限らず、動画データ再生機能を持った携帯端末機器などの用途にも応用できる。

本発明の実施の形態１におけるディジタル信号処理装置の構成を示すブロック図 本発明の実施の形態１におけるディジタル信号処理装置の動作を示す動作遷移図 本発明の実施の形態１におけるディジタル信号処理装置の動作を示すフローチャート 本発明の実施の形態２におけるディジタル信号処理装置の構成を示すブロック図 本発明の実施の形態２におけるディジタル信号処理装置の動作を示すフローチャート 本発明の実施の形態３におけるディジタル信号処理装置の構成を示すブロック図 本発明の実施の形態３におけるディジタル信号処理装置の動作を示すフローチャート 従来のディジタル信号処理装置の構成を示すブロック図

符号の説明

１ ＣＰＵ
２ 記憶装置
３ ディジタル信号処理装置
３１ 記憶装置制御部
３２ 第１の記憶部
３３ 復号処理部
３４ 第２の記憶部
３５ デコード処理部
３６ データ転送制御部
３７ クロック制御部

Claims (4)

1. 記憶装置から暗号化データを読み込む記憶装置制御部と、
   前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
   前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
   前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
   前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
   前記デコード処理部からのデータ転送要求を受け付け、前記復号処理部に対して前記デコード処理部へのデータ転送指令を行うとともに、前記復号処理部からのデータ転送要求を受け付け、前記記憶装置制御部に対して前記復号処理部へのデータ転送指令を行うデータ転送制御部とを備えたディジタル信号処理装置。
2. 記憶装置から暗号化データを読み込む記憶装置制御部と、
   前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
   前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
   前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
   前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
   前記第１の記憶部のデータ蓄積量に応じて前記記憶装置制御部のクロックを制御するとともに、前記第２の記憶部のデータ蓄積量に応じて前記復号処理部のクロックを制御するクロック制御部とを備えたディジタル信号処理装置。
3. 記憶装置から暗号化データを読み込む記憶装置制御部と、
   前記記憶装置制御部が前記記憶装置から読み込んだ前記暗号化データをバッファリングするための第１の記憶部と、
   前記第１の記憶部から前記暗号化データを読み出して復号する復号処理部と、
   前記復号処理部による復号化データをバッファリングするための第２の記憶部と、
   前記第２の記憶部から前記復号化データを読み出してデコードするデコード処理部と、
   前記デコード処理部からのデータ転送要求を受け付け、前記復号処理部に対して前記デコード処理部へのデータ転送指令を行うとともに、前記復号処理部からのデータ転送要求を受け付け、前記記憶装置制御部に対して前記復号処理部へのデータ転送指令を行うデータ転送制御部と、
   前記第１の記憶部のデータ蓄積量に応じて前記記憶装置制御部のクロックを制御するとともに、前記第２の記憶部のデータ蓄積量に応じて前記復号処理部のクロックを制御するクロック制御部とを備えたディジタル信号処理装置。
4. 請求項１から請求項３までのいずれかに記載のディジタル信号処理装置と、スピーカとを備えたディジタル信号処理端末。

Images