JP2009267434A - カード製造方法およびその結果得られるカード - Google Patents

Abstract

【課題】静電放電から影響を受けず、しかも、製造組み立てが単純なカード製造方法、および、その結果得られるカードを提供する。
【解決手段】このカードには、静電放電に対して保護を施すための、回路基板の端面まで延伸する接地層および／または電源層が設けられるだけでなく、接地層および／または電源層の端面に空隙部も設けられ、製造中にカードをトリミングする際、変形した別の層の導電性セグメントとの短絡が防止される。
【選択図】図５ａ

Description

本発明は、一般に、回路基板と、回路基板を集積してメモリカードを作成する方法と、その結果得られるメモリカードとに関する。

本発明は、一般に、回路基板に関し、さらに詳細には、データを記憶するために携帯用デバイスにおいて利用されるメモリカードの回路基板に関する。本発明は多種多様の回路基板に利用されるものであるが、本明細書では、メモリカード、具体的にはフラッシュ型の電気的に消去可能でプログラム可能なリードオンリーメモリ（フラッシュＥＥＰＲＯＭ）を持つ携帯用メモリカードにおける本発明の実現について説明する。

近年、デジタルカメラ、デジタルオーディオプレーヤ、個人用情報機器などのデバイスがポピュラーになっている。これらのデバイスは、小さな堅固なパッケージの中に多量の記憶容量を必要とする。高密度の不揮発性メモリを利用するメモリカードの場合、これらのデバイスや、パーソナルコンピュータと接続されたプリンタおよび外部リーダーへの挿入や取り外しが頻繁に行われる。このような取り扱いを頻繁に受ける結果、これらカードには静電放電が発生するリスクが高くなる。

したがって、静電放電から影響を受けず、しかも、製造組立が単純な小型の薄型メモリカードが望まれている。

米国特許第６，０４０，６２２号

メモリカードはますます小型でかつ薄型になり、しかもその容量が増大しているため、メモリカードの高密度化とパッケージ化がさらに進んでいる。このような取り扱いを頻繁に受ける結果、これらカードには静電放電（ＥＳＤ）が発生するリスクが高くなる。

メモリカード、並びに、静電放電に起因する損傷に対してメモリカードを抵抗力のあるものにし、カードの複数の導電層が短絡の被害を受け難くするための方法について説明する。メモリカードは、プラスチックカバーの中へ回路基板を配置するカプセル化処理により形成される。プラスチックカバーと回路基板の端面との間の接合部に空隙部が在り、そこに静電放電が入って、メモリカードの回路素子への損傷が生じ易くなる。接地／電源層が、回路基板の端面まで、かつ、回路基板とメモリカードとの間の接合部に沿って延伸している。したがって、どの静電放電もこれら層のいずれかにより吸収され、高電圧の放電に起因する外側の回路素子への損傷が防止される。トリミング処理に起因する短絡を防止する従来の方法には、回路基板の端面から後方へ導電層の端面全体を引っ張るステップが含まれているとはいえ、この従来の方法では、たとえ何らかのＥＳＤ保護が設けられていたとしても、メモリカードの感受性の強い構成要素に対するＥＳＤ保護はほとんどなされていないと言える。

メモリカードの製造中、メモリカードの最終寸法に合わせて回路基板のトリミングが行われる。回路基板の端面に配置される金属層の導電性要素片がトリミング処理中に変形して、絶縁層にわたって延伸することができ、別の金属層、この場合、接地層か電源層のいずれかに接触し、その結果、短絡を生じる可能性がある。上述したように、静電放電に備えて、接地層および／または電源層をカードの接合部まで延伸することが望ましい。したがって、短絡の防止を図り、しかも最大のＥＳＤ保護の維持を図るために、第２の導電層の端面に小さな空隙部を形成し、これら空隙部と導電性要素片との垂直方向の中心位置合わせを行うことにより、トリミング処理中に生じ得る変形部に起因する短絡が結果的に発生しないようにする。これら導電性要素片の変形部は、層と接触することなく第２の導電層の端面の空隙部の中へ落ち込む。回路基板とカバーとの接合部における接地層および／または電源層の残りの端面と比べてこの空隙部の大きさは小さい。その結果、基板のトリミングに起因する短絡を防ぎながら、高いレベルのＥＳＤ保護が保証される。

本発明を例示するメモリカードの平面図である。 本発明を例示するメモリカードの断面図である。 カードの導電層を示す透視分解立体図である。 製造中のカードの導電層を示す透視分解立体図である。 メモリカードの端面の拡大透視図である。 メモリカードの端面の別の例の拡大透視図である。 メモリカードの端面の別の例の拡大透視図である。 図４と５ａに示すカードの断面Ａ−Ａに沿った断面図である。 図４と５ｃに示すカードの断面Ａ−Ａに沿った断面図である。 図３〜５の空隙部の平面図である。 カードの導電層内の空隙部の例を示す平面図である。

図１は、本発明を例示するメモリカードの裏面を示す。メモリカード１００は、端子１４０とカバーされた前面（図示せず）とを持つ照射された裏面を備えた回路基板１１０を有する。上記カバーされた前面には、フラッシュメモリ、回路配線および受動素子（これらは図示されていない）を含む少なくとも１つの集積回路を有する。カバー１２０は、回路基板の前面と端面にわたって覆い、回路基板の裏面が照射され、メモリカードの裏面のほぼ全面が形成されるようになっている。回路基板１１０とカバー１２０の端面との間に在る接合部に狭い空隙部１３０が存在する。回路基板１１０とカバー１２０の端面との間に在る接合部の狭い空隙部１３０に静電放電１５０が入る状態が示されている。“回路基板の導電層上に形成した端子を利用する半導体パッケージ”というウォレンス(Wallace) の米国特許第６，０４０，６２２号（特許文献１）に、メモリパッケージの構造についての詳細な記載があり、上記特許のすべてが本願明細書で参照により援用されている。

図２は、例示を目的として非常に誇張して描かれた、回路基板１１０とカバーとの間の空隙部１３０を示す図である。導電層１１２と１１４が回路基板１１０の端面まで延伸している。上記空隙部はきわめて狭いが、静電放電（ＥＳＤ）１５０が導電層１１２や１１４に達することができるには十分な広さである。これらの導電層は接地層か電源層のいずれかにすることができる。ＥＳＤの場合、回路基板１１０の前面１８０にある回路素子のいずれかによって吸収されるではなく、ＥＳＤは導電層１１２と１１４により吸収される。前面１８０には、フラッシュメモリ、回路配線および受動素子を含む少なくとも１つの集積回路がある。

図３は、導電層要素片１６０を持つ回路基板１１０の底部を示す。これらの要素片は、回路基板の前面にある回路配線の一部であってもよいし、回路基板の前面か後面のいずれかに電気めっきを行うために用いる要素片であってもよいし、基板のテスト時間やバーンイン時間後には必要のないテスト用リード線であってもよい。回路基板の製造中に、回路基板はその最終寸法に合わせて切断あるいは剪断され、図１に示されているように、プラスチックカバーすなわちカプセルの中へ入れられる。最終剪断あるいは切断は、前面１８０から裏面１９０の方向に行われ、それによって処理に起因するいずれの変形部も、カバーされた前面１８０から下方へ照射された裏面１９０の方へ回路基板１１０の端面に沿って延伸することになる。したがって、剪断あるいは切断工程中の構成要素部分の関係について説明するために、回路基板のカバーされた前面１８０に見られる導電性要素片１６０の下方に在るような導電層１１２や１１４について説明する。

図４は、回路基板の製造における中間段階を示す。この段階で、要素片１６０はバス１６５と接続される。要素片１６０とバス１６５は、回路基板１８０がその最終寸法に合わせてトリミングされる前の同じ導電層の一部である。この中間例における要素片は、回路基板の前面または後面のいずれかに電気めっきを行う際に使用する回路配線であってもよい。あるいは、図３に示しているように、機能回路要素やテスト用リード線であってもよい。本発明は、剪断処理あるいは切断処理中に別の導電層の上方に位置している導電層のどの導電性要素片の短絡に対しても保護を施すものである。

図５ａは、剪断後の回路基板の層のいくつの端面の拡大図であり、例示のための唯一の空隙部や溝を示す図である。図５ａは、導電性要素片１６０の下方に位置している導電層１１２を示す。絶縁層１１６は、導電性要素片１６０と導電層１１２との間に位置している。導電層１１２は、空隙部１１２ａと端部１１２ｂとを持つ。空隙部１１２ａは、要素片１６０よりも幅が広く（すなわち、Ｘ方向に広い）、さらに、剪断あるいは切断工程中に導電層１１２の平面に達する可能性がある要素片１６０のいずれの変形部も、導電層１１２のどの部分にも接触せずに、空隙部１１２ａに達し、これによって短絡が防止される。図１に示されているように、回路基板１１０の端部１１２ｂが回路基板１１０とカバー１２０との間の接合部１３０に配置されていることに留意されたい。この結果、導電層のかなり広い部分が回路基板の端面に位置し、生じる可能性のあるどのＥＳＤも引きつけるようになっており、それと同時に、層１１２や１１４との要素片１６０の接触の結果生じるいずれの潜在的短絡も防止される。

図６ａは、図５ａに示す回路基板の断面Ａ−Ａに沿って切り取られた断面図である。剪断処理あるいは切断処理中に絶縁層１１６の導電性要素片１６０が変形し、そのため、要素片１６０の変形部１６０ａが回路基板の端面の下方へ延伸することになる。変形の量、したがって変形部１６０ａの大きさは、剪断力、剪断器具のジオメトリおよび導電性要素片の金属の弾性に左右される。この変形部は、回路基板の端面の下方へ（すなわち、Ｚ方向に）延伸したり、基板の端面を出たり入ったり（すなわち、Ｙ方向に）、基板の端面を横切ったり（すなわち、Ｘ方向に）する可能性があることが予想される。したがって、空隙部１１２ａが十分な広さでつくられているため、Ｘ方向のどのような量の変形部もこの空隙部の中へ落ち込むようになっていて、この変形部が端部１１２ｂと接触することはない。空隙部１１２ａが十分な深さでつくられているため、この空隙部の中へ（あるいは、Ｙ方向に）延伸するどの変形部も同様に導電層１１２と接触することはない。導電層１１４は、層１１２と同じ方法で作られ、層１１２と同じ構造を持つ。層１１２や１１４は、それぞれ、接地層または電源層のいずれであってもよい。図７は、Ｘ方向とＹ方向の空隙部と要素片の相対幅または大きさを示す。導電性要素片の大きさは、要素片の機能に応じて変えることができるが、一般に、約１ミリメートル（０．００１”）から約５０ミリメートル（０．０５”）までの範囲であり、さらに、空隙部の幅と深さは、要素片に比例して十分な許容範囲を持つ大きさであるため、どの変形部も上記空隙部の中に入り、導電層と接触することはない。１つの例では、図７の導電性要素片１６０ａの幅ｃｓｗは、４ミリメートルの広さの幅（すなわち、Ｘ方向に）であり、空隙部１１２ａの幅ｇｗは、端面から端面へ（すなわち、Ｘ方向に）４０ミリメートルであり、一方、深さｇｄは、６０ミリメートル（すなわち、Ｙ方向に）である。

図５ｂは、回路基板の端面の別の例を示す拡大図である。この図は、要素片１６０の可能な変形部のパターンを例示するものである。変形部１６０ａは、回路基板のトリミングの結果、図５ａに例示のようにＺ方向に延伸するだけでなく、Ｘ軸に沿って横方向に、および、Ｙ軸に沿って空隙部１１２ａの中へ延伸することも考えられる。どの変形部１６０ａも空隙部１１２ａや１１４ａの中へ落ち込み、導電層１１２や１１４の端部１１２ｂと接触しなくなるように、空隙部１１２ａは十分に広く（すなわち、Ｘ軸に沿って）作られる。同様に、メモリカード１００の中へ入り込むいずれの変形部も空隙部１１２ａや１１４ａの中へ落ち込み、導電層１１２や１１４と接触しなくなるように、空隙部１１２ａは十分に深く（すなわち、Ｙ軸に沿って）作られる。図５ｂには変形部１６０ａが層１１２まで延伸する状態だけが示されている。しかし、変形部１６０ａは、層１１４まで延伸し、それによって、端部１１４ｂと接触せずに空隙部１１４ａの中へ落ち込むことも考えられる。

図５ｃは、回路基板の端面の別の例を示す拡大図である。この例では、回路基板の端面で回路基板の層のすべてに溝がつけられている。溝１１６ｃ、１１２ｃ、１１４ｃは、それぞれ、絶縁層１１６、導電層１１２、導電層１１４に形成される。これらの溝は、図示されていない層および番号をつけられていない層を含む回路基板のすべての層の中を通る。溝１１６ｃ、１１２ｃ、１１４ｃは、Ｘ、Ｙの両方向に、導電層１１２と１１４の空隙部１１２ａと１１４ａよりも狭い。したがって、空隙部１１２ａと１１４ａは、溝１１２ｃと１１４ｃのいずれの側でも横方向（すなわち、Ｘ方向に）に延伸する。また、空隙部１１２ａと１１４ａは、溝１１２ｃと１１４ｃよりも深く（すなわち、Ｙ方向に）延伸する。したがって、これらの溝は、上記空隙部の範囲内に形成され、上記空隙部によって完全に囲まれる。図５ａと５ｂの前の例の場合と同様、生じる可能性があるどの変形部１６０ａも、導電層１１２と１１４の端部１１２ｂや１１４ｂと接触せずに空隙部１１２ａと１１４ａの中へ落ち込むことになる。この結果、短絡が防止される。導電層１１２と１１４の空隙部が、該空隙部が中心位置合わせを行う対象とする導電性要素片１６０よりもＸおよびＹ方向に広いかぎり、端面のジオメトリには、特に、溝１１６、１１２、１１４には多くの様々な変形例が存在することが考えられる。

図６ｃは、図５ｃに示す回路基板の断面Ａ−Ａに沿って切り取られた断面図である。図６ａに関して上述したように、剪断処理あるいは切断処理中に絶縁層１１６の導電性要素片１６０が変形し、そのため、要素片１６０の変形部１６０ａが回路基板の端面の下方へ延伸することになる。変形の量、したがって変形部１６０ａの大きさは、剪断力、剪断器具のジオメトリおよび導電性要素片の金属の弾性に左右される。この変形部は、回路基板の端面の下方へ（すなわち、Ｚ方向に）延伸したり、基板の端面を出たり入ったり（すなわち、Ｙ方向に）、基板の端面を横切ったり（すなわち、Ｘ方向に）する可能性があることが予想される。したがって、空隙部１１２ａが十分な広さでつくられているため、Ｘ方向のどのような量の変形部もこの空隙部の中へ落ち込むようになっていて、この変形部が端部１１２ｂや１１４ｂと接触することはない。空隙部１１２ａが十分な深さでつくられているため、この空隙部の中へ（あるいは、Ｙ方向に）延伸するどの変形部も同様に導電層１１２や導電層１１４と接触することはない。

図８は、空隙部１１２ａが持ち得る種々の形状のいくつかを示す図である。空隙部１１２ａは、多くの異なる大きさと形状とを持つことが可能であり、これらの大きさと形状のすべては、変形部１６０ａと導電層１１２や１１４との間のどのような短絡も防止できるほど十分な比例する広さを持つものである。

以上本発明の一例を例示して、説明してきたが、本発明に関係する当業者が、別の修正例、変更例および変形例をつくったり、思いついたりすることも可能であることは明らかである。

したがって、本発明が、以上図示して、説明してきた実施形態に限定されるものではないこと、並びに、本発明の本質的特徴を構成する特徴が組み込まれたような上記のような修正および別の実施形態のいずれも本発明の真の精神と範囲に属する均等なものであると考えられることが想定されている。

Claims (5)

1. 少なくとも１つの端面を持つ回路基板であって、
   前記少なくとも１つの端面まで延伸する電源層と、
   前記少なくとも１つの端面まで延伸する接地層と、
   前記回路基板の少なくとも１つの端面に金属の導電性要素片を持つ少なくとも１つの追加層であって、絶縁層により前記接地層または電源層から分離される少なくとも１つの追加層と、を有する回路基板において、
   前記少なくとも１つの端面で前記金属の導電性要素片の下に位置する前記接地層または電源層の部分が溝を含むことにより、前記接地層または電源層の前記少なくとも１つの端面まで延伸する前記金属の導電性要素片のいずれの変形部も前記溝のうちの１つに隣接することによって、前記接地層または電源層とは非接触である回路基板。
2. 請求項１記載の回路基板において、
   前記金属の導電性要素片が、やはり前記回路基板からトリミングを受けるバスと接続する回路基板。
3. 請求項１記載の回路基板において、
   前記金属の導電性要素片が、回路配線である回路基板。
4. 請求項１記載の回路基板において、
   前記金属の導電性要素片が、テスト用リード線である回路基板。
5. 請求項１記載の回路基板において、
   フラッシュメモリ、回路配線および受動素子を備える少なくとも１つの集積回路をさらに有する回路基板。

Images