KR100380784B1 - 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로 - Google Patents

에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로 Download PDF

Info

Publication number
KR100380784B1
KR100380784B1 KR10-2001-7001452A KR20017001452A KR100380784B1 KR 100380784 B1 KR100380784 B1 KR 100380784B1 KR 20017001452 A KR20017001452 A KR 20017001452A KR 100380784 B1 KR100380784 B1 KR 100380784B1
Authority
KR
South Korea
Prior art keywords
fuse
fuse link
links
central
fuse links
Prior art date
Application number
KR10-2001-7001452A
Other languages
English (en)
Other versions
KR20010072218A (ko
Inventor
옌스 멕켈
로베르트 포이를레
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010072218A publication Critical patent/KR20010072218A/ko
Application granted granted Critical
Publication of KR100380784B1 publication Critical patent/KR100380784B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 에너지 작용에 의해 분리될 수 있는 3개 이상의 퓨즈 링크(1, 2, 3)를 갖는 집적 회로에 관한 것이다. 중앙 퓨즈 링크(1)는 제 1 방향 및 상기 제 1 방향에 수직을 이루는 제 2 방향으로 볼 때 상기 두 외부 퓨즈 링크(2, 3)의 사이에 배치된다. 상기 퓨즈 링크들은 각각, 서로 평행하게 배치되고 제 1 방향으로 연장되는 중앙 전기 스트립 도체(10) 또는 외부 전기 스트립 도체(20, 30)의 구성 요소이다. 각각의 외부 스트립 도체(20, 30)가 중앙 퓨즈 링크(1) 높이에서는 상기 중앙 퓨즈 링크로부터 멀어지는 방향으로 변위되고, 각각 다른 외부 스트립 도체(30, 20)의 외부 퓨즈 링크(3, 2)의 높이에서는 상기 중앙 퓨즈 링크를 향하는 방향으로 변위된다. 상기 중앙 스트립 도체(10)는 상기 두 외부 퓨즈 링크(2, 3)의 높이에서 각각 상기 외부 퓨즈 링크와 멀어지는 방향으로 변위된다.

Description

에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로 {INTEGRATED CIRCUIT COMPRISING FUSE LINKS WHICH CAN BE SEPARATED BY THE ACTION OF ENERGY}
퓨즈 링크를 갖는 집적 회로는 예컨대 JP-A 01-080 037에 공지되어 있다. 상기 문서에는 각각 2개의 퓨즈 링크를 갖는, 서로 평행하게 배치된 2개의 열이 제시되어 있다. 각 퓨즈 링크는 전기 스트립 도체의 구성 요소이며, 각 열의 스트립 도체들은 서로 평행하게 직선으로 형성된다. 퓨즈 링크는 타입에 따라 예컨대 각각의 스트립 도체를 통해 흐르는 증가된 전류에 의해 또는 레이저 빔에 의해 분리될 수 있다. 퓨즈 링크가 분리되느냐 아니냐의 여부에 따라 2개의 상이한 상태로 분류될 수 있다. 상기 방식에 의해 퓨즈 링크가 집적 회로를 구성할 수 있다.
실제로 대량의 퓨즈 링크가 제공된 집적 회로가 종종 요구된다. 다수의 퓨즈 링크가 일렬로 배치되고, 상기 퓨즈 링크에 연결되는 스트립 도체가 서로 평행하게 정렬되며 직선으로 연장된다. 특히 레이저 빔에 의해 퓨즈 링크가 분리되는 경우 상기 퓨즈 링크 위에 배치된 절연층이 파손될 수 있다. 퓨즈 링크의 분리 시에는 집적 회로 상의 분리 부분 주변의 도전 재료가 부분적으로 분해되기 때문에, 불순물에 의해 인접한 퓨즈 링크 사이에 단락이 발생하는 것을 막기 위해서는 인접하는 상기 퓨즈 링크 사이의 최소 거리가 정확하게 유지되어야 한다. 정확한 위치 설정 및 레이저 장치의 최소 사용 가능한 방사 직경의 제한을 통해 마찬가지로 일정한 최소 거리가 제공된다. 그렇게 제공된 최소 거리에 의해 대량의 퓨즈 링크가 일렬로 배치되는 경우 매우 많은 공간이 필요하게 된다.US-A-5,636,172에는 레이저에 의해 분리될 수 있는 전기 퓨즈 링크의 뱅크가 기술되어 있다. 퓨즈 링크들은 각각 스트립 도체를 구성한다. 퓨즈 링크들은 서로에 대해 수직인 두 방향으로 서로 변위되어 배치된다. 스트립 도체들은 제 1 방향으로 서로 평행하게 연장된다. 각각 3개의 퓨즈 링크를 포함하는 부분 및 포함하지 않는 부분이 차례로 놓인다. 서로 평행하게 배치된 3개의 퓨즈 링크를 포함하는 부분에서는 퓨즈 링크를 포함하지 않는 부분에서보다 스트립 도체들 사이의 거리가 더 길다.
본 발명은 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로에 관한 것이다.
도 1 내지 도 3은 본 발명의 상기한 실시예의 평면도.
도 4는 도 1 내지 도 3의 실시예 중 하나의 횡단면도.
본 발명의 목적은 필요 공간이 줄어든, 퓨즈 링크를 갖는 집적 회로를 제공하는 것이다.
상기 목적은 청구항 제 1 항에 따른 집적 회로에 의해 달성된다. 본 발명의 바람직한 실시예 및 개선예들은 종속항에 제시된다.
본 발명에 따른 집적 회로는 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 포함하며, 상기 전기 퓨즈 링크는 제 1 방향 및 상기 제 1 방향에 대해 수직인 제 2 방향으로 볼 때 서로 변위되어 배치된다. 상기 퓨즈 링크들은 각각, 서로 평행하게 배치되고 제 1 방향으로 연장되는 전기 스트립 도체의 구성 요소이다. 이 때 상기 스트립 도체들은 각각 인접하는 스트립 도체의 퓨즈 링크의 높이에서는 상기 퓨즈 링크로부터 멀어지는 방향으로 변위됨으로써, 2개의 인접한 스트립 도체 사이의 거리가 제 2 방향으로 볼 때 퓨즈 링크를 포함하는 영역에서보다 퓨즈 링크를 포함하지 않는 영역에서 더 짧다.
본 발명은 각각 인접한 퓨즈 링크의 높이에서 스트립 도체가 변위됨으로써 상기 위치에서 퓨즈 링크의 분리로 인한 스트립 도체들 간의 단락을 막기 위해 주어진 최소 거리가 어려움 없이 유지될 수 있다는 장점을 갖는다. 그에 따라 레이저 장치에 기인한 최소 거리도 역시 쉽게 유지된다. 동시에 퓨즈 링크의 비교적 높은 패킹 밀도가 제공된다. 왜냐 하면 2개의 스트립 도체 사이의 거리가 그들 중 하나가 퓨즈 링크를 포함하는 영역에서보다 그들 중 어느 것도 퓨즈 링크를 포함하지 않는 영역에서 훨씬 더 짧기 때문이다. 다시 말해, 스트립 도체들은 실제로 단락의 위험이 존재하는 곳에서만 단락을 막기 위해 요구되는 최소 거리를 가지는 반면, 단락의 위험이 없는 영역에서는 상기 최소 거리가 명백히 미달될 수 있으며, 스트립 도체 거리와 관련하여 집적 회로에 적용되는 일반적인 설계 규칙에만 주의하면 된다.
개선예에 따르면 집적 회로는 에너지 작용에 의해 분리될 수 있는 하나 이상의 중앙 전기 퓨즈 링크 및 2개의 외부 전기 퓨즈 링크를 포함하며, 상기 중앙 퓨즈 링크는 제 1 방향 및 상기 제 1 방향에 대해 수직인 제 2 방향으로 볼 때 상기 두 퓨즈 링크 사이에 배치된다. 상기 퓨즈 링크들은 각각, 서로 평행하게 배치되고 제 1 방향으로 연장되는 중앙 또는 외부 전기 스트립 도체를 구성한다. 각각의 외부 스트립 도체는 중앙 퓨즈 링크의 높이에서는 상기 중앙 퓨즈 링크로부터 멀어지는 방향으로 변위되고, 각각 다른 외부 프린프 회로의 외부 퓨즈 링크의 높이에서는 상기 중앙 퓨즈 링크를 향하는 방향으로 변위된다. 중앙 스트립 도체는 상기 두 퓨즈 링크의 높이에서는 각각 상기 두 퓨즈 링크로부터 멀어지는 방향으로 변위된다.
본 발명의 상기 개선예는 기술된 구조에 의해 공간이 매우 절약된다는 장점을 제공한다. 또한 각각 3개의 퓨즈 링크 및 관련 스트립 도체를 갖는 전술한 구조의 배수 개가 상기 스트립 도체의 진행에 대해 수직인 제 2 방향으로 인접 배치될 수 있으며, 필요 공간과 관련하여 하나의 최적화된 전체 구조가 형성된다.
본 발명은 실시예를 나타내는 도면에 따라 하기에 더 자세히 설명된다.
도 1은 에너지 작용에 의해 분리될 수 있는 3열의 전기 퓨즈 링크를 나타낸다. 본 실시예의 퓨즈 링크들은 레이저에 의해 분리될 수 있다. 본 발명의 다른 실시예의 경우 다른 방식으로, 예컨대 충분히 높은 전류를 통하게 하여 전기적으로 분리될 수도 있다. 하기에서는 도 1의 중앙에 있는 3개의 퓨즈 링크에 관해 설명한다. 여기서는 중앙 퓨즈 링크(1) 및 2개의 외부 퓨즈 링크(2, 3)가 다루어지며, 이들은 도 1의 도면에서 x-방향 및 y-방향으로 각각 서로 변위되어 배치된다. 중앙 퓨즈 링크(1)는 중앙 스트립 도체(10)의 구성 요소이며, 외부 퓨즈 링크(2, 3)는 각각 외부 스트립 도체(20, 30)의 구성 요소이다. 상기 스트립 도체들(10, 20, 30)은 서로 평행하게 배치되며 y-방향으로 연장된다.
스트립 도체들은 직선으로 연장되는 것이 아니라, 각각 인접한 스트립 도체가 퓨즈 링크를 포함하는 영역에서는 상기 퓨즈 링크로부터 멀어지도록 놓이고, 인접한 스트립 도체가 퓨즈 링크를 포함하지 않는 영역에서는 상기 퓨즈 링크를 향하는 방향으로 변위된다. 이로 인해 인접한 스트립 도체들 사이의 거리는 2개의 인접한 스트립 도체가 퓨즈 링크를 포함하지 않는 영역에서보다 퓨즈 링크를 포함하는 영역에서 훨씬 더 길다. 퓨즈 링크를 포함하지 않는 영역에서는 스트립 도체들 사이의 최소 거리가 각각의 집적 회로에 일반적으로 통용되는 설계-규칙에 따른다. 퓨즈 링크의 영역에서는 퓨즈 링크의 분리에 의해 집적 회로의 표면상에 상기 퓨즈 링크의 재료가 확산됨에 따른 단락을 막기 위해 유지되어야 하는 최소 유효 거리에 맞게 스트립 도체의 왕복 거리가 조정된다. 스트립 도체의 오프셋이 Y-방향으로 일정한 최소 길이를 가짐으로써 각각 인접한 퓨즈 링크둘레의 더 큰 영역에서 필수 최소 거리가 보증된다.
도 1은 제 1 실시예의 집적 회로가 각각 3개의 퓨즈 링크(1, 2, 3) 및 관련 스트립 도체(10, 20, 30)를 갖는, 전술한 다수의 장치를 포함하는 것을 나타낸다. 상기 스트립 도체들(10, 20, 30)이 x-방향으로 서로 인접 배치됨으로써 규칙적으로 반복되는 구조가 제공된다. 상기 방식으로 퓨즈 링크의 높은 패킹 밀도가 확실히 달성된다.
도 1의 스트립 도체들(10, 20, 30)은 직선으로 도시된 스트립 도체 부분만을 포함함으로써 오프셋이 직각으로 꺾이게 된다. 그러나 본 발명의 다른 실시예에서는 스트립 도체가 완만한 스트립 도체 부분으로 구성될 수도 있다.
도 2는 본 발명의 제 2 실시예를 나타내며, 여기에서는 다시 도 1에 따라 전술한, 각각 3개의 퓨즈 링크(1, 2, 3)로 이루어진 최소 구조가 여러번 포함된다. 이 경우 퓨즈 링크는 도 1과 달리 3열이 아닌 4열로 배치된다. 이것은 각각 x-방향으로 서로 인접하는, 3개의 퓨즈 링크(1, 2, 3)로 이루어진 2개의 최소 구성 요소 사이에 제 4 퓨즈 링크(4)를 갖는 또 하나의 추가 스트립 도체(40)가 존재한다는 것을 의미한다. 또한 도 2에서는 최소 구성 요소의 각 3개의 퓨즈 링크(1, 2, 3)가 x-방향으로 서로 인접 배치되나, 직접 분리되는 것이 아니라 상기 추가 스트립 도체(40)에 의해 서로 분리된다. 다시 퓨즈 링크(1, 2, 3, 4)의 가장 조밀한 패킹 밀도가 제공된다.
도 3은 5열의 퓨즈 링크(1, 2, 3, 4, 5)를 갖는 본 발명의 제 3 실시예를 나타낸다. 이 경우 X-방향으로 다시 인접하는, 각 3개의 퓨즈 링크(1, 2, 3)의 최소 구성 요소는 각각 추가 퓨즈 링크(4, 5)를 포함하는 2개의 추가 스트립 도체(40, 50)에 의해 서로 분리된다.
도 4는 도 1 내지 도 3의 실시예 중 임의의 하나의 집적 회로의 단면도를 나타낸다. 여기에는 최소 구성 요소를 이루는 중앙 스트립 도체(10) 및 두 외부 스트립 도체(20, 30)를 나타내는 횡단면의 단면도만이 도시되어 있다.
도 4에는 유전성 절연층(I)에 의해 서로 분리된, 집적 회로(IC)의 2개의 금속층 평면(M1, M2)이 도시되어 있다. 도시된 횡단면은 도 1 내지 도 3에서 중앙 퓨즈 링크(1)를 통해 X-방향으로 연장된다. 중앙 퓨즈 링크(1)의 영역 내 중앙 스트립 도체(10)가 제 1 금속층 평면(M1)에서 연장되는 반면, 중앙 퓨즈 링크(1)의 영역내 두 외부 스트립 도체(20, 30)는 제 2 금속층 평면(M2)에서 연장된다는 것을 알 수 있다. 외부 퓨즈 링크(도면에는 도시되지 않았음, 2, 3)의 높이에서 관련된 외부 스트립 도체(20, 30)는 제 1 금속층 평면(M1)에서, 그리고 다른 두 스트립 도체는 제 2 금속층 평면(M2)에서 연장된다. 스트립 도체들(10, 20, 30)이 상이한 금속층 평면(M1, M2)에서 연장됨으로써 퓨즈 링크(1, 2, 3)의 분리 시에 각각 인접한 스트립 도체에 의한 단락이 쉽게 일어날 수 없게 된다. 왜냐하면 금속층 평면 사이에 존재하는 절연층(I)은 분리에 의해 단지 국부적으로만 해체되며, 상기 절연층(I)은 퓨즈 링크에 대해 최소 거리를 유지하는 스트립 도체를 덮기 때문이다.
도 4와는 달리 본 발명의 다른 실시예에서는 스트립 도체(10, 20, 30)의 모든 부분이 동일한 금속층 평면에서 연장된다.

Claims (4)

  1. 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크(1, 2, 3, 4, 5)를 갖는 집적 회로에 있어서,
    - 상기 퓨즈 링크들이 제 1 방향 및 상기 제 1 방향에 수직을 이루는 제 2 방향으로 볼 때 서로 변위 배치되고,
    - 상기 각각의 퓨즈 링크(1, 2, 3)는, 서로 평행하게 배치되고 제 1 방향으로 연장되는 전기 스트립 도체(10, 20, 30, 40, 50)의 구성 요소이며,
    - 상기 스트립 도체들이 각각 인접하는 스트립 도체의 퓨즈 링크의 높이에서 상기 퓨즈 링크로부터 멀어지는 방향으로 변위됨으로써, 인접하는 2개의 스트립 도체 사이의 거리는 제 2 방향으로 볼 때 상기 인접 스트립 도체가 퓨즈 링크를 포함하는 영역에서보다 퓨즈 링크를 포함하지 않는 영역에서 더 짧은 것을 특징으로 하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 퓨즈 링크(1, 2, 3) 중 하나는 중앙 전기 퓨즈 링크(1)이고 이에 인접한 2개의 퓨즈 링크(2, 3)는 각각 외부 전기 퓨즈 링크(2, 3)이며,
    상기 중앙 전기 퓨즈 링크(1) 및 외부 전기 퓨즈 링크(2, 3)는 에너지 작용에 의해 분리될 수 있고,
    - 상기 중앙 전기 퓨즈 링크(1)가 제 1 방향 및 상기 제 1 방향에 대해 수직인 제 2 방향으로 볼 때 상기 두 외부 퓨즈 링크(2, 3) 사이에 배치되고,
    - 상기 각각의 퓨즈 링크(1, 2, 3)는, 서로 평행하게 배치되고 제 1 방향으로 연장되는 중앙 전기 스트립 도체(10) 또는 외부 전기 스트립 도체(20, 30)의 구성 요소이며,
    - 각각의 외부 스트립 도체(20, 30)는 중앙 퓨즈 링크(1)의 높이에서는 상기 중앙 퓨즈 링크로부터 멀어지는 방향으로 변위되고, 각각 다른 외부 스트립 도체(30, 20)의 외부 퓨즈 링크(3, 2)의 높이에서는 상기 중앙 퓨즈 링크를 향하는 방향으로 변위되며,
    - 상기 중앙 스트립 도체(10)는 상기 두 퓨즈 링크(2, 3)의 높이에서 각각 상기 퓨즈 링크와 멀어지는 방향으로 변위되는 것을 특징으로 하는 집적 회로.
  3. 제 2 항에 있어서,
    상기 3개의 전기 퓨즈 링크(1, 2, 3)의 배수 개가 제 2 방향으로 서로 인접 배치되는 것을 특징으로 하는 집적 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스트립 도체(10, 20, 30)가 그의 각 퓨즈 링크(1, 2, 3) 영역에서는 회로의 제 1 금속층 평면(M1)을 구성하고, 다른 퓨즈 링크의 영역에서는 회로의 제 2 금속층 평면(M2)을 구성하는 것을 특징으로 하는 집적 회로.
KR10-2001-7001452A 1998-08-04 1999-08-02 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로 KR100380784B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19835263A DE19835263C2 (de) 1998-08-04 1998-08-04 Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen
DE19835263.8 1998-08-04

Publications (2)

Publication Number Publication Date
KR20010072218A KR20010072218A (ko) 2001-07-31
KR100380784B1 true KR100380784B1 (ko) 2003-04-18

Family

ID=7876469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7001452A KR100380784B1 (ko) 1998-08-04 1999-08-02 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로

Country Status (7)

Country Link
US (1) US6302729B2 (ko)
EP (1) EP1104583A1 (ko)
JP (1) JP3682231B2 (ko)
KR (1) KR100380784B1 (ko)
DE (1) DE19835263C2 (ko)
TW (1) TW445622B (ko)
WO (1) WO2000008687A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274251A (ja) 2000-03-23 2001-10-05 Nec Corp ヒューズ切断方法および装置、ヒューズ回路装置、回路製造方法
JP2008097696A (ja) * 2006-10-11 2008-04-24 Elpida Memory Inc 半導体装置
KR101310243B1 (ko) * 2007-09-19 2013-09-24 지에스아이 그룹 코포레이션 고속 빔 편향 링크 가공
US20110210105A1 (en) * 2009-12-30 2011-09-01 Gsi Group Corporation Link processing with high speed beam deflection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471158A (en) * 1981-12-11 1984-09-11 Advanced Circuit Technology, Inc. Programmable header
JP2800824B2 (ja) * 1987-09-19 1998-09-21 株式会社日立製作所 半導体集積回路装置
JPH0529467A (ja) * 1991-07-24 1993-02-05 Nec Corp 冗長回路用ヒユーズ
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
JPH06120349A (ja) * 1992-10-09 1994-04-28 Matsushita Electron Corp 半導体装置の製造方法
JPH06310603A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 半導体記憶装置
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US6198118B1 (en) * 1998-03-09 2001-03-06 Integration Associates, Inc. Distributed photodiode structure
US6236442B1 (en) * 1998-09-03 2001-05-22 Eastman Kodak Company Method of making liquid crystal display having patterned conductive images

Also Published As

Publication number Publication date
US6302729B2 (en) 2001-10-16
KR20010072218A (ko) 2001-07-31
US20010019910A1 (en) 2001-09-06
JP3682231B2 (ja) 2005-08-10
DE19835263C2 (de) 2000-06-21
JP2002522905A (ja) 2002-07-23
EP1104583A1 (de) 2001-06-06
WO2000008687A1 (de) 2000-02-17
TW445622B (en) 2001-07-11
DE19835263A1 (de) 2000-02-17

Similar Documents

Publication Publication Date Title
US6042387A (en) Connector, connector system and method of making a connector
EP0521735B1 (en) Semiconductor memory control device and method of mounting same in high density
US6222270B1 (en) Integrated circuit bonding pads including closed vias and closed conductive patterns
JP5222238B2 (ja) カード製造方法およびその結果得られるカード
EP1439581A2 (en) Interconnection structure
JP3474415B2 (ja) 半導体装置
US5288235A (en) Electrical interconnects having a supported bulge configuration
KR100279954B1 (ko) 초대규모 집적 회로를 위한 도전체 트랙 구조
CN1325545A (zh) 高压屏蔽
KR100457170B1 (ko) 접속핀을갖는파워반도체모듈
EP0985585A2 (en) Electrical connection box
KR100567984B1 (ko) 전기 접속 소자를 구비한 집적 회로
US4874086A (en) Film carrier and a method for manufacturing a semiconductor device utilizing the same
KR100380784B1 (ko) 에너지 작용에 의해 분리될 수 있는 전기 퓨즈 링크를 갖는 집적 회로
EP0926931A4 (en) CONDUCTOR PLATE WITH CONTACT
DE19816904C1 (de) Mit Steckverbinder versehene elektrische Schaltung, insbesondere Steuergerät für Kraftfahrzeuge
US4598166A (en) High density multi-layer circuit arrangement
US6566729B1 (en) Semiconductor device including laser-blown links
US6506981B1 (en) Interconnect structure having fuse or anti-fuse links between profiled apertures
KR100667379B1 (ko) 집적 반도체 칩
US5393934A (en) Busbar conductor
RU2302686C2 (ru) Силовой полупроводниковый модуль
EP1434474A2 (en) Technique for electrically interconnecting electrical signals between an electronic component and a multilayer signal routing device
US5914527A (en) Semiconductor device
KR100807637B1 (ko) 반도체 및 반도체 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee