EP1104583A1 - Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen - Google Patents

Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen

Info

Publication number
EP1104583A1
EP1104583A1 EP99950500A EP99950500A EP1104583A1 EP 1104583 A1 EP1104583 A1 EP 1104583A1 EP 99950500 A EP99950500 A EP 99950500A EP 99950500 A EP99950500 A EP 99950500A EP 1104583 A1 EP1104583 A1 EP 1104583A1
Authority
EP
European Patent Office
Prior art keywords
integrated circuit
level
conductor tracks
fuse links
conductor track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP99950500A
Other languages
English (en)
French (fr)
Inventor
Jens MÖCKEL
Robert Feurle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1104583A1 publication Critical patent/EP1104583A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to an integrated circuit with electrical connection points that can be separated by the action of energy, so-called fuse links.
  • An integrated circuit with fuse links is known for example from JP-A 01-080 037. This shows two rows arranged parallel to each other, each with two fuse links. Each fuse link is an element of an electrical conductor track, the conductor tracks of each row being designed parallel to one another and in a straight line. Depending on the type, fuse links can be separated, for example, by means of increased currents flowing through the respective conductor track or by means of a laser beam. Depending on whether a fuse link is broken or not, two different states can be distinguished. In this way it is possible to configure an integrated circuit via the fuse links.
  • fuse links are then arranged in a row, the interconnects connected to them being aligned parallel to one another and running in a straight line.
  • fuse links are separated, in particular by means of a laser beam, the ones arranged above the fuse link are destroyed
  • the invention has for its object to provide an integrated circuit with fuse links, the space requirement is reduced.
  • the integrated circuit according to the invention has electrical connection points which can be separated by the action of energy and which, viewed both in a first direction and in a second direction perpendicular thereto, are arranged offset to one another.
  • the connection points are each part of an electrical conductor track, which are arranged parallel to one another and run essentially in the first direction.
  • the conductor tracks have an offset facing away from the connection point of the respectively adjacent conductor track, so that two adjacent ones of the conductor tracks have a smaller distance from each other where they have no connection point than where one of the adjacent conductor tracks has a connection point.
  • the invention has the advantage that by the provided offsets of the conductor tracks at the level of the respectively adjacent connection point, the respectively predetermined minimum distance to avoid short circuits between the conductor tracks as a result of the separation of the connection points can be maintained without problems.
  • the minimum distance caused by the laser system is also easier to hold.
  • there is a relatively high packing density of the connection points since two of the conductor tracks in the areas in which none of them have a connection point are at a significantly smaller distance from one another than in the areas in which one of them has a connection point.
  • the conductor tracks have the minimum distance necessary to avoid a short circuit where there is actually a risk of a short circuit, while in their areas which are not critical with regard to a short circuit, this minimum distance can be clearly undercut and only with respect to the usual on the integrated circuit the design rules that apply to the interconnect spacing must be observed.
  • a larger beam diameter can be used for the laser process. Slight mispositioning of the laser system is less critical.
  • the integrated circuit has at least one middle and two outer electrical connection points that can be separated by the action of energy, the middle connection point being arranged between the two outer connection points, both in the first direction and in the second direction perpendicular thereto .
  • the connection points are each part of a central or an outer electrical conductor track, which are arranged parallel to one another and run essentially in the first direction.
  • Each outer conductor track has an offset facing away from it at the middle connection point and an offset facing it at the level of the outer connection point of the respective other outer conductor track.
  • the middle conductor track has an offset facing away from each of them at the level of the two outer connection points.
  • FIGS. 1 to 3 show different exemplary embodiments of the invention in a top view
  • FIG. 4 shows a cross-sectional illustration of one of the exemplary embodiments in FIGS. 1 to 3.
  • FIG. 1 shows three rows of electrical connection points (fuse links) which can be separated by the action of energy.
  • the connection points of this exemplary embodiment can be separated by means of a laser. In other embodiments of the invention, the separation can also be done in a different way, for example electrically, by supplying a sufficiently high current.
  • the three fuse links in the middle of FIG. 1 are discussed below. It is a middle fuse link 1 and two outer fuse links 2, 3, which are each offset in the illustration in FIG. 1 in the x direction and in the y direction.
  • the middle fuse link 1 is part of a middle conductor track 10 and the outer fuse links 2, 3 are parts of an outer conductor track 20, 30.
  • the conductor tracks 10, 20, 30 are arranged parallel to one another and run essentially in Y. -Direction.
  • the conductor tracks do not run in a straight line, but have offsets that are separated from them in the areas in which the adjacent conductor track has a fuse link. are facing and in the areas in which the adjacent conductor track has no fuse link, these are facing. In this way, there is a significantly greater distance between adjacent conductor tracks in the areas in which a fuse link is present than where two adjacent conductor tracks have no fuse link. At the latter points, the minimum distance between the conductor tracks can be based on the design rule that is generally valid for the respective integrated circuit. In the areas of the fuse links, the mutual spacing of the conductor tracks depends on the applicable minimum distance which must be maintained in order to avoid short circuits due to the breaking of a fuse link and the associated distribution of its material on the surface of the integrated circuit avoid.
  • the offsets of the conductor tracks have a certain minimum length in the Y direction, so that the necessary minimum distance is ensured in a larger area around the respective fuse link.
  • FIG. 1 shows that the integrated circuit of the first exemplary embodiment has a plurality of the arrangements just described, each with three fuse links 1, 2, 3 and corresponding conductor tracks 10, 20, 30, which are arranged adjacent to one another in the X direction , so that there is a regularly repeating structure. It is clear that a high packing density of the fuse links is achieved in this way.
  • the conductor tracks 10, 20, 30 in FIG. 1 only have conductor track sections which represent straight lines, so that the offsets are bent at right angles. In other embodiments of the invention, however, it is also possible to assemble the conductor tracks from rounded conductor track sections.
  • FIG. 2 shows a second exemplary embodiment of the invention, in which the minimum arrangement already described with reference to FIG. 1 in each case three fuse links 1, 2, 3 several times is included.
  • the fuse links are not arranged in three but in four rows. This means that between each two minimum configurations of the three connecting parts 1, 2, 3 which are adjacent to one another in the X direction, there is yet another conductor track 40 with a fourth connecting point 4.
  • the three fuse links 1, 2, 3 of the minimum configuration are arranged adjacent to one another in the X direction, but not immediately, but separated from one another by the further conductor track 40. This again results in an extremely dense packing density of the fuse links 1, 2, 3, 4.
  • FIG. 3 shows a further exemplary embodiment of the invention with five rows of fuse links 1, 2, 3, 4, 5.
  • the minimal configurations of the three fuse links 1, 2, 3, which in turn are adjacent in the X direction, are two in this case further conductor tracks 40, 50, each having a further fuse link 4, 5, separated from one another.
  • FIG. 4 shows a section through the integrated circuit IC of any of the exemplary embodiments in FIGS. 1 to 3. Only a section of this cross section is shown, which shows the middle conductor track 10 and the two outer conductor tracks 20, 30 of the minimum configuration.
  • FIG. 4 shows two metallization levels M1, M2 of the integrated circuit IC which are separated from one another by a dielectric insulation layer I.
  • the cross section shown in FIGS. 1 to 3 runs in the X direction through the middle fuse link 1. It can be seen that the middle conductor track 10 runs in the region of the middle fuse link 1 in the first metallization level M1, while the two outer ones Conductor tracks 20, 30 run in the area of the middle fuse link 1 in the second metallization level M2. At the level of the outer fuse links 2, 3 (not shown in FIG. 4), the corresponding outer conductor track 20, 30 runs in the first metallization level M1 and the two other Its conductor tracks run in the second metallization level M2.
  • all segments of the conductor tracks 10, 20, 30 run in a common metallization level.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die integrierte Schaltung weist wenigstens drei durch Energieeinwirkung auftrennbare elektrische Verbindungsstellen (1, 2, 3) auf. Die mittlere Verbindungsstelle (1) ist, sowohl in einer ersten Richtung als auch in einer dazu senkrechten zweiten Richtung betrachtet, zwischen den beiden äußeren Verbindungsstellen (2, 3) angeordnet. Die Verbindungsstellen sind jeweils Bestandteil einer mittleren (10) bzw. äußeren (20, 30) elektrischen Leiterbahn, die parallel zueinander angeordnet und im wesentlichen in der ersten Richtung verlaufen. Jede äußere Leiterbahn (20, 30) weist auf Höhe der mittleren Verbindungsstelle (1) einen von dieser abgewandten Versatz und auf Höhe der äußeren Verbindungsstelle (3, 2) der jeweils anderen äußeren Leiterbahn (30; 20) einen dieser zugewandten Versatz auf. Die mittlere Leiterbahn (10) weist auf Höhe der beiden äußeren Verbindungsstellen (2, 3) jeweils einen von diesen abgewandten Versatz auf.

Description

Beschreibung
Integrierte Schaltung mit durch Energieeinwirkung auftrennba- ren elektrischen Verbindungsstellen
Die Erfindung betrifft eine integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungsstellen, sogenannten Fuse-Links.
Eine integrierte Schaltung mit Fuse-Links ist beispielsweise aus der JP-A 01-080 037 bekannt. Diese zeigt zwei parallel zueinander angeordnete Reihen mit je zwei Fuse-Links. Jedes Fuse-Link ist Element einer elektrischen Leiterbahn, wobei die Leiterbahnen jeder Reihe parallel zueinander und gradlinig ausgebildet sind. Je nach Typ sind Fuse-Links beispielsweise mittels erhöhter, durch die jeweilige Leiterbahn fließender Ströme oder mittels Laserstrahl auftrennbar. Je nachdem, ob ein Fuse-Link aufgetrennt ist oder nicht, sind zwei verschiedene Zustände unterscheidbar. Auf diese Weise ist es möglich, über die Fuse-Links eine integrierte Schaltung zu konfigurieren.
In der Praxis ist es oft erforderlich, eine große Anzahl von Fuse-Links auf der integrierten Schaltung vorzusehen. Es werden dann viele Fuse-Links in einer Reihe angeordnet, wobei die mit ihnen verbundenen Leiterbahnen parallel zueinander ausgerichtet sind und gradlinig verlaufen. Beim Auftrennen der Fuse-Links insbesondere mittels eines Laserstrahls kommt es zu einer Zerstörung der über dem Fuse-Link angeordneten
Isolierungsschicht. Da beim Auftrennen eines Fuse-Links sein elektrisch leitfähiges Material teilweise unkontrolliert neben der Auftrennstelle auf der integrierten Schaltung verteilt wird, ist es erforderlich, gewisse Mindestabstände zwi- sehen benachbarten Fuse-Links einzuhalten, um zu verhindern, daß durch die genannten Verunreinigungen Kurzschlüsse zwischen den benachbarten Fuse-Links entstehen. Bedingt durch die Positionierungenauigkeit und den begrenzten minimal verwendbaren Strahldurchmesser der Laseranlage ergeben sich ebenfalls bestimmte Mindestabstände. Durch die somit vorgegebenen Mindestabstände ergibt sich bei einer großen Anzahl in einer Reihe angeordneter Fuse-Links ein erheblicher Platzbedarf.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit Fuse-Links anzugeben, deren Platzbedarf redu- ziert ist.
Diese Aufgabe wird mit einer integrierten Schaltung gemäß Anspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand abhängiger Ansprüche.
Die erfindungsgemäße integrierte Schaltung weist durch Energieeinwirkung auftrennbare elektrische Verbindungsstellen auf, die, sowohl in einer ersten Richtung als auch in einer dazu senkrechten zweiten Richtung betrachtet, versetzt zuein- ander angeordnet sind. Die Verbindungsstellen sind jeweils Bestandteil einer elektrischen Leiterbahn, die parallel zueinander angeordnet sind und im wesentlichen in der ersten Richtung verlaufen. Dabei weisen die Leiterbahnen auf Höhe der Verbindungsstelle der jeweils benachbarten Leiterbahn ei- nen von dieser abgewandten Versatz auf, so daß zwei benachbarte der Leiterbahnen jeweils dort, wo sie keine Verbindungsstelle aufweisen, einen geringeren Abstand zueinander aufweisen, als dort, wo eine der benachbarten Leiterbahnen eine Verbindungsstelle aufweist.
Die Erfindung hat den Vorteil, daß durch die vorgesehenen Versätze der Leiterbahnen auf Höhe der jeweils benachbarten Verbindungsstelle an diesen Stellen der jeweils vorgegebene Mindestabstand zur Vermeidung von Kurzschlüssen zwischen den Leiterbahnen in Folge des Auftrennens der Verbindungsstellen problemlos eingehalten werden kann. Ebenfalls wird der durch die Laseranlage bedingte Mindestabstand damit leichter einge- halten. Gleichzeitig ergibt sich eine relativ hohe Packungsdichte der Verbindungsstellen, da jeweils zwei der Leiterbahnen in den Bereichen, in denen keine von ihnen eine Verbindungsstelle aufweist, einen deutlich geringeren Abstand zu- einander aufweisen als in den Bereichen, in denen eine von ihnen eine Verbindungsstelle aufweist. Mit anderen Worten weisen die Leiterbahnen nur dort den zur Vermeidung eines Kurzschlusses notwendigen Mindestabstand auf, wo die Gefahr eines Kurzschlusses tatsächlich besteht, während in ihren be- züglich eines Kurzschlusses unkritischen Bereichen dieser Mindestabstand deutlich unterschritten werden kann und nur die üblichen auf der integrierten Schaltung bezüglich der Leiterbahnabstände geltenden Designregeln beachtet werden müssen. Es kann für den Laserprozeß ein größerer Strahldurch- messer verwendet werden. Leichte Fehlpositionierungen der Laseranlage sind weniger kritisch.
Nach einer Weiterbildung weist die integrierte Schaltung wenigstens eine mittlere und zwei äußere, durch Energieeinwir- kung auftrennbare elektrische Verbindungsstellen auf, wobei die mittlere Verbindungsstelle, sowohl in der ersten Richtung als auch in der dazu senkrechten zweiten Richtung betrachtet, zwischen den beiden äußeren Verbindungsstellen angeordnet ist. Die Verbindungsstellen sind jeweils Bestandteil einer mittleren bzw. einer äußeren elektrischen Leiterbahn, die parallel zueinander angeordnet sind und im wesentlichen in der ersten Richtung verlaufen. Jede äußere Leiterbahn weist auf Höhe der mittleren Verbindungsstelle einen von dieser abgewandten Versatz und auf Höhe der äußeren Verbindungsstelle der jeweils anderen äußeren Leiterbahn einen dieser zugewandten Versatz auf. Die mittlere Leiterbahn weist auf Höhe der beiden äußeren Verbindungsstellen jeweils einen von diesen abgewandten Versatz auf.
Diese Weiterbildung der Erfindung bietet den Vorteil, daß die beschriebene Anordnung sehr platzsparend ist. Außerdem sind Vielfache der oben beschriebenen Anordnung mit jeweils drei Verbindungsstellen und entsprechenden Leiterbahnen in der zweiten Richtung, die senkrecht zum Verlauf der Leiterbahnen ist, benachbart angeordnet werden können, wobei jeweils eine bezüglich des Platzbedarfs optimierte Gesamtanordnung ent- steht.
Die Erfindung wird im folgenden anhand der Figuren näher erläutert, die Ausführungsbeispiele zeigen.
Figuren 1 bis 3 zeigen unterschiedliche Ausführungsbei- spiele der Erfindung in einer Draufsicht und
Figur 4 zeigt eine Querschnittdarstellung eines der Ausführungsbeispiele der Figuren 1 bis 3.
Figur 1 zeigt drei Reihen von durch Energieeinwirkung auftrennbaren elektrischen Verbindungsstellen (Fuse-Links) . Die Verbindungsstellen dieses Ausführungsbeispiels sind mittels eines Lasers auftrennbar. Bei anderen Ausführungsformen der Erfindung kann das Auftrennen auch auf andere Weise, beispielsweise elektrisch, durch Zuführung eines ausreichend hohen Stromes, geschehen. Im folgenden wird auf die drei Fuse- Links in der Mitte der Figur 1 eingegangen. Es handelt sich dabei um ein mittleres Fuse-Link 1 sowie zwei äußere Fuse- Links 2, 3, die in der Darstellung der Figur 1 in x-Richtung und in y-Richtung jeweils versetzt zueinander angeordnet sind. Das mittlere Fuse-Link 1 ist Bestandteil einer mittle- ren Leiterbahn 10 und die äußeren Fuse-Links 2, 3 sind Bestandteile je einer äußeren Leiterbahn 20, 30. Die Leiterbahnen 10, 20, 30 sind parallel zueinander angeordnet und verlaufen im wesentlichen in Y-Richtung.
Die Leiterbahnen verlaufen nicht gradlinig, sondern weisen Versätze auf, die in den Bereichen, in den die jeweils benachbarte Leiterbahn ein Fuse-Link aufweist, von diesem abge- wandt sind und in den Bereichen, in denen die benachbarte Leiterbahn kein Fuse-Link aufweist, diesen zugewandt sind. Auf diese Weise ergibt sich zwischen benachbarten Leiterbahnen ein deutlich größerer Abstand in den Bereichen, in denen ein Fuse-Link vorhanden ist, als dort, wo zwei benachbarte Leiterbahnen kein Fuse-Link aufweisen. An den letztgenannten Stellen kann sich der Minimalabstand zwischen den Leiterbahnen nach der allgemein für die jeweilige integrierte Schaltung gültigen Design-Regel richten. In den Bereichen der Fu- se-Links richtet sich der gegenseitige Abstand der Leiterbahnen nach dem jeweils gültigen Mindestabstand, der eingehalten werden muß, um Kurzschlüsse aufgrund des Auftrennens eines Fuse-Links und des damit verbundenen Verteilens seines Materials auf der Oberfläche der integrierten Schaltung zu ver- meiden. Die Versätze der Leiterbahnen weisen in Y-Richtung eine bestimmt Mindestlänge auf, so daß in einem größeren Bereich um das jeweils benachbarte Fuse-Link herum der notwendige Mindestabstand gewährleistet ist.
Figur 1 ist zu entnehmen, daß die integrierte Schaltung des ersten Ausführungsbeispiels eine Mehrzahl der soeben beschriebenen Anordnungen mit jeweils drei Fuse-Links 1, 2, 3 und entsprechenden Leiterbahnen 10, 20, 30 aufweist, die in X-Richtung jeweils benachbart zueinander angeordnet sind, so daß sich eine regelmäßig wiederholende Struktur ergibt. Es ist deutlich, daß auf diese Weise eine hohe Packungsdichte der Fuse-Links erreicht wird.
Die Leiterbahnen 10, 20, 30 in Figur 1 weisen nur Leiterbahn- abschnitte auf, die Geraden darstellen, so daß die Versätze rechtwinklig abgeknickt sind. Bei anderen Ausführungsformen der Erfindung ist es jedoch auch möglich, die Leiterbahnen aus gerundeten Leiterbahnabschnitten zusammenzusetzen.
Figur 2 zeigt ein zweites Ausführungsbeispiel der Erfindung, in dem wiederum die anhand von Figur 1 bereits beschriebene Minimalanordnung jeweils dreier Fuse-Links 1, 2, 3 mehrfach enthalten ist. In diesem Fall sind die Fuse-Links im Gegensatz zu Figur 1 nicht in drei, sondern in vier Reihen angeordnet. Das bedeutet, daß zwischen jeweils zwei in X-Richtung zueinander benachbarten Minimalkonfigurationen der drei Ver- bindungssteilen 1, 2, 3 noch eine weitere Leiterbahn 40 mit einer vierten Verbindungsstelle 4 vorhanden ist. Auch bei Figur 2 sind also die jeweils drei Fuse-Links 1, 2, 3 der Minimalkonfiguration in X-Richtung benachbart zueinander angeordnet, jedoch nicht unmittelbar, sondern durch die weitere Lei- terbahn 40 voneinander getrennt. Es ergibt sich wiederum eine äußerst dichte Packungsdichte der Fuse-Links 1, 2, 3, 4.
Figur 3 zeigt ein weiteres Ausführungsbeispiel der Erfindung mit fünf Reihen von Fuse-Links 1, 2, 3, 4, 5. Die in X- Richtung wiederum benachbarten Minimalkonfigurationen der jeweils drei Fuse-Links 1, 2, 3 sind durch in diesem Fall zwei weitere Leiterbahnen 40, 50, die jeweils ein weiteres Fuse- Link 4, 5 aufweisen, voneinander getrennt.
Figur 4 zeigt einen Schnitt durch die integrierte Schaltung IC eines beliebigen der Ausführungsbeispiele der Figuren 1 bis 3. Dabei ist nur ein Ausschnitt dieses Querschnitts dargestellt, der die mittlere Leiterbahn 10 sowie die beiden äußeren Leiterbahnen 20, 30 der Minimalkonfiguration zeigt.
In Figur 4 sind zwei durch eine dielektrische Isolierungsschicht I voneinander getrennte Metallisierungsebenen Ml, M2 der integrierten Schaltung IC dargestellt. Der dargestellte Querschnitt verläuft in den Figuren 1 bis 3 in X-Richtung durch das mittlere Fuse-Link 1. Zu erkennen ist, daß die mittlere Leiterbahn 10 im Bereich des mittleren Fuse-Links 1 in der ersten Metallisierungsebene Ml verläuft, während die beiden äußeren Leiterbahnen 20, 30 im Bereich des mittleren Fuse-Links 1 in der zweiten Metallisierungsebene M2 verlau- fen. Auf Höhe der äußeren Fuse-Links 2, 3 (in Figur 4 nicht dargestellt) verläuft die entsprechende äußere Leiterbahn 20, 30 in der ersten Metallisierungsebene Ml und die beiden ande- ren Leiterbahnen verlaufen in der zweiten Metallisierungsebe- ne M2. Durch das Führen der Leiterbahnen 10, 20, 30 in unterschiedlichen Metallisierungsebenen Ml, M2 kann es beim Auftrennen der Fuse-Links 1, 2, 3 nicht so leicht zur Kurzschlüssen mit den jeweils benachbarten Leiterbahnen kommen, da die zwischen den Metallisierungsebenen vorhandene Isolierungsschicht I durch das Auftrennen nur lokal zerstört wird und diese die gegenüber dem Fuse-Link den Mindestabstand einhaltenden Leiterbahnen weiterhin bedeckt.
Abweichend von Figur 4 verlaufen bei anderen Ausführungsformen der Erfindung alle Segmente der Leiterbahnen 10, 20, 30 in einer gemeinsamen Metallisierungsebene .

Claims

Patentansprüche
1. Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungsstellen (1, 2, 3, 4, 5), - wobei die Verbindungsstellen, sowohl in einer ersten Richtung als auch in einer dazu senkrechten zweiten Richtung betrachtet, versetzt zueinander angeordnet sind,
- wobei die Verbindungsstellen (1, 2, 3) jeweils Bestandteil einer elektrischen Leiterbahn (10, 20, 30, 40, 50) sind, die parallel zueinander angeordnet sind und im wesentlichen in der ersten Richtung verlaufen,
- wobei die Leiterbahnen auf Höhe der Verbindungsstelle der jeweils benachbarten Leiterbahn einen von dieser abgewandten Versatz aufweisen, so daß zwei benachbarte der Leiter- bahnen jeweils dort, wo sie keine Verbindungsstelle aufweisen, einen geringeren Abstand zueinander aufweisen, als dort, wo eine der benachbarten Leiterbahnen eine Verbindungsstelle aufweist.
2. Integrierte Schaltung nach Anspruch 1, mit einer mittleren (1) und zwei äußeren (2, 3) durch Energieeinwirkung auftrennbaren elektrischen Verbindungsstellen,
- wobei die mittlere Verbindungsstelle (1), sowohl in der ersten Richtung als auch in der dazu senkrechten zweiten Richtung betrachtet, zwischen den beiden äußeren Verbindungsstellen (2, 3) angeordnet ist,
- wobei die Verbindungsstellen (1, 2, 3) jeweils Bestandteil einer mittleren (10) bzw. äußeren (20, 30) elektrischen Leiterbahn sind, die parallel zueinander angeordnet sind und im wesentlichen in der ersten Richtung verlaufen,
- wobei jede äußere Leiterbahn (20; 30) auf Höhe der mittleren Verbindungsstelle (1) einen von dieser abgewandten Versatz und auf Höhe der äußeren Verbindungsstelle (3; 2) der jeweils anderen äußeren Leiterbahn (30; 20) einen dieser zugewandten Versatz aufweist, - und wobei die mittlere Leiterbahn (10) auf Höhe der beiden äußeren Verbindungsstellen (2, 3) jeweils einen von diesen abgewandten Versatz aufweist.
3. Integrierte Schaltung nach Anspruch 2, bei der Vielfache der drei elektrischen Verbindungsstellen (1, 2, 3) in der zweiten Richtung benachbart zueinander angeordnet sind.
4. Integrierte Schaltung nach einem der vorstehenden Ansprüche, bei der die Leiterbahnen (10, 20, 30) im Bereich ihrer jeweiligen Verbindungsstelle (1, 2, 3) Bestandteil einer ersten Metallisierungsebene (Ml) der Schaltung und im Bereich der anderen Verbindungsstellen Bestandteil einer zweiten Metallisierungsebene (M2) der Schaltung sind.
EP99950500A 1998-08-04 1999-08-02 Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen Withdrawn EP1104583A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19835263 1998-08-04
DE19835263A DE19835263C2 (de) 1998-08-04 1998-08-04 Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen
PCT/DE1999/002398 WO2000008687A1 (de) 1998-08-04 1999-08-02 Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen

Publications (1)

Publication Number Publication Date
EP1104583A1 true EP1104583A1 (de) 2001-06-06

Family

ID=7876469

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99950500A Withdrawn EP1104583A1 (de) 1998-08-04 1999-08-02 Integrierte schaltung mit durch energieeinwirkung auftrennbaren elektrischen verbindungsstellen

Country Status (7)

Country Link
US (1) US6302729B2 (de)
EP (1) EP1104583A1 (de)
JP (1) JP3682231B2 (de)
KR (1) KR100380784B1 (de)
DE (1) DE19835263C2 (de)
TW (1) TW445622B (de)
WO (1) WO2000008687A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274251A (ja) 2000-03-23 2001-10-05 Nec Corp ヒューズ切断方法および装置、ヒューズ回路装置、回路製造方法
JP2008097696A (ja) * 2006-10-11 2008-04-24 Elpida Memory Inc 半導体装置
KR20140137465A (ko) * 2007-09-19 2014-12-02 지에스아이 그룹 코포레이션 고속 빔 편향 링크 가공
US20110210105A1 (en) * 2009-12-30 2011-09-01 Gsi Group Corporation Link processing with high speed beam deflection

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471158A (en) * 1981-12-11 1984-09-11 Advanced Circuit Technology, Inc. Programmable header
JP2800824B2 (ja) * 1987-09-19 1998-09-21 株式会社日立製作所 半導体集積回路装置
JPH0529467A (ja) * 1991-07-24 1993-02-05 Nec Corp 冗長回路用ヒユーズ
US5508938A (en) * 1992-08-13 1996-04-16 Fujitsu Limited Special interconnect layer employing offset trace layout for advanced multi-chip module packages
JPH06120349A (ja) * 1992-10-09 1994-04-28 Matsushita Electron Corp 半導体装置の製造方法
JPH06310603A (ja) * 1993-04-27 1994-11-04 Mitsubishi Electric Corp 半導体記憶装置
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5623160A (en) * 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US6198118B1 (en) * 1998-03-09 2001-03-06 Integration Associates, Inc. Distributed photodiode structure
US6236442B1 (en) * 1998-09-03 2001-05-22 Eastman Kodak Company Method of making liquid crystal display having patterned conductive images

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0008687A1 *

Also Published As

Publication number Publication date
JP2002522905A (ja) 2002-07-23
JP3682231B2 (ja) 2005-08-10
DE19835263A1 (de) 2000-02-17
TW445622B (en) 2001-07-11
US6302729B2 (en) 2001-10-16
KR100380784B1 (ko) 2003-04-18
DE19835263C2 (de) 2000-06-21
US20010019910A1 (en) 2001-09-06
WO2000008687A1 (de) 2000-02-17
KR20010072218A (ko) 2001-07-31

Similar Documents

Publication Publication Date Title
DE4419895C2 (de) Verbindungsanordnung in einer Kabelbaum-Montagegruppe für Fahrzeuge
DE60212594T2 (de) Solarzellenstruktur mit über der ganzen oberfläche verteilte, elektrische kontakte
DE19933495A1 (de) Unterbrecher für Schaltautomaten
DE3621268A1 (de) Isoliergas-schalteinrichtung
DE69427781T2 (de) Miteinander verbundene elektrische Anschlussklemmenanordnung
DE2717254A1 (de) Elektrische gewebe-schaltmatrix
DE2508845C3 (de) Sicherungsleiste
DE19835263C2 (de) Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen
EP0223732B1 (de) Mehrpoliger Niederspannungs-Leistungsschalter mit Stromschienen
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE69033641T2 (de) Stromversorgungssystem für Master slice integrierte Schaltung
DE69403001T2 (de) Überspannungsschutzvorrichtung
EP0493740B1 (de) Anschlussmodul für eine Verteilereinrichtung, insbesondere für den Hauptverteiler von Fernmeldeeinrichtungen
DE4002435A1 (de) Zellulares halbleiterleistungsbauteil
CH678673A5 (de)
DE69920396T2 (de) Anschlussleiste für ein schutzrelais
DE4129295C1 (de)
DE2031769A1 (de) Totspeicher Matrix aus integrierten Halbleitern
DE10231206A1 (de) Halbleitervorrichtung
EP0075967B1 (de) Schaltanlage
DE3114679A1 (de) Integrierte schaltung mit mehrschichtenverbindungen
DE3447345C2 (de)
DE29604356U1 (de) Metallisierter dielektrischer Film und Kondensator daraus
WO2017162714A1 (de) Supraleitereinrichtung zum betrieb in einem externen magnetfeld
EP0908950A2 (de) Integrierte Schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010109

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IE IT

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20061201