TW445622B - Integrated circuit with electrical junctions which can be separated by energy-effect - Google Patents
Integrated circuit with electrical junctions which can be separated by energy-effect Download PDFInfo
- Publication number
- TW445622B TW445622B TW088112874A TW88112874A TW445622B TW 445622 B TW445622 B TW 445622B TW 088112874 A TW088112874 A TW 088112874A TW 88112874 A TW88112874 A TW 88112874A TW 445622 B TW445622 B TW 445622B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- rails
- offset
- connection position
- external
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
經濟部智慧財產局員工消費合作社印製 位之熔以一許 其 成 開度之性定在 , 逹 斷程鄰確設則。路 來 之種相準可,求電 路 路某在置樣距需體 電 電持 而位同間間積 體 體保象之則小空之 積 積要現置,最之鏈 之 在須染裝徑之大絲 項 佈間污射直設巨熔 1 分之之雷束預種有 第 地鏈逑據射種一具 圍 制絲上依雷此有種 範 控熔於 β 之於會一 利 可之由象用由中供 專 不鄰·.現使。鍵提 請 是相止路可離絲是 申 份在防短小距熔的。由 部此便成最小之目低是 一 因以形之最列之較的 有 ,離間制之成明求目 料近距之限定置發霖種 材附小 Μ 所確配本間此 性置最絲及種多 空 445 622 A7 _B7_ 五、發明說明() 本發明偽關於一種積體電路,其具有一些可由能量作 用而分離之電性連接位置(所謂熔絲_ , Fuse-links)。 具有熔絲練之積體電路例如在JP_A 01-080 037中己 為人所知,其顯示二個互相平行而配置之分別具有二個 熔絲鏈之列。每一熔絲維是一種導電軌式之元件,其中 每一列之導電軌互相平行且以直線構成。熔絲鰱依據其 型式例如可藉由流經導電軌之較高之電流或藉由雷射束 來切斷。依據熔絲鍊是否已斷開而可區分二種不同之狀 態。以此種方式可藉由熔絲鍵來設置一種積體電路。 實際上通常需要在積體電路上設置許多熔絲_,於是 許多熔絲鏈配置成一列(r 〇 w ),其中這些與熔絲鍵互相 連接之導電軌互相平行而對齊且以直線方式而延伸。在 熔絲鍵斷開(待別是S由雷射束來進行)時,刖會使配置於 熔絲鏈上之隔離層受到損害。由於在熔絲鐽斷開時其導電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------- 、--------訂--- ------線 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明( A7 B7 經濟部智慧財產局員工消費合作社印製 屬 電與 箸電移 導之 置撐於定位此相置發小可之 附 之 SIO置導偏 t 之軌 位支由決接在之位會最離軌 其#此 各離配鄰之 i 鄰電 接地種所連軌有接上之距電 置 備 圍分向 δ 而相離丨相導 連題此置些電具連際需小導 具 範而方 行各遠 而之 鄰問止裝這導所種實所最關 利用二 }平在相 ,鄰 相有防射使 te 中此在生種有 專作第et相此軌 1 離相 各设間雷可二域備有發此上 請量及fs互因電ef距値 之可之由時每區具只路中路 申能以(of其軌導 之二 置而軌。同因之一軌短域電 在由向 Μ ,電與 間則 位移電象。乃置之電止區體 移 軌 述可方 件導種 互時 些偏¾現箸此位中導防之積 敍些一目組 C 一 相置 這之各路持 ,接軌 ,種險在 是 一第5ί之伸有έ之位 在置在短保度連電之此危常 式有在 i 式延具 β 小接 於設便之地密種導言有路通 是 鄰 形具置 軌中處目較連。由所以生易裝此値換具短有 它路位rft電向度Ιί種値大:上離發輕封備二 。才有只 *0 其電些 g 導方高 1 一一較是軌距所可之具在小處没且一一 之體這} 是一之 g 有有離點電小開樣高不其很之並越 利積 ,直置第置 具具距優導最斷同較均較小性其超 有 之置垂位在位),處 一之之之之之離種軌離者險在被 明明位向接上接tz置之有明處設置距一電距中危而未 發。發接方連本連sa位中具發度預位小成導之域路 ,地 本中本連一些基之er接軌所本高各接最形値間區短離大 。項 性第這且軌(V建電間 之箸連之置二互之生距大 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 445 622 λ7 _B7_ 五 '發明說明(4 ) 間距所適用之設計規則須被考慮。在雷射過程中可使用 較大之雷射直徑。雷射裝置之輕徹之位置誤差並不重要。 依據其它形式,此種積體電路具有至少一個介於中間 以及二個在外部之可由能量作用所斷開之電性連接位置 ,其中此介於中間之連接位置由第一方向或由與第一方 向相垂直之第二方向觀看都是配置於上述二個位於外部 之連接位置之間。這些連接位置是一種位於中間或位於 外部之導電軌之成份,這些導電軌則互相平行而配置基 本上是在第一方向中延伸。每一外部之導電軌在中間連 接位置之髙度處具有一傾與其相遠離之偏移(offset)且在 另一外部導電軌之外部連接位置之高度處具有一艏舆其 相面對之籲移。中間之導電軌在二個外部連接位置之髙 度處分別具有一傾與其相遠離之偏移。 本發明之其它形式所具有之優點是;上述之配置是很 省空間的。此外,分別具有三個連接位置(及相對應之 導電軌)之多個上述配置可相鄰地配置在第二方向(其垂 直於導電軌之方向)中,其中可産生一種空間需求最佳化 之總配置。 本發明以下將依據顯示各實施例之圔式來說明。圖式 簡單說明如下: 第1至第3圖 本發明各種不同實施例之俯視圖。 第4圖 是第1至第3圖之實施例之橫切面圖。 第1圖顯示三列可由能量作用而分離之電性連接位置 (熔絲鋪)。本實施例之這些連接位置可藉由雷射來分離 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁)
ί -------- 訂---------I _137_ A7 五、發明說明(4 ) D在本發明之其它實施形式中此種分離作用亦能以其它 方式(例如,供應一種足夠大之電流)來逹成。以下在三 個熔絲鐽中以第1圖之中間者來討論。因此所提及者是 中間之熔絲鐽1以及二値外部之熔絲_ 2 , 3 ,熔絲鍵2 ,3在第1圖中是分別在X -方向中及y -方向中偏移地配 置著。中間之熔絲_ 1是中間導電軌1 0之成份而外部之 熔絲鍵2 , 3分別是外部導電軌2 G , 3 (]之成份。導電軌I 0 ,20, 30互相平行地配置箸且基本上在y -方向中延伸。 這些導電軌不是以直線方式延伸,而是具有一些偏移 (offset)。這些偏移在各相鄰之導電軌具有熔絲鏡之區 域中是由熔絲鍵遠離而在相鄰之導電軌不具備榕絲鍵之 區域中是面向導電軌而偏移。以此種方式可在相鄰之導 電軌之間在熔絲鐽所存在之區域中形成一種很大之間距 ,此種間距較二値相鄰之導電軌不具備熔絲鍵之區域中 者大很多。在最後所提及之這些不具有熔絲鍵之位置中 ,介於導電軌之間的最小間距可依據一般適用於各別積 體電路之設計規則來修正。在具有熔絲_之區域中這些 導電軌相互間之距離是依據各有效之最小間距(其必須 ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 整 Is 來 材 其 使 而 此 因 及 以 鍵 絲 熔 斷 切 在 便 以 生 發 之 路 短 止 防 可 時 面 表 之 路 電 體 積 在 箸佈 持分 保料 軌 電 導 圍要 在必 13 t -I 搜 種 以一 ,成 度逹 長能 小保 最確 之可 定中 指域 種區 一 大 有較 具的 中鍵 向絲 方熔 。 y-之距 在郯間 移相小 偏各最 之繞之 上 多 許 有 具 路 電 體 積 之 例-施 6 實 - 1 第 知 可 圖 11 第 由 A7 445 62 2 B7_ 五、發明說明(,) 之配置,其分別具有三傾熔絲鏈1 , 2 , 3以及相對應之 導電軌1Q, 2D, 30,其相郯地配置在X -方向中,因此形 成一種規則性重複之結構。重要的是:以此種方式可逹 成一種很高之熔絲練封裝密度》 第1圖中之導電軌1Q, 20, 30只具有導電軌之以直線 表示之部份,於是上述之偏移螬曲成直角形式。但在本 發明之其它實施例中亦可由圓弧形之導電軌區段來構成 導電軌。 第2圖是本發明之第二實施例,其中含有多痼依據第 1圖所述之分別含有三個熔絲鍵1, 2, 3之最小配置。 在此情況下這些熔絲鏈不像第1圖一樣配置成三列,而是 配置成四列。其意義是:在三値連接位置1, 2, 3之每 二個在X-方向中相鄰之最小組態(configuration)之間 仍然存在另一個導電軌40(其具有第四連接位置4)。在 第2圖中此種最小組態之每三値熔絲鋪1, 2,3因此是 相鄰地配置在X-方向中,但不是直接相隔開,而是藉由 另一導電軌40而互相隔開。於是又使熔絲鏈1, 2, 3, 4 形成一種恃別密集之封裝密度。 第3圖是本發明之另一實施例,其具有五列熔絲鍵1 ,2, 3, 4, 5。每三値熔絲鍵1, 2, 3之在X-方向中 所形成之相鄰之最小組態在此情況下是由二値其它導電 軌40, 50(其分別具有熔絲鏈4, 5)所隔離。 第4圖是第1至第3圖之任意實施例中之積體電路之 切面圖。此處只顯示橫切面之一部份,其具有上述最小 本紙張尺度遇用ΐ國國家標準(CNS)A4規格(2Ι〇χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) -------訂·!-----•線— 經濟部智慧財產局員工消費合作社印製
五 經濟部智慧財產局員工消費合作社印K A7 _B?_ 、發明說明(t ) 組態之中間導電軌1Q以及二値外部之導電軌20, 30。 在第4圖中顯示此積體電路1C之二個由介電質隔離層 1所隔開之金屬面Ml, M2。所示之橫切面在第1至第3 圖中是在X-方向中經由中間之熔絲鐽1而延伸。須辨認 的是:中間的導電軌1 〇在中間之熔絲鐽1之區域中是在 第一金屬面Ml中延伸,而二個外部之導電軌20, 3G在中 間之熔絲鍵1之區域中是在第二金屬面Μ 2中延伸。在外 部之熔絲鏈2, 3之高度處(第4圖中未顯示)此相對應之 外部導電軌20, 30是在第一金屬面Ml中延伸而另二摘導 電軌是在第二金屬面M2中延伸。由於導電軌10, 20, 30 是在不同之金屬面Ml, M2中延伸,則在熔絲鏈1, 2, 3 斷開時各相鄰之導電軌不易形成短路,這是因為此種介 於金屬面之間的隔離層I在此種斷開過程中只會局部性 地受損且此隔離層I另外可覆蓋此種相對於熔絲鏈而言 可保持最小間距之導電軌。 與第4圖不同的是,在本發明之其它實施形式中導電 軌10, 20, 30之所有區段都是在一種共同之金腸面中延 伸β 符號之說明 1,2,3,4,5......熔絲鍵 10,20,30,40,50 ......導電軌 1C.......積_電路
Ml, M2....金屬面 本紙張尺哫:¾用巾國网家標車(CNS:)A1規_格公f ) -------------裝.----*---訂---------線 (請先間讀背面之注意事項再填寫本頁)
Claims (1)
- 445622 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種具有可由能量作用而分離之電性連接位置(1, 2 ,3,4, 5)之此種積體電路,其待徽為.· -這些連接位置不但在第一方向中而且在與第一方向 相垂直之第二方向中都是互相偏移(offset)而配置 -連接位置(1, 2, 3)是導電軌(1G, 20, 30, 40, 50) 之成份,這些導電軌互相平行而配置且基本上是在 第一方向中延伸, -導電軌在相鄰導電軌之連接位置之高度處具有一種 由導電軌遠離之偏移,使二掴相鄰之導電軌之間在 其不具備此種連接位置之處具有一種較相鄰導電軌宁 有一個導電軌具有此種連接位置時所具有之間距還 小之間距。 2. 如申請專利範圍第1項之積體電路,其具有一倨中間 (1)之一及二個外部(2, 3)之可由能量作用而分離之 電性建接位置,其特擻為: -中間之連接位置(1)在第一方向及在與第一方向相 垂直之第二方向中觀査時都是配置在此二個外部之 連接位置(2 , 3 )之間, -連接位置(1 , 2 , 3 )分別是中間導電軌(1 0 )或外部 導電軌(20, 30)之成份,這些導電軌互相平行地配 置箸且基本上是在第一方向中延伸, -每一個外部導電軌(20; 30)在中間之連接位置(1) 之髙度處具有一値由此外部導電軌遠離之偏移且在 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標率(CNS ) A4規格(210X297公釐) ABCD 六、申請專利範圍 另一痼外部導電軌(3Q; 20)之外部連接位置(3; 2) 之高度處具有一傾與此外部導電軌相靠近之偏移, -中間之導電軌(1 G )在此二個外部連接位置(2 , 3 )之 高度處分別具有一個由此外部導電軌遠離之偏移。 3. 如申請專利範圍第2項之積體電路,其中許多値由此 種三傾電性連接位置(1, 2, 3)所形成之配置是相鄰 地配置在第二方向中。 4. 如申請專利範圍第1 , 2或3項之積體電路,其中導 電軌U 0 , 2 0 , 3 0 )在其各別之連接位置(1 , 2 , 3 )之 區域中是此電路之第一金属面(Ml)之成份而在其它連 接位置之區域中是此電路之第二金屬面(M2)之成份。 _裝 訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智葸財產局員工消費合作杜印製 本紙張尺度適用中國國家搖準;CNS _} Α4規格;210X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19835263A DE19835263C2 (de) | 1998-08-04 | 1998-08-04 | Integrierte Schaltung mit durch Energieeinwirkung auftrennbaren elektrischen Verbindungstellen |
Publications (1)
Publication Number | Publication Date |
---|---|
TW445622B true TW445622B (en) | 2001-07-11 |
Family
ID=7876469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088112874A TW445622B (en) | 1998-08-04 | 1999-07-29 | Integrated circuit with electrical junctions which can be separated by energy-effect |
Country Status (7)
Country | Link |
---|---|
US (1) | US6302729B2 (zh) |
EP (1) | EP1104583A1 (zh) |
JP (1) | JP3682231B2 (zh) |
KR (1) | KR100380784B1 (zh) |
DE (1) | DE19835263C2 (zh) |
TW (1) | TW445622B (zh) |
WO (1) | WO2000008687A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274251A (ja) | 2000-03-23 | 2001-10-05 | Nec Corp | ヒューズ切断方法および装置、ヒューズ回路装置、回路製造方法 |
JP2008097696A (ja) * | 2006-10-11 | 2008-04-24 | Elpida Memory Inc | 半導体装置 |
KR101310243B1 (ko) * | 2007-09-19 | 2013-09-24 | 지에스아이 그룹 코포레이션 | 고속 빔 편향 링크 가공 |
WO2011082065A2 (en) * | 2009-12-30 | 2011-07-07 | Gsi Group Corporation | Link processing with high speed beam deflection |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471158A (en) * | 1981-12-11 | 1984-09-11 | Advanced Circuit Technology, Inc. | Programmable header |
JP2800824B2 (ja) * | 1987-09-19 | 1998-09-21 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH0529467A (ja) * | 1991-07-24 | 1993-02-05 | Nec Corp | 冗長回路用ヒユーズ |
US5508938A (en) * | 1992-08-13 | 1996-04-16 | Fujitsu Limited | Special interconnect layer employing offset trace layout for advanced multi-chip module packages |
JPH06120349A (ja) * | 1992-10-09 | 1994-04-28 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH06310603A (ja) * | 1993-04-27 | 1994-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5585675A (en) * | 1994-05-11 | 1996-12-17 | Harris Corporation | Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs |
TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
US5623160A (en) * | 1995-09-14 | 1997-04-22 | Liberkowski; Janusz B. | Signal-routing or interconnect substrate, structure and apparatus |
US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
US6198118B1 (en) * | 1998-03-09 | 2001-03-06 | Integration Associates, Inc. | Distributed photodiode structure |
US6236442B1 (en) * | 1998-09-03 | 2001-05-22 | Eastman Kodak Company | Method of making liquid crystal display having patterned conductive images |
-
1998
- 1998-08-04 DE DE19835263A patent/DE19835263C2/de not_active Expired - Fee Related
-
1999
- 1999-07-29 TW TW088112874A patent/TW445622B/zh not_active IP Right Cessation
- 1999-08-02 EP EP99950500A patent/EP1104583A1/de not_active Withdrawn
- 1999-08-02 KR KR10-2001-7001452A patent/KR100380784B1/ko not_active IP Right Cessation
- 1999-08-02 WO PCT/DE1999/002398 patent/WO2000008687A1/de not_active Application Discontinuation
- 1999-08-02 JP JP2000564235A patent/JP3682231B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-05 US US09/776,954 patent/US6302729B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE19835263C2 (de) | 2000-06-21 |
EP1104583A1 (de) | 2001-06-06 |
US6302729B2 (en) | 2001-10-16 |
JP2002522905A (ja) | 2002-07-23 |
WO2000008687A1 (de) | 2000-02-17 |
KR20010072218A (ko) | 2001-07-31 |
JP3682231B2 (ja) | 2005-08-10 |
US20010019910A1 (en) | 2001-09-06 |
DE19835263A1 (de) | 2000-02-17 |
KR100380784B1 (ko) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108370652B (zh) | 汇流排装置 | |
JPH01248486A (ja) | 電気又は電子部品へ2導体給電するための直列形端子 | |
JP3474415B2 (ja) | 半導体装置 | |
CN102236042A (zh) | 磁场电流传感器 | |
CN104051330A (zh) | 层间导体结构及其制造方法 | |
KR100279954B1 (ko) | 초대규모 집적 회로를 위한 도전체 트랙 구조 | |
TWI613792B (zh) | 半導體元件 | |
TW445622B (en) | Integrated circuit with electrical junctions which can be separated by energy-effect | |
SK287246B6 (sk) | Spojovací kábel a zariadenia na predbežnú výrobu kábla | |
KR890004432A (ko) | 반도체 장치 | |
CA2389705C (en) | Off-set reduced hall element | |
KR100567984B1 (ko) | 전기 접속 소자를 구비한 집적 회로 | |
KR20070024357A (ko) | 적층 콘덴서 | |
US3064218A (en) | farrand | |
EP0918342B1 (en) | Slit transformer | |
CN105280609A (zh) | 具有间隔导线的垂直电容器 | |
EP4002402A1 (en) | Symmetric split planar transformer | |
EP4012733A2 (en) | Symmetric split transformer for emi reduction | |
TW445624B (en) | Slotted contacts for minimizing the voltage required to electrically blow fuses | |
US20170250111A1 (en) | Electronic device including moat power metallization in trench | |
KR100459017B1 (ko) | 반도체장치의용량소자의배선구조 | |
US977123A (en) | Panel-board. | |
JP2019516212A (ja) | 外部磁界内で運転するための超電導装置 | |
CN111354532B (zh) | 磁场效率高的电感器及其方法 | |
US20230386776A1 (en) | Fuse holder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |