KR20070036933A - 반도체 패키지용 인쇄회로기판 - Google Patents

Abstract

본 발명은 반도체 패키지용 인쇄회로기판에 관한 것으로, 반도체 패키지 몸체 영역 주위로 모서리 부분을 제외한 영역에 사각형 형태로 형성된 4개의 슬롯을 포함하고, 각 모서리 부분에서 서로 이웃하는 슬롯의 단부 중 어느 하나는 반도체 패키지 몸체 쪽으로 소정 크기의 홈이 형성되고, 이들 중 어느 하나의 슬롯의 절단선은 이웃하는 다른 슬롯을 폭 방향으로 가로지르도록 형성되는 것을 특징으로 한다.

이러한 본 발명에 따른 반도체 패키지용 인쇄회로기판은 개별 반도체 패키지로의 싱귤레이션(singulation) 과정에서 커팅면에서 버어(burr)가 발생하는 것을 방지할 수 있으며, 커팅면의 크기를 최소화하여 커팅 과정에서 야기되는 더스트(dust)의 발생을 억제하는 효과를 제공한다.

인쇄회로기판, 슬롯, 홈, 버어(burr), 라우터, 싱귤레이션, 커팅

Description

반도체 패키지용 인쇄회로기판{Printed Circuit Board(PCB) for semiconductor package}

도 1은 슬롯이 형성되어 있지 않은 종래 반도체 패키지용 인쇄회로기판의 부분 평면도이다.

도 2는 슬롯이 형성되어 있는 종래 반도체 패키지용 인쇄회로기판의 부분 평면도이다.

도 3a 및 3b는 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판의 부분 평면도 및 일부 확대도이다.

도 4a 및 4b는 본 발명의 다른 실시예에 따른 반도체 패키지용 인쇄회로기판의 부분 평면도 및 일부 확대도이다.

<도면의 주요 부분에 대한 부호 설명>

1, 10, 100, 200 : 인쇄회로기판 2: 반도체 패키지 몸체 영역

3, 30, 130~134, 230~234 : 커팅 라인

40, 140~143, 240~243 : 슬롯

150 : 홈 50, 160 ~ 163 : 모서리 부분

4 : 게이트

본 발명은 반도체 패키지용 인쇄회로기판에 관한 것으로, 보다 상세하게는 개별 반도체 패키지로의 싱귤레이션(singulation) 공정에서 발생하는 버어(burr)를 방지하고, 커팅면을 최소화하기 위해 홈이 형성된 슬롯을 구비하는 인쇄회로기판에 관한 것이다.

반도체 장치에 있어서 반도체 칩이 실장되고, 반도체 칩 및 외부 장치와의 전기적 연결 인터페이스를 제공하는 다양한 형태의 칩 실장 부재가 사용되고 있는데, 통상 리드 프레임, 필름 테이프, 인쇄회로기판(Printed Circuit Board; PCB로 표시함) 등이 사용되고 있다.

이러한 실장 부재들 중에서 인쇄회로기판은 여러 형태의 반도체 패키지에 사용되고 있는데, 통상 다수의 반도체 패키지 몸체 영역을 구비하는 스트립 형태로 제작되어, 하나의 스트립으로부터 여러 개의 반도체 패키지를 제작하게 된다.

일반적으로 인쇄회로기판은 금속이나 세라믹 소재, 또는 플라스틱 소재 등을 적층하여 제조되는데, 생산 공정이나 제조 비용 측면에서 장점이 있는 플라스틱 소재에 배선 패턴이 형성되어 있는 플라스틱 기판 형태가 많이 사용되고 있다.

도 1은 일반적으로 사용되고 있는 스트립 형태의 인쇄회로기판 일부의 평면도로, 도 1에 도시되는 바와 같이, 중앙부에 반도체 칩이 실장되고, 몰딩 수지로 봉지되는 반도체 패키지 몸체 영역(2)이 형성되어 있으며, 몰딩 과정에서 몰딩 수지의 통로가 되는 게이트(4)가 반도체 패키지 몸체 영역(2)의 한쪽 모서리 부분에 형성된다.

스트립 형태의 인쇄회로기판(1)은 몰딩 공정까지 진행된 이후 개별 반도체 패키지로 커팅되게 되는데, 통상 인쇄회로기판을 지지하는 다이(die) 및 커팅 라인(3)을 따라 개별 반도체 패키지로 커팅하는 펀치(punch)로 구성되는 싱귤레이션 장비를 사용하게 된다. 본 명세서에서는 이러한 싱귤레이션 장비에 대한 설명은 생략한다.

종래 일반적으로 사용되는 인쇄회로기판(1)은 커팅 라인(3)을 따라 커팅면이 길게 형성됨으로 인해, 커팅 과정에서 더스트(dust)와 같은 이물질이 빈번하게 발생하는 문제가 있었다.

이러한 문제를 해결하기 위해 슬롯이 형성된 인쇄회로기판이 도입되기도 하였는데, 도 2는 종래 슬롯이 형성된 인쇄회로기판의 일부를 도시하는 평면도이다.

도 2에 도시되는 인쇄회로기판(10)은 반도체 패키지 몸체 영역(2) 주위를 따라 4개의 슬롯(slot; 40)이 대칭적으로 형성되어 있는데, 슬롯(40)의 내측면(40a)을 따라 연장되는 방향으로 커팅 라인(30)을 따라 싱귤레이션을 진행하게 된다.

이와 같이 반도체 패키지 몸체 영역(2) 주위에 슬롯(40)을 형성함으로써, 싱귤레이션 공정에서 도 1에 도시된 인쇄회로기판과 같이 인쇄회로기판을 풀 커팅(full cutting)하지 않고, 슬롯(40)이 형성되어 있지 않은 모서리 부분(50)만을 커팅하여 개별 반도체 패키지화 하는 것이 가능하게 된다. 즉, 이러한 종래의 슬롯이 형성된 인쇄회로기판(10)은 미리 슬롯(40)이 형성되어 있는 인쇄회로기판을 사용함으로써 싱귤레이션 과정에서의 커팅면의 크기를 가능한 최소화함으로써 더스트 발 생을 방지하려는 것이다.

그러나, 이와 같은 종래의 인쇄회로기판(10)은 각 모서리 부분(50)에서 스트립 인쇄회로기판(40)의 길이 방향 및 폭 방향으로 각각 커팅하는 것이 필요하여, 전체적으로 하나의 반도체 패키지로 싱귤레이션하기 위해서는 전체적으로 8군데의 커팅면이 발생하게 된다.

이에 따라 도 1에 도시된 인쇄회로기판(1)와 비교해서는 더스트의 발생량을 줄일 수는 있지만, 그 발생 억제 효과가 충분하지 못한 문제가 있었다.

또한, 종래의 인쇄회로기판(40)에서는, 일직선 형태로 8군데에 걸쳐 커팅이 수행되게 되는데, 각 슬롯(40)과 모서리 부분(50)이 만나는 경계 지점에서 커팅면이 정해진 커팅 라인(30)을 따라 일직선으로 형성되는 것이 아니라, 바깥쪽으로 뾰족하게 벗어나서 커팅면이 고르지 못하게 되는 버어(burr)가 발생하게 된다.

개별 반도체 패키지로의 싱귤레이션이 완료되면, 개별 반도체 패키지들은 신뢰성 테스트 등을 수행하게 되는데, 이러한 테스트는 개별 패키지들이 테스트 소켓에 장착된 상태에서 진행된다.

그런데, 싱귤레이션된 개별 반도체 패키지의 모서리 부분에 이러한 버어가 존재하게 되면, 반도체 패키지가 테스트 소켓에 정확하게 장착되지 못하게 되고, 테스트 소켓이나 반도체 패키지 자체에 기계적 손상이 발생하는 문제가 있다.

이에 따라, 본 발명의 제1 목적은 개별 반도체 패키지로의 싱귤레이션 공정에 있어서, 커팅해야 되는 부분의 크기를 최소화하여 커팅 과정에서의 더스트 발생 을 최대한으로 억제할 수 있는 반도체 패키지용 인쇄회로기판을 제공하는 것이다.

또한, 본 발명의 제2 목적은 종래 슬롯과 모서리 부분의 경계 지점에서 버어가 발생하는 것을 방지할 수 있는 반도체 패키지용 인쇄회로기판을 제공하는 것이다.

상기한 바와 같은 기술적 과제를 해결하기 위해, 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판은, 복수의 반도체 패키지 몸체 영역이 표면에 형성되어 있는 반도체 패키지용 인쇄회로기판으로, 상기 복수의 반도체 패키지 몸체 영역에는 각각 주위를 따라 사각형 형태로 4개의 슬롯이 형성되는데, 상기 사각형의 모서리 부분을 제외한 영역에 걸쳐 형성되고, 상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯의 단부 중 적어도 어느 하나에는 상기 반도체 패키지 몸체 영역 쪽으로 들어가는 홈이 형성되며, 상기 모서리 부분 중 적어도 3개의 모서리 부분에서는, 상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 어느 하나의 슬롯의 내측면을 따라 형성되는 커팅 라인이 다른 하나의 슬롯을 폭 방향으로 가로지르는 것을 특징으로 한다.

본 발명에 따른 인쇄회로기판은 4개의 모서리 부분 중 하나의 모서리 부분에 형성된 게이트를 더 포함하고, 게이트를 기준으로 이웃하는 2개의 슬롯의 단부 각각에 홈이 형성되고, 게이트를 기준으로 이웃하는 2개의 슬롯은 각각의 커팅 라인이 인쇄회로기판 상에서 서로 교차하도록 형성되는 것이 바람직하다.

또한, 본 발명에 따른 인쇄회로기판의 일 실시예에 있어서는, 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 인쇄회로기판의 길이 방향으로 형성된 슬롯의 단부에 홈이 형성되고, 다른 일 실시예에서는 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 상기 인쇄회로기판의 폭 방향으로 형성된 슬롯의 단부에 홈이 형성된다.

한편, 본 발명에 따른 인쇄회로기판에서, 슬롯은 라우터에 의해 형성되는 것이 바람직하다.

이하에서는 본 발명에 따른 반도체 패키지용 인쇄회로기판의 구체적인 실시예들을 도면과 함께 보다 상세하게 설명한다.

실시예

도 3a 및 3b는 본 발명의 일 실시예에 따른 반도체 패키지용 인쇄회로기판 및 그 일부를 도시하는 평면도이다. 본 발명에 따른 반도체 패키지용 인쇄회로기판(100)은 표면에 반도체 패키지 몸체 영역(2), 몰딩 수지의 통로가 되는 게이트(4), 및 반도체 패키지 몸체 영역(2)을 따라 형성되는 4개의 슬롯(140 ~ 143)을 구비하고 있다.

4개의 슬롯(140 ~ 143)은 게이트(4)가 형성되어 있는 모서리 부분(160)을 포함한 4개의 모서리 부분(160 ~ 163)을 제외한 영역에 걸쳐, 반도체 패키지 몸체 영역(2)을 따라 직선 형태로 형성되고, 4개의 슬롯(140 ~ 143)은 전체적으로 사각형 형태를 가지도록 형성된다.

커팅 라인(130 ~ 134)은 4개의 슬롯(140 ~ 143)의 내측면(140a ~ 143a)을 따라 일직선 형태로 이들로부터 연장 형성되며, 모서리 부분(160 ~ 163)을 기준으로 이웃하는 2개의 슬롯(140과 141, 141과 142, 142와 143, 143과 140)들은 그 이웃하는 단부 중 적어도 하나 이상의 단부에 반도체 패키지 몸체 영역(2) 쪽으로 들어가도록 형성되는 홈(150)을 구비한다.

즉, 게이트(4)가 형성되어 있는 모서리 부분(160)에서 이웃하는 2개의 슬롯(140, 141)은 각각 그 단부에 반도체 패키지 몸체 영역(2) 쪽으로 들어가는 홈(150)들이 형성되어 있으며, 그 밖에 나머지 3군데의 모서리 부분(161 ~ 163)에서 이웃하는 2개의 슬롯(141과 142, 142와 143, 143과 140)들은 2개의 슬롯 중 하나의 슬롯(순차적으로 각각 141, 143, 143)의 단부에만 홈(150)이 형성되게 된다.

이러한 슬롯(140 ~143)들은 라우터(router) 장비(미도시) 등에 의해 가공 형성되는 것이 일반적인데, 라우터에 의한 슬롯의 형성 과정 등은 본 발명의 기술적 사상과는 무관한 것이므로, 설명을 생략한다.

한편, 도 3b에서 도시하는 바와 같이, 모서리 부분(161)에서 서로 이웃하는 2개의 슬롯(141, 142) 사이에서, 스트립 인쇄회로기판(100)의 길이 방향으로 형성되는 슬롯(141)의 내측면(141a)을 따라 연장 형성되는 커팅 라인(132)은 이웃하는 다른 슬롯(142)을 그 폭 방향(다시 말해, 스트립 인쇄회로기판(100)의 길이 방향)으로 가로지르도록 형성된다. 즉, 슬롯(142)의 길이는 커팅 라인(132)으로부터 슬롯(142)의 한쪽 단부까지의 거리 d가 최소한 0이 되지 않도록 하는 한도에서 정해진다.

이와 같이 슬롯(142)이 형성됨으로써, 하나의 커팅 라인(132)에 의해 하나의 모서리 부분(161)이 커팅되게 되며, 이에 따라 전체 4군데의 모서리 부분(160 ~ 163) 중 3군데(161 ~ 163)에서는 각각 하나의 커팅 라인에 의해 각 모서리 부분(161 ~ 163)들이 커팅이 가능하게 된다. 단, 게이트(4)가 형성되어 있는 모서리 부분(160)에 한해, 인쇄회로기판(100)의 길이 방향 및 폭 방향 각각의 커팅 라인(131, 130)에 의해 커팅된다.

즉, 본 발명에 따른 인쇄회로기판의 일 실시예에서는, 개별 반도체 패키지로의 싱귤레이션에 있어서 전체 5 군데에서만 커팅을 진행하면 되므로, 커팅면에서의 더스트 발생을 현저하게 억제할 수 있는 효과가 있다.

이상에서 기술한 내용은 본 발명의 일 실시예에 따른 인쇄회로기판은 한쪽 모서리 부분(160)에 게이트(4)가 형성되어 있는 경우에 대한 것으로, 본 발명에 따른 인쇄회로기판은 반드시 이에 한정되는 것은 아니며, 별도의 게이트(4)가 형성되어 있지 않은 인쇄회로기판인 경우에도 본 발명에 따른 슬롯 형성은 가능하다.

이와 같이, 별도의 게이트가 형성되어 있지 않은 인쇄회로기판에서는 각 모서리 부분이 모두 하나의 커팅 라인으로 커팅이 가능하게 되므로, 개별 반도체 패키지로의 싱귤레이션에 필요한 커팅면은 총 4군데가 된다.

한편, 도 3b에서 도시하는 바와 같이, 모서리 부분(161)을 기준으로 이웃하는 2개의 슬롯(141, 142) 중 하나의 슬롯(141)에는 소정의 길이만큼 반도체 패키지 몸체 영역(2)으로 들어가도록 홈(150)이 형성되어 있는데, 이러한 홈(150)에 의해 커팅면에 버어가 발생하는 것을 방지하게 된다.

즉, 종래 단순히 일직선 형태로 커팅을 진행하는 경우 슬롯(141)과 모서리 부분(161)의 경계 지점에서 버어가 발생하게 되지만, 미리 소정의 길이만큼 반도체 패키지 몸체 영역(2) 쪽으로 홈(150)을 형성하여, 인위적으로 닉(nick)이 발생하도록 함으로써, 커팅 라인(132)을 따라 커팅을 진행하더라도 슬롯(141)과 모서리 부분(161)의 경계 지점에서 버어가 발생하지 않게 된다.

싱귤레이션된 개별 다이들의 커팅면의 일부에 홈이 형성되어 있는 것은 이후 신뢰성 테스트 등에서 테스트 소켓에 개별 다이가 정확하게 장착되도록 하는데 문제가 되지 않으며, 인위적인 닉이 발생하더라도 이로써 버어의 발생을 방지하는 것이 더욱 유리하다는 점에서, 본 발명은 슬롯에 홈을 형성하는 것이다.

홈(150)의 크기는 버어의 발생을 방지할 수 있을 정도로 형성하면 되는 것으로, 그 크기가 소정값으로 한정되는 것은 아니지만, 불필요하게 홈을 크게 형성할 필요는 없다.

슬롯의 형성 방식은 도3a 및 3b에 도시된 형태로 한정되는 것은 아니며, 도 4a 및 4b에 도시된 본 발명에 따른 인쇄회로기판의 다른 일 실시예와 같이 형성되기도 한다.

즉, 도 3a에 도시된 인쇄회로기판(100)에서는 인쇄회로기판(100)의 폭 방향으로 형성되는 슬롯(140, 142)의 양 단부 중 적어도 하나가 길이 방향으로 형성되는 커팅 라인(132, 133, 134)에 의해 가로질러지도록 형성되는데 반해, 도 4a에 도시된 인쇄회로기판(200)에서는 인쇄회로기판(200)의 길이 방향으로 형성되는 슬롯(240, 242)의 양 단부 중 적어도 하나가 폭 방향으로 형성되는 커팅 라인(231, 232, 233)에 의해 가로질러지도록 형성된다.

또한, 도4a 및 4b에 도시되는 바와 같이, 버어 방지용 홈(150)은 인쇄회로기 판(200)의 폭 방향으로 형성되는 슬롯(241, 243)의 양 단부와 길이 방향으로 형성되는 슬롯(240)의 한쪽 단부에 형성됨으로써 개별 반도체 패키지로의 싱귤레이션을 위한 커팅면의 형성은 폭 방향으로 4군데, 길이 방향으로 1군데에 형성된다.

이상과 같이, 본 발명의 바람직한 실시예들을 구체적으로 설명하였으나, 본 발명은 상술한 실시예들에 기재된 구성으로 한정되는 것은 아니며, 본 발명의 기술적 사상 범위 내에서 여러 가지 변형이 가능하다.

이상에 기재된 바와 같은 본 발명에 따른 반도체 패키지용 인쇄회로기판에 의하면, 개별 반도체 패키지로 싱귤레이션하는데 필요한 커팅면의 수가 줄어들며, 이에 따라 싱귤레이션 과정에서 발생하는 더스트를 최소화하는 효과를 제공한다.

또한, 본 발명에 따른 인쇄회로기판에 의하면, 반도체 패키지로의 싱귤레이션 과정 중, 슬롯과 모서리 부분의 경계점에서 버어가 발생하는 현상을 방지할 수 있으며, 이에 따라 이후 신뢰성 테스트 등에서 개별 반도체 패키지가 테스트 소켓에 장착되는 과정에서 테스트 소켓 및 반도체 패키지에 손상이 발생하는 것을 방지하는 효과를 제공한다.

Claims (5)

1. 복수의 반도체 패키지 몸체 영역이 표면에 형성되어 있는 반도체 패키지용 인쇄회로기판으로,

   상기 복수의 반도체 패키지 몸체 영역에는 각각 주위를 따라 사각형 형태로 4개의 슬롯이 형성되는데, 상기 사각형의 모서리 부분을 제외한 영역에 걸쳐 형성되고,

   상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯의 단부 중 적어도 어느 하나에는 상기 반도체 패키지 몸체 영역 쪽으로 들어가는 홈이 형성되며,

   상기 모서리 부분 중 적어도 3개의 모서리 부분에서는, 상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 어느 하나의 슬롯의 내측면을 따라 형성되는 커팅 라인이 다른 하나의 슬롯을 폭 방향으로 가로지르는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
2. 제1항에 있어서, 상기 인쇄회로기판은 상기 모서리 부분 중 하나의 모서리 부분에 형성된 게이트를 더 포함하고,

   상기 게이트를 기준으로 이웃하는 2개의 슬롯의 단부 각각에 상기 홈이 형성되고,

   상기 게이트를 기준으로 이웃하는 2개의 슬롯은 각각의 상기 커팅 라인이 상기 인쇄회로기판 상에서 서로 교차하는 것을 특징으로 하는 반도체 패키지용 인쇄 회로기판.
3. 제1항에 있어서, 상기 홈은 상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 상기 인쇄회로기판의 길이 방향으로 형성된 슬롯의 단부에 형성되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
4. 제1항에 있어서, 상기 홈은 상기 모서리 부분을 기준으로 이웃하는 2개의 슬롯 중 상기 인쇄회로기판의 폭 방향으로 형성된 슬롯의 단부에 형성되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.
5. 제1항 내지 4항 중 어느 한 항에 있어서, 상기 슬롯은 라우터에 의해 형성되는 것을 특징으로 하는 반도체 패키지용 인쇄회로기판.

Images