KR100340430B1 - 볼그리드 어레이기판의 가공방법 - Google Patents

볼그리드 어레이기판의 가공방법 Download PDF

Info

Publication number
KR100340430B1
KR100340430B1 KR1020000051074A KR20000051074A KR100340430B1 KR 100340430 B1 KR100340430 B1 KR 100340430B1 KR 1020000051074 A KR1020000051074 A KR 1020000051074A KR 20000051074 A KR20000051074 A KR 20000051074A KR 100340430 B1 KR100340430 B1 KR 100340430B1
Authority
KR
South Korea
Prior art keywords
ball grid
grid array
router
substrate
processing
Prior art date
Application number
KR1020000051074A
Other languages
English (en)
Other versions
KR20020017610A (ko
Inventor
강명삼
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1020000051074A priority Critical patent/KR100340430B1/ko
Publication of KR20020017610A publication Critical patent/KR20020017610A/ko
Application granted granted Critical
Publication of KR100340430B1 publication Critical patent/KR100340430B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 볼그리드 어레이기판 가공방법은 라우터를 이용하여 반도체칩이 실장되는 볼그리드 어레이기판이 복수개 형성되는 플라스틱 스트립 각각의 볼그리드 어레이기판의 개구와 4변 일부를 1차 가공하는 단계와 상기 볼그리드 어레이기판의 4변의 나머지 부분을 라우터로 2차 가공하여 플라스틱 스트립으로부터 낱개의 볼그리드 어레이기판을 분리하는 단계로 구성된다.

Description

볼그리드 어레이기판의 가공방법{A METHOD OF PROCESSING A BALL GRID ARRY SUBSTRATE}
본 발명은 볼그리드 어레이기판에 관한 것으로, 특히 복수개의 볼그리드 어레이기판이 형성되는 플라스틱 스트립을 라우터로 1차 및 2차 가공하여 플라스틱 스트립을부터 볼그리드 어레이기판을 낱개로 분리시킴으로써 저렴한 장비로 볼그리드 어레이기판을 가공할 수 있는 볼그리드 어레이기판 가공방법에 관한 것이다.
일반적으로 볼그리드 어레이(Ball Grid Arry;BGA)기판은 반도체칩이 실장되는 패키지기판이다. 이러한 BGA기판으로는 금속, 세락믹, 플라스틱과 같은 세종류의 기판이 주로 사용된다. 금속이나 세라믹기판은 신뢰성 및 열방출특성 등이 우수하지만 제조공정이 복잡하고 제조비용이 높은 단점이 있는 반면에 플라스틱 기판은 신뢰성이나 열방출특성은 떨어지지만 생산공정이 간단하고 제조비용이 저렴하다는 장점이 있기 때문에 BGA기판으로는 현재 플라스틱기판이 주로 사용되고 있다.
도 1에 반도체칩이 실장된 종래의 플라스틱 BGA기판이 도시되어 있다. 상기 플라스틱 BGA기판을 설명하면 다음과 같다. 도면에 도시된 바와 같이, 방열판(14)의 중앙상면에는 반도체칩(10)이 접착제에 의해 접착되어 있으며, 중앙에 반도체칩(10)이 위치하는 개구가 형성된 플라스틱기판(2) 역시 방열판(14)의 상면에 접착제로 접착되어 있다. 상기 플라스틱기판(2)의 상면에는 카파트레이스 (Copper Trace;3)와 솔더마스크(Solder Mask;5)가 형성되어 있다. 카파트레이스(3)는 반도체칩(10)의 입출력패드와 와이어에 의해 본딩되어 있으며, 솔더마스크(5) 위에는 솔더볼(9)이 융착되어 있다. 상기 구조의 플라스틱 BGA기판은 액상봉지제(12)로 몰딩되어 있다.
도 2에 반도체칩이 실장되지 않은 플라스틱 BGA기판이 도시되어 있다. 도면에 도시된 바와 같이, 플라스틱 BGA기판(1)의 중앙부에는 반도체칩이 실장되는 개구영역(15)이 형성되어 있으며 그 외부영역에 솔더볼이 융착되는 솔더볼 영역(8)이 형성된다.
상기 구조의 플라스틱 BGA기판은 도 3에 도시된 바와 같이, 통상적으로 스트립형상으로 제작된다. 즉, 일정 폭을 플라스틱 스트립에 BGA기판(1)을 복수개 형성한 후 이 플라스틱 스트립에 방열판을 부착한다. 이러한 BGA기판(1)은 제조공정이 종료된 후에 전기검사를 실행하고 각각의 BGA기판(1)을 가공하여 낱개로 분리함으로써 원하는 BGA기판을 얻을 수 있게 된다.
도 3에서 도면부호 22는 가이드홀로서, 전기검사시 스트립형상의 BGA기판을 전기검사장치에 정확하게 위치시키기 위한 것이고, 도면부호 24는 개개의 BGA기판(1) 사이에 형성되는 슬롯으로서 전기검사시 인접하는 BGA기판과 전기적으로 절연시키기 위한 것이다.
그런데, 상기와 같이 BGA기판이 복수개 형성되는 플라스틱 스트립을 전기검사하는 경우 개개의 BGA기판(1) 사이에 슬롯을 형성해야만 하기 때문에 동일한 길이의 플라스틱 스트립상에 형성되는 BGA기판(1)의 수가 한정될 수 밖에 없었다.
또한, 종래에는 플라스틱 스트립을 가공하여 낱개의 BGA기판으로 분리하기 위해서는 V-커터(V-cutter)를 사용해야만 했는데, 이 V-커터 공정은 스트립형상의 BGA기판을 형성하는 공정 이외에 부가되는 공정이기 때문에 공정이 복잡해질 뿐만아니라 이 공정을 위해 새로운 장치인 V-커터가 제작라인상에 설치되어야만 하기 때문에 설치비용이 추가적으로 발생하는 문제도 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 볼그리드 어레이기판의 반도체칩이 실장되는 개구영역을 가공하는 라우터로 상기 볼그리드 어레이기판의 외형을 가공하여 플라스틱 스트립으로부터 낱개의 볼그리드 어레이기판을 분리함으로써 가공을 신속하고 저렴하게 할 수 있는 볼그리드 어레이기판의 가공방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 볼그리드 어레이기판의 가공방법은 라우터를 이용하여 반도체칩이 실장되는 볼그리드 어레이기판이 복수개 형성되는 플라스틱 스트립 각각의 볼그리드 어레이기판의 개구와 4변 일부를 1차 가공하는 단계와 상기 볼그리드 어레이기판의 4변의 나머지 부분을 라우터로 2차 가공하여 플라스틱 스트립으로부터 낱개의 볼그리드 어레이기판을 분리하는 단계로 구성된다.
도 1은 일반적인 볼그리드 어레이기판의 구조를 나타내는 도면.
도 2는 일반적인 볼그리드 어레이기판의 평면도.
도 3은 볼그리드 어레이기판이 실제 플라스틱 스트립에 형성된 형상을 나타내는 도면.
도 4(a)는 본 발명에 따른 볼그리드 어레이기판의 가공방법에서 라우터에 의한 1차 가공방법을 나타내는 도면.
도 4(a)는 본 발명에 따른 볼그리드 어레이기판의 가공방법에서 라우터에 의한 2차 가공방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1 : BGA기판 3 : 카파트레이스
5 : 솔더마스크 9 : 솔더볼
10 : 반도체칩 14 : 방열판
15 : 개구부 19 : 지그삽입용 홀
20 : 플라스틱 스트립
본 발명에서는 BGA기판의 전기검사를 낱개의 BGA기판으로 분리한 후에 실행한다. 따라서, 종래에 BGA기판이 복수개 형성되는 플라스틱 스트립에 형성되던 슬롯이 필요없게 되기 때문에 동일한 길이의 플라스틱 스트립상에 더 많은 BGA기판을 형성할 수 있게 된다. 또한, 본 발명에서는 스트립형상의 BGA기판을 V-커터가 아닌 라우터를 이용해서 가공하여 낱개의 BGA기판으로 분리시킨다. 라우터는 BGA기판의제작시 반도체칩이 실장되는 개구영역을 형성하기 위해 사용되는 장치이다. 그러므로, 추가적인 장치의 설치없이 낱개의 BGA기판을 분리할 수 있게 된다.
이하, 첨부한 도면을 참보하여 본 발명에 따른 BGA기판 가공방법을 상세히 설명한다.
본 발명에서는 플라스틱 스트립상에 복수의 BGA기판을 형성한 후 이를 가공하여 낱개의 BGA기판을 형성한다. 플라스틱 스트립상에 형성되는 BGA기판은 이미 잘 알려진 일반적인 BGA기판제조공정에 따라 제작되며, 이 제작된 스트립형상의 BGA기판을 가공함으로써 낱개의 BGA기판을 분리한다.
도 4는 본 발명에 따른 BGA기판 가공방법을 나타내는 도면이다. 도면에는 설명의 편의를 위해, 플라스틱 스트립상에 형성되는 복수의 BGA기판중에서 실제 가공되는 낱개의 BGA기판만을 도시하였다.
본 발명에서는 BGA기판의 가공을 라우터로 실행하며, 이러한 라우터의 가공이 2차에 걸쳐 이루어진다. 도 4(a)에 도시된 바와 같이, 1차의 라우터가공은 BGA기판의 반도체칩이 실장되는 개구영역과 동일한 공정에 의해 이루어진다. 즉, 라우터로 개구영역을 우선 가공하여 개구(15)를 형성한 후 BGA기판(1)의 외형을 가공한다. 외형의 가공은 BGA기판(1)의 4변을 일정 크기로 가공함으로써 이루어진다.
개구영역을 가공하는 라우터와 외형을 가공하는 라우터의 직경은 다를 수 있다. 그 이유는 개구영역은 외형의 가공에 비해 넓은 면적을 가공해야만 하기 때문에, 외형을 가공하는 라우터의 직경에 비해 큰 것이 바람직하다. 예를 들면, 개구영역은 2.4㎛의 직경을 갖는 라우터를 사용하여 가공하고 외형가공은 2.0㎛의 직경을 갖는 라우터로 가공하는 것은 본 발명에서 사용할 수 있는 훌륭한 예이다.
상기와 같이 라우터의 1차 가공에 의해 BGA기판(1)의 4변의 일부에는 홈이 형성된다. 이 홈의 일부를 지그가 삽입되는 지그삽입홀(17)로 형성하여 그 내부에 지그를 삽입하여 BGA기판(1)의 고정한 후에 4변의 나머지 부분을 다시 라우터로 2차 가공하여 플라스틱 스트립으로부터 낱개의 BGA기판(1)을 분리한다.
상기와 같이, 1차 가공에 형성되는 홈에 지그를 삽입하는 이유는 2차 가공시 라우터의 작동에 의해 BGA기판(1)이 움직이게 되어 가공의 불량을 방지하기 위한 것이다.
2차 가공시에 사용되는 라우터의 직경은 1차 가공시에 사용되는 라우터의 직경과 동일하다. 즉, 약 2.0㎛의 직경을 갖는 라우터를 사용하여 BGA기판(1)을 가공한다.
상기와 같이 1차 및 2차 라우터가공에 의해 플라스틱 스트립으로부터 낱개의 BGA기판(1)을 분리한 후 전기검사를 실시한다.
본 발명에서는 상기한 바와 같이, BGA기판(1)을 복수개가 형성된 플라스틱 스트립으로부터 낱개의 BGA기판을 분리한 후 전기검사를 실시한다. 따라서, 종래에 비해 동일한 길이의 플라스틱 스트립에 더 많은 수의 BGA기판을 형성할 수 있게 된다. 또한, 종래에 사용되던 V-커터와 비교하면 라우터가공에 의해 형성되는 BGA기판의 측면은 더욱 매끈하게 형성할 수 있게 된다.
상술한 바와 같이, 본 발명에서는 BGA기판의 개구영역을 형성하는데 사용하는 라우터를 사용해서 BGA기판의 외형을 1차, 2차 가공함으로써 복수의 BGA기판이 형성된 플라스틱 스트립으로부터 낱개의 BGA기판을 분리하기 때문에 BGA기판의 외형을 가공하기 위한 추가적인 장치 및 공정이 필요없게 된다. 따라서, 가공공정이 신속하게 이루어질 뿐만 아니라 추가 장치의 설치를 위한 비용을 절감할 수 있게 된다. 또한, 라우터의 가공은 종래의 V-커터에 비해 가공면을 매끈하게 할 수 있다는 장점도 있다.

Claims (3)

  1. 라우터를 이용하여 반도체칩이 실장되는 볼그리드 어레이기판이 복수개 형성되는 플라스틱 스트립 각각의 볼그리드 어레이기판의 개구와 볼그리드 어레이기판의 4변 일부를 1차 가공하는 단계; 및
    상기 볼그리드 어레이기판의 4변의 나머지 부분을 라우터로 2차 가공하여 플라스틱 스트립으로부터 낱개의 볼그리드 어레이기판을 분리하는 단계로 구성된 볼그리드 어레이기판 가공방법.
  2. 제1항에 있어서, 상기 라우터의 1차 가공된 4변의 영역에 지그를 삽입하여 볼그리드 어레이기판을 고정하는 단계가 추가로 포함되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 1차 가공중 개구영역을 형성하는 라우터의 직경이 4변의 일부분을 가공하는 라우터 보다 큰 것을 특징으로 하는 방법.
KR1020000051074A 2000-08-31 2000-08-31 볼그리드 어레이기판의 가공방법 KR100340430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051074A KR100340430B1 (ko) 2000-08-31 2000-08-31 볼그리드 어레이기판의 가공방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051074A KR100340430B1 (ko) 2000-08-31 2000-08-31 볼그리드 어레이기판의 가공방법

Publications (2)

Publication Number Publication Date
KR20020017610A KR20020017610A (ko) 2002-03-07
KR100340430B1 true KR100340430B1 (ko) 2002-06-12

Family

ID=19686338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051074A KR100340430B1 (ko) 2000-08-31 2000-08-31 볼그리드 어레이기판의 가공방법

Country Status (1)

Country Link
KR (1) KR100340430B1 (ko)

Also Published As

Publication number Publication date
KR20020017610A (ko) 2002-03-07

Similar Documents

Publication Publication Date Title
KR100426825B1 (ko) 반도체 장치
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US7355283B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US6372543B1 (en) Wrap-around interconnect for fine pitch ball grid array
US7065869B2 (en) Method for plating of printed circuit board strip
KR20050035161A (ko) 반도체 부품
KR100787892B1 (ko) 반도체 패키지 및 그의 제조 방법
KR100340430B1 (ko) 볼그리드 어레이기판의 가공방법
KR100236254B1 (ko) 다단 결합 반도체 캐리어, 그 캐리어를 사용하는 반도체 장치, 및 그 장치의 제조 방법
KR100536114B1 (ko) 반도체장치 및 반도체장치의 제조방법
KR100328693B1 (ko) 칩사이즈스택패키지및그의제조방법
US6297542B1 (en) Connecting a die in an integrated circuit module
KR200231862Y1 (ko) 반도체 패키지
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100990940B1 (ko) 스택 패키지 제조용 기판
KR20010004041A (ko) 칩 사이즈 패키지의 제조 방법
KR200159861Y1 (ko) 반도체 패키지
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR100276275B1 (ko) 인쇄회로기판 가공방법
KR19990066375A (ko) 반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
KR100483459B1 (ko) Fbga소자
KR20000014962A (ko) 미세간극 볼 그리드 어레이 패키지
KR200169908Y1 (ko) 반도체 패키지 제조용 회로필름

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee