JP2009262850A - 負荷駆動回路 - Google Patents

Abstract

【課題】負荷をより適切に保護しつつも、製品搭載性及び製品普及性の向上を図ることが可能な負荷駆動回路を提供する。
【解決手段】過電圧保護ブロック２０は、第１分岐ラインＬＢ１上に抵抗Ｒ４及び第２ツェナーダイオードＺＤ２が設けられている。第２ツェナーダイオードＺＤ２は上流に抵抗Ｒ４を有しているため、小容量のものが用いられている。また、異常電圧供給時には、第２トランジスタＱ２が導通状態となり、第３トランジスタＱ３は非導通状態となる。これにより、第１トランジスタＱ１のベース電圧が確保されず、発光ダイオードＬＥＤ１，ＬＥＤ２への電圧供給が遮断される。
【選択図】図３

Description

本発明は、負荷駆動回路に関する。

従来、例えば負荷に電圧を供給して負荷を駆動する負荷駆動回路において、異常電圧が供給されたときに、負荷や回路部品を保護するものが知られている。また、負荷駆動回路には、正常電圧供給時に所定電圧を負荷に供給し、異常電圧供給時には半導体スイッチング素子がオン状態となって異常電圧を分圧し、分圧された電圧を負荷に供給する構成のものが提案されている（特許文献１参照）。
特開平１０−３１５８４６号公報

しかし、従来の負荷駆動回路によれば、異常電圧を分圧して負荷に供給しているため、異常電圧が大きな値となると、過剰な電圧が負荷に供給されてしまい、負荷を適切に保護できなくなる可能性がある。また、異常電圧からの保護にツェナーダイオードを用いた場合、その容量が大きくなってしまう。そして、ツェナーダイオードの容量が大きくなってしまうと放熱性の観点から、基板上の実装面積が増大して製品内（例えば灯具点灯装置内）への搭載性が悪化すると共に、コスト増による製品普及の障害となってしまう。さらに、ツェナーダイオードの電力容量が大きくなると、個々のツェナーダイオードのツェナー電圧の差も大きくなり、負荷を適切に保護しにくくなってしまう。

本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、負荷をより適切に保護しつつも、製品搭載性及び製品普及性の向上を図ることが可能な負荷駆動回路を提供することにある。

本発明の負荷駆動回路は、電圧が供給される入力端子と、入力端子からの電圧を定電圧化して負荷に供給する定電圧ブロックと、入力端子から定電圧ブロックへ電圧を供給する入力側電源ラインと、定電圧ブロックにて定電圧化された定電圧を負荷側に電圧を供給する出力側電源ラインと、入力端子に異常電圧が供給されたときに、異常電圧の負荷側への供給を遮断する過電圧保護ブロックと、を備えている。

定電圧ブロックは、入力側電源ラインに第１主電極が接続され、出力側電源ラインに第２主電極が接続される第１スイッチング素子と、第１スイッチング素子の制御電極にアノードが接続され、カソードが補助ラインを通じてグランド接続される第１ツェナーダイオードと、第１スイッチング素子の第１主電極と制御電極との間を接続する接続ライン上に設けられた第１抵抗と、を有している。

過電圧保護ブロックは、入力側電源ラインから分岐される第１分岐ライン及び第２分岐ラインと、第１分岐ライン上に設けられ、一端が入力側電源ライン側に向いて配置された第２抵抗と、第１分岐ライン上に設けられてカソードが第２抵抗の他端側に接続される第２ツェナーダイオードと、第２分岐ライン上に設けられ、第１主電極が入力側電源ライン側に接続され、第２主電極がグランド側に接続され、第２ツェナーダイオードのアノードが制御電極に接続される第２スイッチング素子と、補助ライン上に第１主電極及び第２主電極が接続され、第２分岐ラインのうち入力側電源ラインと第２スイッチング素子の第１主電極との間の接続点から分岐された第３分岐ラインが制御電極に接続される第３スイッチング素子と、を有している。

この負荷駆動回路によれば、過電圧保護ブロックは、第１分岐ライン上に設けられ、一端が入力側電源ライン側に向いて配置された第２抵抗と、第１分岐ライン上に設けられてカソードが第２抵抗の他端側に接続される第２ツェナーダイオードとを備えている。このため、異常電圧供給時には第２ツェナーダイオードのツェナー電圧以上の電圧が印加されて第２ツェナーダイオードを介して電流が流れる。このとき、第２ツェナーダイオードの上流側に第２抵抗が設けられているため、第２ツェナーダイオードの電力容量を小さくすることができ、製品搭載性及び製品普及性の向上を図ることができる。

また、第２ツェナーダイオードのアノードは第２スイッチング素子の制御電極に接続されているため、異常電圧供給時には第２スイッチング素子が導通状態となる。さらに、第２分岐ラインの接続点から分岐された第３分岐ラインが制御電極に接続される第３スイッチング素子を備えている。このため、異常電圧供給時において第２スイッチング素子が導通状態となると、第３スイッチング素子は非導通状態となり、第１スイッチング素子の制御電極に電圧が供給されず、第１スイッチング素子は非導通状態となる。このため、異常電圧供給時に負荷に供給する電圧を遮断することができる。

また、第２ツェナーダイオードの電力容量を小さくすることができるため、個々のツェナーダイオードのツェナー電圧のバラツキを小さくでき、負荷を保護すべき電圧値をより正確にすることができる。

従って、負荷をより適切に保護しつつも、製品搭載性及び製品普及性の向上を図ることができる。

本発明の負荷駆動回路によれば、負荷をより適切に保護しつつも、製品搭載性及び製品普及性を向上させることができる。

以下、本発明の好適な実施形態を図面に基づいて説明するが、これに先だって、異常電圧供給時に負荷に電圧を供給する回路の例を説明する。図１は、負荷駆動回路の第１比較例を示す回路構成図である。

図１に示すように、第１比較例に係る負荷駆動回路１００は、車両用の灯具点灯回路（負荷駆動回路の一例）であって、入力端子Ｖ１と、定電圧ブロック１１０と、入力側電源ラインＬ１と、出力側電源ラインＬ２と、過電圧保護ブロック１２０と、抵抗Ｒ２，Ｒ３と、発光ダイオードＬＥＤ１，ＬＥＤ２とを備えている。

入力端子Ｖ１は、電源側から電圧が供給される端子である。定電圧ブロック１１０は、入力端子Ｖ１からの電圧を定電圧化し、定電圧を負荷である発光ダイオードＬＥＤ１，ＬＥＤ２側に供給するものである。入力側電源ラインＬ１は、入力端子Ｖ１からの定電圧ブロック１１０へ電圧を供給するラインである。出力側電源ラインＬ２は、定電圧ブロック１１０にて定電圧化された定電圧を発光ダイオードＬＥＤ１，ＬＥＤ２側に供給するラインである。過電圧保護ブロック１２０は、レギュレータ故障等により発生した異常電圧から、定電圧ブロック１１０及び負荷となる発光ダイオードＬＥＤ１，ＬＥＤ２を保護するものである。

詳細に、定電圧ブロック１１０は、ＮＰＮ型のトランジスタＱ１と、ツェナーダイオードＺＤ１と、抵抗Ｒ１とを備えている。トランジスタＱ１は、コレクタが入力側電源ラインＬ１に接続され、エミッタが出力側電源ラインＬ２側に接続されている。また、ベースは、ツェナーダイオードＺＤ１を介してグランド接続されている。ツェナーダイオードＺＤ１は、アノードがグランド接続され、カソードがトランジスタＱ１のベースに接続されている。また、抵抗Ｒ１は、トランジスタＱ１のコレクタとベースとを接続する接続ラインＬ３上に設けられている。

また、過電圧保護ブロック１２０は、ダイオードＤ１とバリスタＺＮＲ１とを備えている。ダイオードＤ１は、入力側電源ラインＬ１上に設けられ、アノードが接続点Ａを介して入力端子Ｖ１に接続され、カソードが定電圧ブロック１１０に接続されている。バリスタＺＮＲ１は、接続点Ａを基点として入力側電源ラインＬ１から分岐された第１分岐ラインＬＢ１上に設けられ、接続点Ａの反対側でグランド接続されている。

このような負荷駆動回路１００では、入力端子Ｖ１から正常な正常電圧が供給されると、定電圧ブロック１１０によって入力端子Ｖ１からの電圧が定電圧化され、定電圧が並列接続される抵抗Ｒ２，Ｒ３を介して、発光ダイオードＬＥＤ１，ＬＥＤ２に供給される。

一方、入力端子Ｖ１から異常電圧が供給されると、過電圧保護ブロック１２０のバリスタＺＮＲ１を通して電流が流れ、定電圧ブロック１１０には微少な電流が流れることとなり、定電圧ブロック１１０のトランジスタＱ１及び発光ダイオードＬＥＤ１，ＬＥＤ２の故障が防止される。

しかし、第１比較例の場合、異常電圧供給時であっても、トランジスタＱ１のベース電圧は確保されることとなり、負荷等への電圧供給は遮断されないこととなる。また、比較例１では、バリスタＺＮＲ１を用いているため、異常電圧から完全に保護できない。すなわち、バリスタＺＮＲ１は、その性能上、４３Ｖ以上の異常電圧に対してしか保護できないことから、比較例１の負荷駆動回路１００は異常電圧からの保護が不充分となっている。特に、バリスタＺＮＲ１は４３Ｖ以上の異常電圧に対してしか保護できないため、バリスタＺＮＲ１の個体差によっては、４４Ｖや４５Ｖなど、４３Ｖを上回る異常電圧に対してしか機能しない場合もあり、負荷の保護すべき電圧値を正確に設定し難くなってしまう。

図２は、負荷駆動回路の第２比較例を示す回路構成図である。なお、図２において図１と同一又は同様の構成については同一の符号を付して説明を省略する。図２に示すように、第２比較例に係る負荷駆動回路２００は、第１比較例と異なる過電圧保護ブロック２２０を有している。

過電圧保護ブロック２２０は、ダイオードＤ１と第２ツェナーダイオードＺＤ２とを備えている。ダイオードＤ１は、入力側電源ラインＬ１上に設けられ、アノードが入力端子Ｖ１に接続され、カソードが接続点Ａを介して定電圧ブロック１１０に接続されている。第２ツェナーダイオードＺＤ２は、接続点Ａを基点として入力側電源ラインＬ１から分岐された第１分岐ラインＬＢ１上に設けられている。この第２ツェナーダイオードＺＤ２は、カソードが入力側電源ラインＬ１側に接続され、アノードがグランド接続されている。

このような負荷駆動回路２００では、入力端子Ｖ１から正常電圧が供給されると、定電圧ブロック１１０によって入力端子Ｖ１からの電圧が定電圧化され、定電圧が並列接続される抵抗Ｒ２，Ｒ３を介して発光ダイオードＬＥＤ１，ＬＥＤ２に供給される。

一方、入力端子Ｖ１から異常電圧が供給されると、過電圧保護ブロック２２０の第２ツェナーダイオードＺＤ２を通して電流が流れ、定電圧ブロック１１０には微少な電流が流れることとなり、定電圧ブロック１１０のトランジスタＱ１及び発光ダイオードＬＥＤ１，ＬＥＤ２の故障が防止される。

しかし、第２比較例の場合、異常電圧供給時であっても、トランジスタＱ１のベース電圧は確保されることとなり、負荷等への電圧供給は遮断されないこととなる。また、比較例２では、バリスタＺＮＲ１に代えて第２ツェナーダイオードＺＤ２を用いているため、４３Ｖ未満の異常電圧に対しても、保護することができる。しかし、比較例２の回路構成の場合、第２ツェナーダイオードＺＤ２の電力容量が、例えば５Ｗなど大きな値となってしまう。そして、第２ツェナーダイオードＺＤ２の容量が大きくなってしまうと放熱性の観点から、基板上の実装面積が増大して製品内（例えば灯具点灯装置内）への搭載性が悪化すると共に、コスト増による製品普及の障害となってしまう。また、第２ツェナーダイオードＺＤ２の電力容量が大きいと、第２ツェナーダイオードＺＤ２の個体差も大きくなってしまうため、第１比較例と同様に、負荷を保護すべき電圧値を正確に設定し難くなってしまう。

図３は、本実施形態に係る負荷駆動回路１を示す回路構成図である。なお、図３において図１又は図２と同一又は同様の構成については同一の符号を付して説明を省略する。図３に示すように、本実施形態に係る負荷駆動回路１は、定電圧ブロック１０と、過電圧保護ブロック２０とを備えている。

定電圧ブロック１０は、図１及び図２に示したものと同様であって、第１トランジスタ（第１スイッチング素子）Ｑ１と、第１ツェナーダイオードＺＤ１と、抵抗（第１抵抗）Ｒ１とを備えている。

第１トランジスタＱ１は、入力側電源ラインＬ１にコレクタ（第１主電極）が接続され、出力側電源ラインＬ２にエミッタ（第２主電極）が接続されている。第１ツェナーダイオードＺＤ１は、アノードが第１トランジスタＱ１のベース（制御電極）に接続され、カソードが補助ラインＬＡ１を通じてグランド接続されている。抵抗Ｒ１は、第１トランジスタＱ１のコレクタとベースとを接続する接続ラインＬ３上に設けられている。

過電圧保護ブロック２０は、第１〜第３分岐ラインＬＢ１〜ＬＢ３と、抵抗（第２〜第４抵抗）Ｒ４〜Ｒ６と、第２ツェナーダイオードＺＤ２と、ＮＰＮ型の第２及び第３トランジスタ（第２及び第３スイッチング素子）Ｑ２，Ｑ３とを備えている。

第１分岐ラインＬＢ１及び第２分岐ラインＬＢ２は、入力側電源ラインＬ１から分岐されるラインである。抵抗Ｒ４は、第１分岐ラインＬＢ１上に設けられ、一端が入力側電源ラインＬ１側に向いて配置されている。この抵抗Ｒ４は比較的抵抗値の高いものが用いられている。ツェナーダイオードＺＤ２は、第１分岐ラインＬＢ１上に設けられて、カソードが抵抗Ｒ４の他端側に接続されている。第２トランジスタＱ２は、コレクタ（第１主電極）が入力側電源ラインＬ１側に接続され、エミッタ（第２主電極）がグランド側に接続され、ベース（制御電極）がツェナーダイオードＺＤ２のアノード側に接続されている。また、ツェナーダイオードＺＤ２のアノードは、抵抗Ｒ５を介してグランド接続されている。

第３トランジスタＱ３は、補助ラインＬＡ１上にコレクタ（第１主電極）及びエミッタ（第２主電極）が接続されており、コレクタが第１ツェナーダイオードＺＤ１のアノードに接続され、エミッタがグランド接続されている。また、第３トランジスタＱ３のベース（制御電極）は、第３分岐ラインＬＢ３によって第２分岐ラインＬＢ２に接続されている。第３分岐ラインＬＢ３は、一端が入力側電源ラインＬ１と第２トランジスタＱ２のコレクタとの間の接続点Ｂに接続され、他端が第３トランジスタＱ３のベースに接続されている。さらに、抵抗Ｒ６は、第２分岐ラインＬＢ２のうち、入力側電源ラインＬ１と接続点Ｂとの間に設けられている。

このような負荷駆動回路１では、入力端子Ｖ１から正常電圧が供給されると、定電圧ブロック１０によって入力端子Ｖ１からの電圧が定電圧化され、定電圧が並列接続される抵抗Ｒ２，Ｒ３を介して発光ダイオードＬＥＤ１，ＬＥＤ２に供給される。具体的に説明すると、正常電圧供給時には、電流は抵抗Ｒ４及び第２ツェナーダイオードＺＤ２を介して流れることなく、第２トランジスタＱ２を非導通状態とする。一方で電流は、抵抗Ｒ６及び接続点Ｂを介して、第３トランジスタＱ３に流れる。これにより、第３トランジスタＱ３は導通状態となり、定電圧ブロック１０の第１トランジスタＱ１のベース電圧は、第１ツェナーダイオードＺＤ１のツェナー電圧となる。よって、定電圧ブロック１０からは、（第１ツェナーダイオードＺＤ１のツェナー電圧）＋（第３トランジスタＱ３のコレクタ−エミッタ間電圧）＋（第１トランジスタＱ１のベース−エミッタ間電圧）の定電圧が出力されることとなる。

一方、入力端子Ｖ１から異常電圧が供給されると、抵抗Ｒ４及び第２ツェナーダイオードＺＤ２を通して電流が流れることとなる。そして、第２トランジスタＱ２は導通状態となる。ここで、抵抗Ｒ４は比較的抵抗値が高く、第２ツェナーダイオードＺＤ２のカソードには数１０ｍＡ程度の電流が流れることとなる。よって、第２ツェナーダイオードＺＤ２は、比較例２の場合のように電力容量が高いものでなく、小容量のものが用いられる。

また、第２ツェナーダイオードＺＤ２のアノードは、グランド接続されている。このため、第２トランジスタＱ２は、正常電圧供給時において空気伝搬などのノイズにより、ベース電圧が不安定となって導通状態とならないようになっている。また、第２ツェナーダイオードＺＤ２のアノードは、単にグランド接続されているわけでなく、抵抗Ｒ５を介してグランド接続されているため、異常電圧供給時には、抵抗Ｒ５により第２トランジスタＱ２を導通状態とする電圧を確保することができる。

ところで、異常電圧供給時に第２トランジスタＱ２が導通状態となると、電流は抵抗Ｒ６及び接続点Ｂを介して第２トランジスタＱ２を流れることとなる。よって、第３トランジスタＱ３は非導通状態となる。これにより、第１トランジスタＱ１のベース電圧は、第１ツェナーダイオードＺＤ１のツェナー電圧とならず、第１トランジスタＱ１は非導通状態となる。これにより、電圧供給が遮断され、定電圧ブロック１０の第１トランジスタＱ１及び発光ダイオードＬＥＤ１，ＬＥＤ２の故障が第１比較例及び第２比較例の回路構成よりも的確に防止される。

このようにして、本実施形態に係る負荷駆動回路１によれば、過電圧保護ブロック２０は、第１分岐ラインＬＢ１上に設けられ、一端が入力側電源ラインＬ１側に向いて配置された抵抗Ｒ４と、第１分岐ラインＬＢ１上に設けられてカソードが抵抗Ｒ４の他端側に接続される第２ツェナーダイオードＺＤ２とを備えている。このため、異常電圧供給時には第２ツェナーダイオードＺＤ２のツェナー電圧以上の電圧が印加されて第２ツェナーダイオードＺＤ２を介して電流が流れる。このとき、第２ツェナーダイオードＺＤ２の上流側に抵抗Ｒ４が設けられているため、第２ツェナーダイオードＺＤ２の電力容量を小さくすることができ、製品搭載性及び製品普及性の向上を図ることができる。

また、第２ツェナーダイオードＺＤ２のアノードは第２トランジスタＱ２のベースに接続されているため、異常電圧供給時には第２トランジスタＱ２が導通状態となる。さらに、第２分岐ラインＬＢ２の接続点Ｂから分岐された第３分岐ラインＬＢ３がベースに接続される第３トランジスタＱ３を備えている。このため、異常電圧供給時において第２トランジスタＱ２が導通状態となると、第３トランジスタＱ３は非導通状態となり、第１トランジスタＱ１のベースに電圧が供給されず、第１トランジスタＱ１は非導通状態となる。このため、異常電圧供給時に負荷に供給する電圧を遮断することができる。

また、第２ツェナーダイオードＺＤ２の電力容量を小さくすることができるため、個々のツェナーダイオードのツェナー電圧のバラツキを小さくでき、負荷を保護すべき電圧値をより正確にすることができる。

従って、負荷をより適切に保護しつつも、製品搭載性及び製品普及性の向上を図ることができる。

また、本実施形態によれば、第２ツェナーダイオードＺＤ２のアノードは、抵抗Ｒ５を介してグランド接続されている。このため、異常電圧供給時には、抵抗Ｒ５により第２トランジスタＱ２を導通状態とする電圧を確保することができる。さらに、正常電圧供給時において空気伝搬などによるノイズにより第２トランジスタＱ２をのベース側電圧が不安定となり、導通状態となってしまう事態を抑制することができる。

さらに、本実施形態によれば、第２分岐ラインＬＢ２のうち、入力側電源ラインＬ１と接続点Ｂとの間に抵抗Ｒ６が設けられているため、第２トランジスタＱ２及び第３トランジスタＱ３を低容量化することができる。

以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよい。例えば、本実施形態では、トランジスタＱ１〜Ｑ３を用いているが、これに代えて、ＭＯＳ−ＦＥＴなどの他のスイッチング素子を用いてもよい。

負荷駆動回路の第１比較例を示す回路構成図である。 負荷駆動回路の第２比較例を示す回路構成図である。 本実施形態に係る負荷駆動回路を示す回路構成図である。

符号の説明

１ 負荷駆動回路
１０ 定電圧ブロック
２０ 過電圧保護ブロック
Ｌ１ 入力側電源ライン
Ｌ２ 出力側電源ライン
ＬＢ１ 第１分岐ライン
ＬＢ２ 第２分岐ライン
ＬＢ３ 第３分岐ライン
ＬＡ１ 補助ライン
Ｒ１〜Ｒ６ 抵抗
ＬＥＤ１，ＬＥＤ２ 発光ダイオード
ＺＤ１，ＺＤ２ ツェナーダイオード
Ｑ１〜Ｑ３ トランジスタ

Claims (3)

1. 電圧が供給される入力端子と、
   前記入力端子からの電圧を定電圧化して負荷に供給する定電圧ブロックと、
   前記入力端子から前記定電圧ブロックへ電圧を供給する入力側電源ラインと、
   前記定電圧ブロックにて定電圧化された定電圧を負荷側に電圧を供給する出力側電源ラインと、
   前記入力端子に異常電圧が供給されたときに、異常電圧の前記負荷側への供給を遮断する過電圧保護ブロックと、を備え、
   前記定電圧ブロックは、前記入力側電源ラインに第１主電極が接続され、前記出力側電源ラインに第２主電極が接続される第１スイッチング素子と、前記第１スイッチング素子の制御電極にアノードが接続され、カソードが補助ラインを通じてグランド接続される第１ツェナーダイオードと、前記第１スイッチング素子の第１主電極と制御電極との間を接続する接続ライン上に設けられた第１抵抗と、を有し、
   前記過電圧保護ブロックは、前記入力側電源ラインから分岐される第１分岐ライン及び第２分岐ラインと、前記第１分岐ライン上に設けられ、一端が前記入力側電源ライン側に向いて配置された第２抵抗と、前記第１分岐ライン上に設けられてカソードが前記第２抵抗の他端側に接続される第２ツェナーダイオードと、前記第２分岐ライン上に設けられ、第１主電極が前記入力側電源ライン側に接続され、第２主電極がグランド側に接続され、前記第２ツェナーダイオードのアノードが制御電極に接続される第２スイッチング素子と、前記補助ライン上に第１主電極及び第２主電極が接続され、前記第２分岐ラインのうち前記入力側電源ラインと前記第２スイッチング素子の第１主電極との間の接続点から分岐された第３分岐ラインが制御電極に接続される第３スイッチング素子と、を有する
   ことを特徴とする負荷駆動回路。
2. 前記第２ツェナーダイオードのアノードは、第３抵抗を介してグランド接続されている
   ことを特徴とする請求項１に記載の負荷駆動回路。
3. 前記第２分岐ラインのうち、前記入力側電源ラインと接続点との間に第４抵抗が設けられている
   ことを特徴とする請求項１又は請求項２のいずれかに記載の負荷駆動回路。

Images