JP2009261223A - モータ制御回路 - Google Patents

Abstract

【課題】相補ＰＷＭ制御において高デューティ比制御におけるＰＷＭの損失を低減する。
【解決手段】アクセル操作に応じてデューティ比指令信号を決定して出力する出力Ｄｕｔｙ決定回路１４と、デューティ比指令信号が所定値以上の場合に、デューティ比の増大に応じてキャリヤ周波数を低下させるキャリヤ周期決定回路１５と、モータ電流を増加させる正相ＰＷＭに対し、モータ電流を減少させる逆相ＰＷＭの時間を所定値にする逆相時間決定回路１６とを設ける。正相と逆相を切り替える場合はハイサイド・ローサイドの各スイッチング素子１ａ・１ｂが同時にオフになるデッドタイムを一定時間設ける。所定のデューティ比以上では、ＰＷＭキャリヤ周波数を低下させることから周期が長くなり、逆相時間を固定することから、逆相時間に占めるデッドタイムの割合を低減し得るため、相補ＰＷＭ制御における高デューティ比制御でのＰＷＭの損失を低減することができる。
【選択図】図１

Description

本発明は、ＰＷＭ制御を行うモータ制御回路に関するものである。

従来、モータの電流制御を行うためのモータ制御回路にあってＰＷＭ制御を行うものが知られており、その制御にあっては、スイッチング周期を一定にしてオン時間とオフ時間との比（デューティ比）を変化させるようにしているものがある（例えば特許文献１参照）。

特開２００３−３２４９２８公報

上記したＰＷＭ制御を行う場合に、電源とグラウンド（接地）との間に配置されたハイサイドのスイッチング素子とローサイドのスイッチング素子とを交互にオンさせる相補ＰＷＭ制御を行う場合がある。ここで、ハイサイドのスイッチング素子をオンしたときにモータ電流が増加する場合、ハイサイドのスイッチング素子がオンしているときそのＰＷＭの状態を正相ＰＷＭ制御状態、ローサイドのスイッチング素子をオンしているときのＰＷＭの状態を逆相ＰＷＭ制御状態と呼ぶこととする。そのような相補ＰＷＭ制御の場合に、ハイサイドのスイッチング素子とローサイドのスイッチング素子とが同時にオンすると貫通電流が流れて素子が破損してしまう虞がある。その対策として、ハイサイドとローサイドとのスイッチング素子が同時にオフとなるデッドタイムを設けると良く、このデッドタイムは使用する素子や電圧、電流などの回路定数によって最適な値に設定される。

しかしながら、上記デッドタイムを設けた場合には、高デューティでは相補ＰＷＭによる同期整流の効果が少なくなって効率の低下を招いてしまう。例えば、ＰＷＭキャリヤの周期が５０μｓの場合にデッドタイムが２μｓだとすると、立ち上がりと立ち下がりとで合計４μｓのデッドタイムがある。その場合に、デューティ比が９０％だとすると、オフ時間は５μｓ（＝５０μｓ×０．１）になるため、４μｓのデッドタイムを差し引くと１μｓとなり、その１μｓしか同期整流の効果が出ないため、ＰＷＭによる損失が大きいという問題があった。

このような課題を解決して、相補ＰＷＭ制御において高デューティ比制御におけるＰＷＭの損失を低減し得ることを実現するために本発明に於いては、電源側に接続されたハイサイドスイッチング素子と、接地側に接続されたローサイドスイッチング素子と、デューティ比指令信号に応じて前記ハイサイドおよび前記ローサイドの各スイッチング素子を相補ＰＷＭでオンオフしてモータを制御するＰＷＭ制御手段とを有し、前記相補ＰＷＭでの制御において、前記ハイサイドスイッチング素子がオンしている正相ＰＷＭ状態と前記ローサイドスイッチング素子がオンしている逆相ＰＷＭ状態とがいずれか一方から他方に切り替わる時に同時にオフになる所定のデッドタイムが設けられ、前記ＰＷＭ制御手段が、前記デューティ比指令信号が所定のデューティ比未満の場合はキャリヤ周波数が一定である通常のＰＷＭ制御を行い、所定のデューティ比以上の場合には前記逆相ＰＷＭで制御する時間を所定値に固定し、かつ前記所定のデューティ比以上のデューティ比の増加に対応してキャリヤ周波数を低下させることによってデューティ比を指令信号に相当する値にするものとした。

特に、前記逆相ＰＷＭで制御する時間の所定値が、前記所定のデッドタイムよりも長いと良い。また、前記キャリヤ周波数の周期が、前記デューティ比に応じて設定される周期タイマのタイムアップ時間により決定され、前記逆相ＰＷＭで制御する時間が、前記デューティ比に応じて設定されるオフタイマのタイムアップ時間により決定されると良い。

このように本発明によれば、ＰＷＭキャリヤの周波数が一定の場合に、その周期とデッドタイムとの関係から高デューティ比になればなる程、スイッチング素子の逆相ＰＷＭ制御時間に対するデッドタイムの占める割合が増大するため、ＰＷＭの損失が大きくなるのに対して、所定のデューティ比以上では、ＰＷＭキャリヤ周波数を低下させることから周期が長くなり、またオフ時間を固定することから、オフ時間に占めるデッドタイムの割合を低減することができる。それにより、相補ＰＷＭ制御における高デューティ比制御でのＰＷＭの損失を低減することができる。

特に、逆相ＰＷＭ制御時間の所定値を、キャリヤ周波数を低下させる切替ポイントとなる所定のデューティ比におけるキャリヤ周波数から算出される周期とすることにより、切替を円滑に行うことができる。また、周期タイマとオフタイマとを用いた単純な減算処理でキャリヤ周波数を変えることにより、演算処理を簡素化でき、回路規模を小型化し得る。

本発明に基づくモータ制御装置のブロック回路図である。 本発明に基づく制御フロー図である。 ＰＷＭの波形例を示す図である。 デューティ比とキャリヤ周期との関係を示す図である。 第２の実施の形態を示す図１に対応する図である。 第２の実施の形態における制御フロー図である。 第２の実施の形態におけるＰＷＭの波形を示す図である。

以下、本発明の実施の形態を、図面を参照しながら説明する。図１は本発明に基づくモータ制御装置のブロック回路図であり、例えば電気自動車の駆動源に用いられて良く、アウタロータ型のモータを用い、そのアウタロータに車輪を取り付けたものであって良い。なお、図示例では３相のブラシレスモータＭについて示すが、一例であり、制御対象となるモータを限定するものではない。

図に示されるように、電源としての車載バッテリＢＴに、駆動電流供給手段としてのインバータ１を介してモータＭの各相コイル２が接続されている。なお、インバータ１にあっては、スイッチング素子としてＦＥＴが用いられ、モータＭの電源側にハイサイドスイッチング素子１ａが接続され、接地側にローサイドスイッチング素子１ｂが接続されている。

バッテリＢＴとインバータ１とを接続する電源線には電流検出手段としての電流検出センサ３が設けられており、それにより検出された電流検出信号が、ＰＷＭ制御手段としての制御回路ＥＣＵの電流検出回路４に入力するようになっている。モータＭにはロータ５の回転角度を検出する回転検出手段としての回転センサ６が設けられており、その回転角度信号が回転角度検出回路７に入力する。回転角度検出回路７ではロータ５のステータ８に対する回転（角度）位置が算出され、回転速度検出回路４１ではロータ４のステータ６に対する回転速度が算出される。

次に、制御回路ＥＣＵについて図１を参照して示す。なお、図１にあっては、本発明に基づく回路構成の主要部が示されており、モータ制御に必要な公知の他の回路については図示省略している。図１に示されるように、制御回路ＥＣＵには、外部の例えばアクセルの操作量を検出するセンサ（図示せず）からの信号であって良い運転操作信号が入力する運転操作入力回路１１と、運転操作入力回路１１からの出力信号が入力する出力電流指令回路１２と、出力電流指令回路１２及び電流検出回路４からの各出力信号が入力する出力電流比較回路１３と、出力電流比較回路１３からの出力信号が入力する出力Ｄｕｔｙ決定回路１４と、出力Ｄｕｔｙ決定回路１４からの出力信号がそれぞれ入力するキャリヤ周期決定回路１５および逆相時間決定回路１６と、キャリヤ周期決定回路１５および逆相時間決定回路１６からの各出力信号が入力するＰＷＭ信号生成回路１７とが設けられている。なお、各回路はＩＣを用いて構成されるものと、ＣＰＵのプログラム制御により構成されるものとを含むものであって良い。また、図示された回路名称及び信号線により理解される部分についてはその詳しい説明を省略する。

上記運転操作入力回路１１から出力される信号はアクセル操作量に応じて増減するものであって良く、出力電流比較回路１３から出力される信号は、出力電流指令回路１２からの出力電流指令値と電流検出値とを比較した結果に応じて変化するもの（例えば差分）であって良い。また、出力Ｄｕｔｙ決定回路１４にあっては、出力電流比較回路１３からの出力決定値に基づいて駆動（加減速）出力制御におけるデューティ比を決定し、そのデューティ比決定信号をＰＷＭ信号生成回路１７に出力する。ＰＷＭ信号生成回路３８にあっては、ブラシレスモータに対する公知のＰＷＭ制御におけるパルス幅変調されかつデューティ比に応じた制御信号としてのＰＷＭ信号を決定する。

次に、本発明に基づく駆動制御要領について、図２のフロー図および図３の波形図を参照して示す。図２のステップＳＴ１では運転操作入力回路１１による運転操作信号と電流検出回路４による電流検出信号とを読み込み、次のステップＳＴ２では、出力Ｄｕｔｙ決定回路１４で、ステップＳＴ１で読み込んだ各値の比較結果からデューティ比指令信号としてのデューティ比ＤＵＴＹに変換する。

次のステップＳＴ３では、デューティ比ＤＵＴＹが６０％未満であるか否かを判別し、６０％未満であると判定された場合にはステップＳＴ４に進む。この判別はキャリヤ周期決定回路１５および逆相時間決定回路１６の両回路で行う。ステップＳＴ４では、キャリヤ周期決定回路１５でキャリヤ周期を５０μｓ（キャリヤ周波数２０ｋＨｚ）一定に設定し、次のステップＳＴ５では、逆相時間決定回路１６でＰＷＭ制御における逆相時間Ｔrevを次式（１）によりを算出する。
Ｔrev＝（１００％−ＤＵＴＹ）×５０［μｓ］…（１）

そして、次のステップＳＴ６で上記逆相時間Ｔrevに基づいたＰＷＭ信号をＰＷＭ信号生成回路１７で生成し、そのＰＷＭ信号をインバータ１に出力する。これにより、デューティ比ＤＵＴＹが６０％未満の場合には公知のキャリヤ周期一定状態における逆相時間Ｔrevの変化によるＰＷＭ制御を行う。

なお、デューティ比６０％未満における逆相時間Ｔrevの最短時間は式（１）から２０μｓとなる。また、両スイッチング素子１ａ・１ｂが共にオフになるデッドタイムは４μｓ程度であり、上記逆相時間２０μｓに対して十分短い時間であり、デッドタイムによる損失の影響は無視することができる。

それに対してステップＳＴ３でデューティ比ＤＵＴＹが６０％以上であると判定された場合にはステップＳＴ７に進む。ステップＳＴ７では、キャリヤ周期決定回路１５でキャリヤ周期Ｔｃを次式（２）により算出する。
Ｔｃ＝２０÷（１００％−ＤＵＴＹ）［μｓ］…（２）

次のステップＳＴ８では逆相時間Ｔrevをデューティ比６０％における２０μｓ一定に設定して、ステップＳＴ６に進む。ステップＳＴ６では、上記式で求められたキャリヤ周期Ｔｃと逆相時間Ｔrevを２０μｓ一定としたＰＷＭ制御を行う。したがって、デューティ比６０％以上であれば逆相時間Ｔrevは２０μｓ一定に固定される。なお、図２のフローにあっては、サブルーチンとして処理し、所定サイクル毎にステップＳＴ１から実行するものであって良い。

このようにして行うＰＷＭ制御の具体的な波形例について図３を参照して示す。図３にあっては、デューティ比の具体例として２０・４０・６０・８０・９０・９５％の場合の波形例を示している。図に示されるように、デューティ比２０〜６０％にあっては、キャリヤ周期Ｔｃは５０μｓ（２０ｋＨｚ）一定である。その状態でデューティ比に合わせて逆相時間Ｔrevを長短変化させてＰＷＭ波形とする。

そして、デューティ比６０％では上記式（１）により逆相時間Ｔrev＝２０μｓとなり、デューティ比６０％以上では、逆相時間Ｔrevを所定のデューティ比としての６０％時の２０μｓに固定する。それと共に、式（２）によりキャリヤ周期Ｔｃをデューティ比ＤＵＴＹに基づいて算出する。図に示される具体例として、例えばデューティ比８０％ではキャリヤ周期Ｔｃは１００μｓとなる。また、デューティ比９０％ではキャリヤ周期Ｔｃは２００μｓとなり、デューティ比９５％ではキャリヤ周期Ｔｃは４００μｓとなる。

このように、図示例では、デューティ比６０％未満では逆相時間Ｔrevは２０μｓ以上になり、またデューティ比６０％以上では逆相時間Ｔrevは２０μｓに固定される。したがって、デッドオフタイムを４μｓとして、８割以上の時間で同期整流を行うことができるため、ＰＷＭによる損失を最小限に抑えることができる。また、図示例の場合、キャリヤ周波数Ｔｃが一定となるデューティ比６０％未満では逆相時間Ｔrevの最大値が５０μｓとなり、最小値が２０μｓとなることから、逆相時間Ｔrevの範囲が２０〜５０μｓとなるため、単純にキャリヤ周期を長くした場合のようにリップル電流が大きくなることも無く、キャリヤ周波数の上限も２０ｋＨｚとなることからキャリヤ周波数が上がりすぎてスイッチング損失が増加することもない。

なお、デューティ比ＤＵＴＹとキャリヤ周期との関係をグラフ化したものを図４に示す。図４は上記例に対応するものであり、デューティ比６０％未満ではキャリヤ周期が５０μｓ一定であり、デューティ比６０％以上では上記式（２）により求められるキャリヤ周期となる。なお、デューティ比１００％では無限大となるため、図４では９９．５％を上限としてグラフ化しているが、その値からデューティ比１００％に至るまでを同一値として設定して良い。その場合のキャリヤ周期Ｔｃは４０００μｓ（２００Ｈｚ）となる。また、図４のグラフをマップ化しておくことにより、デューティ指令値に対して対応するキャリヤ周期を求めることができ、上記ＰＷＭ制御を容易に行うことができる。

上記実施の形態では、デューティ比６０％以上で逆送時間Ｔrevを２０μｓに固定してデューティ比に応じてキャリヤ周期を変化させるようにしたが、本発明の課題を解決するための手段としては上記実施の形態に限られるものではなく、第２の実施の形態について以下に示す。

図５は上記図１に対応する図であり、上記と同様の部分については同一の符号を付してその詳しい説明を省略する。図５の回路では、図１のキャリヤ周期決定回路１５に代えて周期タイマ２１が設けられ、逆相時間決定回路１６に代えてオフタイマ２２が設けられている。

例えば制御クロックの周波数を４ＭＨｚとして最大オン時間Ｔ１max（デューティ比１００％）を１６０００クロックとして設定した場合に、０〜１６０００の分解能で制御することができる。そのため、周期タイマ２１は０〜１８０００クロックに対応し得るものにすると良い。一方、デューティ比１００％の分解能を２００とすると、最小オフ時間Ｔ０minを、上記デューティ比６０％に対応させると８０になることから、オフタイマ２２は８０〜２００の範囲でオフ時間のカウント数ＴＭ0を設定するものとする。この周期タイマ２１により設定されたカウント数ＴＭのカウントアップ（タイムアップ時間）がＰＷＭ制御の１周期となり、オフタイマ２２により設定されたオフカウント数ＴＭ０のカウントアップ（タイムアップ時間）がＰＷＭ制御のオフ出力時間（逆相ＰＷＭで制御する時間）に対応する。

次に、図６のフロー図および図７のタイムチャートを参照して、上記周期タイマ２１とオフタイマ２２とを用いた制御要領について説明する。図７に示されるように本実施の形態におけるＰＷＭ制御ではＰＷＭ周期ＴＭの始めにＰＷＭ出力オフ（＝０）を行うものとするが、始めにオンするようにしても良い。

図６に示されるように、ステップＳＴ１１〜ＳＴ１３までは上記図２のステップＳＴ１〜ＳＴ３と同じであって良い。なお、ステップＳＴ１３ではデューティ比ＤＵＴＹが６０％を越えているか否かを判別するが、その算出は式（３）により行うことができる。
ＤＵＴＹ＞（２００−Ｔ０min）＊１／２…（３）
ここで、Ｔ０minは最小オフ時間に相当するクロック数（＝８０）である。

ステップＳＴ１３でデューティ比ＤＵＴＹが６０％を越えていると判定された場合にはステップＳＴ１４に進み、除数ｄを式（４）により求める。
ｄ＝（１００−ＤＵＴＹ）＊２…（４）
なお、除数ｄはデューティ比（０〜１００％）に対応するものとして、クロック数の０〜２００となるが、ステップＳＴ１４では０〜８０になる。

６０％以下であると判定された場合にはステップＳＴ１５に進み、除数（法数）ｄを最小オフ時間Ｔ０min（＝８０）に対応する値にする。この場合には除数ｄは固定値となる。

ステップＳＴ１４またはステップＳＴ１５の次のステップＳＴ１６では周期タイマ２１のカウント数ＴＭが除数ｄより小さいか否かを判別し、カウント数ＴＭが除数ｄより小さい場合にはステップＳＴ１７に進み、カウント数ＴＭが除数ｄ以上の場合にはステップＳＴ１８に進む。

ステップＳＴ１７では、周期タイマ２１のカウント数ＴＭを最大オン時間Ｔ１max（＝１６０００）にして、ステップＳＴ１９に進む。ステップＳＴ１９では、ステップＳＴ１３と同様にデューティ比ＤＵＴＹが６０％を越えているか否かを判別する。デューティ比ＤＵＴＹが６０％を越えていると判定された場合にはステップＳＴ２０に進み、６０％以下であると判定された場合にはステップＳＴ２１に進む。

ステップＳＴ２０ではオフタイマ２２によるオフ時間Ｔ0を最小オフ時間Ｔ０minに対応する値（＝８０）にしてステップＳＴ１１に戻る。ステップＳＴ２１では、オフタイマ２２によるオフ時間Ｔ0をデューティ比１００％からステップＳＴ１２で設定されたデューティ比ＤＵＴＹ（０〜１００）を減算し、デューティ比１００％をクロック数の２００に対応させて換算して、ステップＳＴ１１に戻る。この場合のＰＷＭ制御におけるカウント数ＴＭは上記した最大オン時間Ｔ１maxであり、オフ時間Ｔ０はステップＳＴ２０またはＳＴ２１で設定された値（８０〜２００）である。

上記ステップＳＴ１６でカウント数ＴＭが除数ｄ以上と判定された場合に進むステップＳＴ１８では、周期タイマ２１のカウント数ＴＭを式（５）により求める。
ＴＭ＝ＴＭ−ｄ…（５）

ステップＳＴ１８の次のステップＳＴ２２ではオフタイマ２２がタイムアップ（ＴＭ0＝０）したか否かを判別し、タイムアップしていないと判定された場合にはステップＳＴ２３に進み、タイムアップしたと判定された場合にはステップＳＴ２４に進む。ステップＳＴ２３では、ＰＷＭ出力をオフ（＝０）とすると共にオフタイマ２２のカウントＴＭ0をカウントダウン（ＴＭ0−１）して、ステップＳＴ１１に戻る。ステップＳＴ２４ではＰＷＭ出力をオン（＝１）してステップＳＴ１１に戻る。

このようにしても上記と同様の作用効果を奏し得る。例えば図７に示されるようにデューティ比ＤＵＴＹが６０％を越えている場合について説明する。この場合にはステップＳＴ１４で除数ｄが式（４）で算出された値に設定され、最初のサイクルではステップＳＴ１７に進み、そこで周期タイマ２１は最大オン時間Ｔ１max相当（＝１６０００）に設定され、さらにステップＳＴ２０に進むことから、そこでオフ時間のカウント数ＴＭ0は最小オフ時間ＴＭmin相当（＝８０）に設定される。

次のサイクルではカウント数ＴＭ（＝１６０００）は除数ｄ以上になっているため、ステップＳＴ１６からステップＳＴ１８に進み、ステップＳＴ１８で周期タイマ２１のカウント数ＴＭを除数ｄだけ減算してステップＳＴ２２に進む。オフタイマ２２のカウント数ＴＭ0はステップＳＴ２１で設定された値なので０より大きい（８０＞０）ため、ステップＳＴ２３に進み、カウントＴＭ0を１だけ減算して次のサイクルに移る。

次のサイクル以降では、最小オフ時間Ｔ0min相当（＝８０）に至るまでステップＳＴ２３を繰り返し、その間ＰＷＭ出力はオフであり、オフタイマ２１のカウント数ＴＭ0が０になったらステップＳＴ２４に進み、ＰＷＭ出力がオンになる。このオンになった時の周期タイマ２１のカウント数ＴＭがその後の除数ｄの繰り返しの減算により除数ｄ未満の値になったらステップＳＴ１６からステップＳＴ１７に移行し、以後上記ステップを繰り返す。このようにしてデューティ比ＤＵＴＹに応じて１周期当たりのオフおよびオン時間の比によるＰＷＭ制御が行われる。

例えばデューティ比が８０％の場合には除数ｄ＝４０、オフタイマ２２のカウント数ＴＭ0＝８０であることから、ステップＳＴ２３を８０回繰り返した時の周期タイマ２１のカウント数ＴＭは１２８００（＝１６０００−４０＊８０）となっており、それ以降のＰＷＭ出力のオンは３２０（＝１２８００／４０）回繰り返される。この場合のＰＷＭのデューティ比は８０％（＝３２０／（８０＋３２０））となる。これは、上記実施の形態の図３に示される８０％の場合に対応する。すなわち、最大オン時間Ｔ１maxの１６０００クロックを４００（＝８０＋３２０）で除算すると４００となり、４ＭＨｚの１クロック（＝２５０ｎｓ）の４００回分で１周期１００μs（１０ｋＨｚ）となり、その内の８０回分がオフ出力時間の２０μｓとなる。

このように、デューティ比が６０パーセントを超える場合にはオフ時間ＴＭ0は８０クロックより小さくはならず、上記実施の形態と同様に高デューティ比での相補ＰＷＭによる同期整流の効果の低下を防止し、高い効率を維持し得る。上記したように制御クロックの周波数が４ＭＨｚにより１制御クロックが２５０ｎｓの場合には、固定されるオフ時間ＴＭ0は２０μｓとなり、上記実施の形態と同じである。

デューティ比が６０％以下の場合には、ステップＳＴ１５で除数ｄが最小オフ時間Ｔ0min相当（＝８０）に固定され、上記と同様にステップＳＴ１６・ＳＴ１７を経て、ステップＳＴ２１でオフ時間ＴＭ0がデューティ比ＤＵＴＹに応じて設定され、ステップＳＴ１８に進んだ場合には上記と同様に処理される。

例えばデューティ比が４０％の場合には除数ｄ＝８０、オフタイマ２２のカウント数ＴＭ0＝１２０であることから、ステップＳＴ２３を１２０回繰り返した時の周期タイマ２１のカウント数ＴＭは９６００（＝１６０００−８０＊１２０）となっており、それ以降のＰＷＭ出力のオンは８０（＝６４００／８０）回繰り返される。この場合のデューティ比は４０％（＝８０／（１２０＋８０））となる。この場合も、上記実施の形態の図３に示される４０％の場合に対応する。すなわち、１クロック（＝２５０ｎｓ）の２００回分で１周期５０μｓ（２０ｋＨｚ）となる。

このように、第２の実施の形態においても、ステップＳＴ１８でキャリヤ周波数（周期）をデューティ比に応じて変えることができ、上記実施の形態と同じ作用効果を奏し得る。また、単純な減算処理でキャリヤ周波数を変えることから、演算処理を簡素化でき、回路規模を小型化し得る。

本発明にかかるモータ制御回路は、相補ＰＷＭ制御を行うものにおいてハイサイド・ローサイドのスイッチング素子が同時にオフになるデッドタイムによるＰＷＭ制御における損失を抑制し得る効果を有し、ＰＷＭ制御を行うモータ制御回路を用いた装置全般に有用である

１ インバータ
１ａ ハイサイドスイッチング素子
１ｂ ローサイドスイッチング素子
１１ 運転操作入力回路
１４ 出力Ｄｕｔｙ決定回路
１５ キャリヤ周期決定回路
１６ 逆相時間決定回路
１７ ＰＷＭ信号生成回路
２１ 周期タイマ
２２ オフタイマ
ＥＣＵ 制御回路
Ｍ モータ

Claims (3)

1. 電源側に接続されたハイサイドスイッチング素子と、接地側に接続されたローサイドスイッチング素子と、デューティ比指令信号に応じて前記ハイサイドおよび前記ローサイドの各スイッチング素子を相補ＰＷＭでオンオフしてモータを制御するＰＷＭ制御手段とを有し、
   前記相補ＰＷＭでの制御において、前記ハイサイドスイッチング素子がオンしている正相ＰＷＭ状態と前記ローサイドスイッチング素子がオンしている逆相ＰＷＭ状態とがいずれか一方から他方に切り替わる時に同時にオフになる所定のデッドタイムが設けられ、
   前記ＰＷＭ制御手段が、前記デューティ比指令信号が所定のデューティ比未満の場合はキャリヤ周波数が一定である通常のＰＷＭ制御を行い、所定のデューティ比以上の場合には前記逆相ＰＷＭで制御する時間を所定値に固定し、かつ前記所定のデューティ比以上のデューティ比の増加に対応してキャリヤ周波数を低下させることによってデューティ比を指令信号に相当する値にすることを特徴とするモータ制御回路。
2. 前記逆相ＰＷＭで制御する時間の所定値が、前記所定のデッドタイムよりも長いことを特徴とする請求項１に記載のモータ制御回路。
3. 前記キャリヤ周波数の周期が、前記デューティ比に応じて設定される周期タイマのタイムアップ時間により決定され、
   前記逆相ＰＷＭで制御する時間が、前記デューティ比に応じて設定されるオフタイマのタイムアップ時間により決定されることを特徴とする請求項１または請求項２に記載のモータ制御回路。

Images