JP2009246233A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP2009246233A
JP2009246233A JP2008092821A JP2008092821A JP2009246233A JP 2009246233 A JP2009246233 A JP 2009246233A JP 2008092821 A JP2008092821 A JP 2008092821A JP 2008092821 A JP2008092821 A JP 2008092821A JP 2009246233 A JP2009246233 A JP 2009246233A
Authority
JP
Japan
Prior art keywords
resin film
film
insulating resin
via hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008092821A
Other languages
English (en)
Other versions
JP5407161B2 (ja
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008092821A priority Critical patent/JP5407161B2/ja
Publication of JP2009246233A publication Critical patent/JP2009246233A/ja
Application granted granted Critical
Publication of JP5407161B2 publication Critical patent/JP5407161B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】微細化に伴うパターニング不良を回避しながら、配線と絶縁樹脂膜との間の密着強度を高めることができる多層回路基板の製造方法を提供する。
【解決手段】支持基板1上に絶縁樹脂膜4を形成する。支持基板1としては、ガラス繊維強化樹脂基材2に銅等からなる回路3が形成されたものを用いる。また、絶縁樹脂膜4の材料としては、例えば熱硬化性エポキシ樹脂を用いる。次に、絶縁樹脂膜4の表面に密着材5を形成し、密着材5上に、ドライフィルムを用いて、絶縁樹脂膜4及び密着材5を保護する保護樹脂膜6を形成する。次に、炭酸ガスレーザを用いて、保護樹脂膜6、密着材5及び絶縁樹脂膜4にビアホール7を形成する。このとき、必然的にビアホール7の底にスミア8が生じる。次に、CF4ガス等を用いたプラズマドライエッチング処理により、スミア8を除去する。次に、保護樹脂膜6を除去し、ビアホール7内及び密着材6上に配線を形成する。
【選択図】図1E

Description

本発明は、プリント配線板に好適な多層回路基板の製造方法に関する。
近年、プリント配線板の微細化及び多層化、並びに電子部品の高密度実装化が急速に進み、プリント配線板に対してビルドアップ多層配線構造の検討が活発に行われている。ビルドアップ多層配線構造では、複数の配線層間に絶縁樹脂膜が形成されており、配線層間の導通をとるために、ビアホールとよばれる微細な穴が絶縁樹脂膜に形成されている。ビアホールを形成する方法としては、絶縁樹脂膜の材料として感光性樹脂を用い、フォトリソグラフィ技術により絶縁樹脂膜を加工する方法、及びレーザを照射して絶縁樹脂膜を加工する方法がある。これらのうちでは、感光性樹脂が高価であるため、一般的に、レーザを照射する方法が採用されている。
レーザの照射によりビアホールを形成した場合、ビアホールの底及び絶縁樹脂膜上にスミアとよばれる樹脂残渣が残存する。このため、配線層を形成する前に、過マンガン酸カリウム等の液を用いてスミアを除去する処理を行っている。この処理は、デスミア処理とよばれる。
また、配線層の材料として一般的に用いられる銅と樹脂との間の密着強度は低い。このため、デスミア処理では、スミアの除去だけでなく、絶縁樹脂膜の表面への10点平均表面粗さRzで2μm以上の微細突起の形成も行っている。このような微細突起はアンカーとして機能し、配線層が絶縁樹脂膜に強固に固定される。従来、このような処理により、0.8kgf/cmのピール強度が得られている。
配線層の形成に当たっては、デスミア処理後に、めっきシード膜を形成し、その上にマスク用樹脂膜を形成し、これにレーザを用いて開口部を形成し、開口部内にめっき法により銅膜を形成している。但し、開口部の形成の際には、絶縁樹脂膜の表面に存在する微細突起がレーザの乱反射を引き起こす。これまでは、このような乱反射が生じてもその影響は無視できる程度であったが、更なる微細化が進められると、この影響が無視できなくなる。特に、ラインアンドスペース(L/S)の幅が10μm以下となると、この現象が顕著となる。
従って、更なる微細化のためには、絶縁樹脂膜の表面を平滑に保ちながら、配線層と絶縁樹脂膜との間の密着強度を高めることが必要とされつつある。
例えば、酸化チタン等の光触媒を用い、絶縁樹脂膜の表面に10点平均表面粗さRzで0.2μm以下の微小な凹凸を形成し、高い密着強度を得ようとする技術が報告されている(非特許文献1)。しかしながら、この技術では、凹凸の形成のために酸化チタンの活性化が必要とされ、この活性化のために20分間〜60分間もの長さの光照射が必要である。このため、実用化を考慮すると、大幅なコストアップにつながる。また、微小な凹凸を形成することができても、凹凸の形成後にデスミア処理を行うことになるため、結局は微小な凹凸が消滅してしまい、配線層を強固に固定することはできない。
また、イミダゾールシラン剤を絶縁樹脂膜の表面に付着させ、高い密着強度を得ようとする技術も報告されている(特許文献1)。しかしながら、この技術でも、イミダゾールシラン剤の付着後にデスミア処理を行うことになるため、配線層の形成前にイミダゾールシラン剤が除去されてしまう。
また、銅箔の表面にカップリング剤を付着させておき、これを絶縁樹脂膜の表面に転写して、高い密着強度を得ようとする技術も提案されている(特許文献2)。しかしながら、この技術でも、カップリング剤の転写後にデスミア処理を行うことになるため、配線層の形成前にカップリング剤が除去されてしまう。
このように、従来の技術では、絶縁樹脂膜の表面を、レーザの乱反射が影響しない程度まで平滑に保ちながら、つまり、パターニング不良を回避しながら、配線と絶縁樹脂膜との間の密着強度を高めることができない。
特許第3277463号公報 特開2003−234573号公報 特開2004−127970号公報 特開2005−153358号公報 特開2003−152020号公報 特開2005−50884号公報 特開2002−344144号公報 特開2005−223010号公報 特開2004−146668号公報 エレクトロニクス実装学会誌、7、p136(2004)
本発明の目的は、微細化に伴うパターニング不良を回避しながら、配線と絶縁樹脂膜との間の密着強度を高めることができる多層回路基板の製造方法を提供することにある。
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
多層回路基板の製造方法の一態様では、導電膜上に絶縁樹脂膜を形成し、その後、前記絶縁樹脂膜を保護する保護膜を形成する。次に、レーザを用いて、前記保護膜及び前記絶縁樹脂膜に前記導電膜の少なくとも一部を露出するビアホールを形成する。次に、前記ビアホールを形成する際に生じた残渣を除去する。次に、前記保護膜を除去する。次に、前記ビアホールを介して前記導電膜に接続される配線を形成する。但し、前記配線を形成する前に前記絶縁樹脂膜上に密着材を設けておく。
これらの多層回路基板の製造方法等によれば、保護膜により絶縁樹脂膜を保護した状態で、ビアホールを形成し、残渣を除去するため、微細化に伴うパターニング不良を回避することができる。また、配線の形成の前に密着材を設けておくため、高い密着強度を得ることができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
(第1の実施形態)
先ず、第1の実施形態について説明する。図1A乃至図1Mは、第1の実施形態に係る多層回路基板の製造方法を工程順に示す断面図である。
先ず、図1A及び図1Bに示すように、支持基板1上に絶縁樹脂膜4を形成する。支持基板1としては、ガラス繊維強化樹脂基材2に銅等からなる回路(導電膜)3が形成されたものを用いる。また、絶縁樹脂膜4の材料としては、例えば熱硬化性エポキシ樹脂を用いる。熱硬化性エポキシ樹脂を用いる場合、熱硬化性エポキシ樹脂をラミネートし、これを硬化させる。図1Bは、図1Aの回路3の近傍を拡大して示す断面図である。
次いで、図1Cに示すように、絶縁樹脂膜4上に密着材5を形成する。なお、密着材5は膜状のものである必要はなく、絶縁樹脂膜4の表面に付着した物質であってもよい。密着材5の材料としては、例えば、トリアジンチオール、シランカップリング剤、ニトロ安息香酸、及び/又はメルカプトスルホン酸等の化合物が挙げられる。トリアジンチオールとしては、メルカプト基がトリアジン環に二つ以上存在するものが望ましく、特にトリアジンチオールトリチオールが望ましい。また、シランカップリング剤としては、その分子中に、アミノ基、メルカプト基、エポキシ基、イミダゾール基、ビニル基、アミノ基、ジアルキルアミノ基、及び/又はピリジン基が含まれているものが望ましい。また、ニトロ安息香酸としては、ニトロ安息香酸、ニトロフタル酸、及びニトロサリチル酸並びにこれらのアルカリ金属塩が望ましい。また、メルカプトスルホン酸としては、メルカプトエタンスルホン酸、及びメルカプトプロパンスルホン酸並びにそのアルカリ金属塩が望ましい。また、密着材5として、銅箔の表面に形成された、亜鉛、ニッケル、コバルト、及び/又はクロムを含む皮膜を転写したものを用いてもよい。このような皮膜は、例えば銅箔のクロメート処理により形成することができる。また、酸化チタン等の光触媒及びイミダゾールシラン剤を用いてもよい。
密着材5の形成後、図1Dに示すように、密着材5上に、ドライフィルムを用いて、絶縁樹脂膜4及び密着材5を保護する保護樹脂膜6を形成する。ドライフィルムとしては、例えばアクリル樹脂、ポリエチレンテレフタレート樹脂又はポリイミド樹脂を含有するものが挙げられる。これらのうちでは、アクリル樹脂が最も望ましく、特に、アクリル樹脂及び感光剤が含まれていることが望ましい。感光剤が含まれていると、ラミネート後に容易に硬化させることができるからである。また、絶縁樹脂膜4に対して選択的に除去可能なものであれば、樹脂製でなくともよい。
次いで、図1Eに示すように、炭酸ガスレーザを用いて、保護樹脂膜6、密着材5及び絶縁樹脂膜4にビアホール7を形成する。このとき、必然的にビアホール7の底にスミア8が生じる。なお、YAG(イットリウム(Yttrium)・アルミニウム(Aluminum)・ガーネット(Garnet)))レーザを用いることも可能であるが、回路3にダメージが付与される可能性があるため、炭酸ガスレーザが望ましい。
その後、図1Fに示すように、CF4ガス及び/又はSF6ガスを用いたプラズマドライエッチング処理により、スミア8を除去する。プラズマ処理の結果、保護樹脂膜6の表面に突起が形成されることもあるが、本実施形態では、この突起が問題を引き起こすことはない。なお、保護樹脂膜6として過マンガン酸に対する耐性があるものを用いる場合には、過マンガン酸を含むデスミア液を用いたデスミア処理を行ってもよい。
続いて、図1Gに示すように、保護樹脂膜6を除去する。保護樹脂膜6の除去では、例えば、水酸化ナトリウム水溶液等の強アルカリ液又は有機アミンを含む液を用いた剥離処理を行う。
次いで、図1Hに示すように、無電解めっき法により銅のシード膜11をビアホール7内及び密着材6上に形成する。
その後、図1Iに示すように、配線を形成する予定の領域に開口部22が位置するレジストパターン21をシード膜11上に形成する。レジストパターン21の形成に当たっては、例えば、全面にレジスト剤を形成し、その後に開口部22を形成する。
続いて、図1Jに示すように、電気めっき法により銅膜12を開口部22内においてシード膜11上に形成する。
次いで、図1Kに示すように、レジストパターン21を除去する。
その後、図1Lに示すように、銅膜12から露出しているシード膜11を、例えばスプレーエッチングにより除去する。この結果、シード膜11及び銅膜12を含む配線(導電膜)13が得られる。
その後、図1Mに示すように、絶縁樹脂膜4、密着材5、ビアホール7及び配線13の形成等を繰り返す。更に、配線13の一部を露出する開口部15を備えたソルダレジスト膜14を形成し、開口部15内にバンプ等を形成する。また、支持基板1の裏面側についても同様の処理を行う。このようにして、多層回路基板を完成させる。
このような製造方法では、スミア8を除去する際に密着材5が保護樹脂膜6により保護されているため、密着材5が配線13の形成前に除去されることがない。従って、配線13をその直下の絶縁樹脂膜4に強固に固定することができる。また、従来のデスミア処理のような絶縁樹脂膜4の表面に突起を形成する処理が必要とされないので、この突起が引き起こすレーザの乱反射が生じることもない。
更に、後述の本願発明者らが行った実験の結果から、保護樹脂膜6の作用により、従来の炭酸ガスレーザを用いた加工では形成できないような微細なビアホール7を形成することができることも判明している。
(第2の実施形態)
次に、第2の実施形態について説明する。図2A乃至図2Fは、第2の実施形態に係る多層回路基板の製造方法を工程順に示す断面図である。
先ず、図2Aに示すように、支持基板1上に絶縁樹脂膜4を形成する。次いで、絶縁樹脂膜4上に、ドライフィルムを用いて、絶縁樹脂膜4を保護する保護樹脂膜6を形成する。
その後、図2Bに示すように、炭酸ガスレーザを用いて、保護樹脂膜6及び絶縁樹脂膜4にビアホール7を形成する。このとき、必然的にビアホール7の底にスミア8が生じる。
続いて、図2Cに示すように、CF4及び/又はSF6を用いたプラズマドライエッチング処理により、スミア8を除去する。プラズマ処理の結果、保護樹脂膜6の表面に突起が形成されることもあるが、本実施形態でも、この突起が問題を引き起こすことはない。なお、保護樹脂膜6として過マンガン酸に対する耐性があるものを用いる場合には、過マンガン酸を含むデスミア液を用いたデスミア処理を行ってもよい。
次いで、図2Dに示すように、保護樹脂膜6を除去する。保護樹脂膜6の除去では、例えば、水酸化ナトリウム水溶液等の強アルカリ液又は有機アミンを含む液を用いた剥離処理を行う。
その後、図2Eに示すように、絶縁樹脂膜4上に密着材5を形成する。なお、密着材5がビアホール7の底又は上方に形成されて回路3が覆われた場合には、この部分を除去する必要がある。例えば、カップリング剤を含む水溶液中に浸漬させた場合には、密着材5が絶縁樹脂膜4の表面だけでなく、ビアホール7の底にも付着する。このため、ビアホール7の底の密着材5を選択的に除去する必要がある。また、銅箔等の基材の表面に形成された密着材の転写を行った場合には、ビアホール7が塞がれるため、この部分に開口部を形成する必要がある。なお、非特許文献1に記載された酸化チタンは銅等からなる回路3上には残存しないため、選択的な除去を行う必要はない。
密着材5の形成後には、第1の実施形態と同様にして、シード膜11の形成(図2F)以降の処理を行い、多層回路基板を完成させる。
次に、本願発明者らが実際に行った実験について説明する。
(実験例1)
実験例1では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、180℃、1時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、絶縁樹脂膜上にドライフィルム(日立化成社製のRY3325、厚さ:25μm)をラミネートし、200mJ/cm2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。なお、実験例1では、密着材は形成しなかった。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を70μmに設定して、保護樹脂膜及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとCF4ガスとの混合比(流量比)が95:5のガスを用いたプラズマ処理(ドライエッチング)により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液(アトテック社製のRS−2000)を用いて保護樹脂膜(ドライフィルム)を剥離した。
そして、ビアホールの周辺の観察を行ったところ、スミア(残渣)は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は55μmであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。
(実験例2)
実験例2では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、クロメート処理された圧延銅箔(日鉱金属社製のBHY、厚さ:18μm)を熱硬化性エポキシ樹脂上にラミネートした。そして、180℃、1時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液(三菱ガス化学社製のSE−07)を用いて除去することにより、クロメート処理により形成された皮膜を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム(日立化成社製のRY3325、厚さ:25μm)をラミネートし、200mJ/cm2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を70μmに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとCF4ガスとの混合比(流量比)が95:5のガスを用いたプラズマ処理(ドライエッチング)により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液(アトテック社製のRS−2000)を用いて保護樹脂膜(ドライフィルム)を剥離した。
そして、ビアホールの周辺の観察を行ったところ、スミア(残渣)は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は55μmであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。
その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが0.3μmの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム(日立化成社製のRY3215、厚さ:15μm)を無電解銅膜上にラミネートし、これに線幅が10μmのラインアンドスペース(L/S)パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが15μmの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。
この結果、線幅が10μmで、厚さが約15μmのL/Sパターンの配線を高い精度で形成することができた。
(実験例3)
実験例3では、密着材の形成に用いる圧延銅箔の処理として、先ず、表面粗さRzが0.7μmでクロメート処理済みの圧延銅箔(日鉱金属社製のBHY、厚さ:18μm)を1wt%のγ−アミノプロピルトリエトキシシラン(信越化学工業製のKBE−903)水溶液に浸漬した。その後、100℃で30分間のベークを行うことにより、水溶液を乾燥させた。このようにして、圧延銅箔の表面に対するカップリング剤処理を行った。
その後、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、上記のカップリング剤処理後の圧延銅箔を熱硬化性エポキシ樹脂上にラミネートした。そして、180℃、1時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液(三菱ガス化学社製のSE−07)を用いて除去することにより、クロメート処理により形成された皮膜及びカップリング剤処理により圧延銅箔に付着した物質を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム(日立化成社製のRY3325、厚さ:25μm)をラミネートし、200mJ/cm2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を70μmに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとCF4ガスとの混合比(流量比)が95:5のガスを用いたプラズマ処理(ドライエッチング)により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液(アトテック社製のRS−2000)を用いて保護樹脂膜(ドライフィルム)を剥離した。
そして、ビアホールの周辺の観察を行ったところ、スミア(残渣)は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は55μmであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。
その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが0.3μmの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム(日立化成社製のRY3215、厚さ:15μm)を無電解銅膜上にラミネートし、これに線幅が10μmのラインアンドスペース(L/S)パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが15μmの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。
この結果、線幅が10μmで、厚さが約15μmのL/Sパターンの配線を高い精度で形成することができた。
(実験例4)
実験例4では、密着材の形成に用いる圧延銅箔の処理として、先ず、表面粗さRzが0.7μmでクロメート処理済みの圧延銅箔(日鉱金属社製のBHY、厚さ:18μm)を1wt%の2,4,6−トリメルカプト−1,3,5−トリアジン1ナトリウム塩(三協化成社製のサンチオールN−1)水溶液に浸漬した。その後、100℃で30分間のベークを行うことにより、水溶液を乾燥させた。このようにして、圧延銅箔の表面に対するトリアジンチオール処理を行った。
その後、支持基板上に熱硬化性エポキシ樹脂をラミネートし、更に、上記のトリアジンチオール剤処理後の圧延銅箔を熱硬化性エポキシ樹脂上にラミネートした。そして、180℃、1時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。その後、銅箔のみを硫酸及び過酸化水素を含むエッチング液(三菱ガス化学社製のSE−07)を用いて除去することにより、クロメート処理により形成された皮膜及びカップリング剤処理により圧延銅箔に付着した物質を密着材として絶縁樹脂膜上に残存させた。次いで、絶縁樹脂膜上にドライフィルム(日立化成社製のRY3325、厚さ:25μm)をラミネートし、200mJ/cm2のエネルギでの光照射を行うことにより、保護樹脂膜を形成した。その後、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を70μmに設定して、保護樹脂膜、密着材及び絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとCF4ガスとの混合比(流量比)が95:5のガスを用いたプラズマ処理(ドライエッチング)により、ビアホールの底に存在するスミアを除去した。次いで、アミン系のドライフィルム剥離液(アトテック社製のRS−2000)を用いて保護樹脂膜(ドライフィルム)を剥離した。
そして、ビアホールの周辺の観察を行ったところ、スミア(残渣)は存在していなかった。また、絶縁樹脂膜に形成されているビアホールの直径は55μmであり、従来の炭酸ガスレーザを用いた加工では形成できないような微小なものとなっていた。
その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが0.3μmの無電解銅膜をビアホール内及び密着材上に形成した。続いて、ドライフィルム(日立化成社製のRY3215、厚さ:15μm)を無電解銅膜上にラミネートし、これに線幅が10μmのラインアンドスペース(L/S)パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが15μmの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。
この結果、線幅が10μmで、厚さが約15μmのL/Sパターンの配線を高い精度で形成することができた。
(実験例5)
実験例5は、本願発明の範囲から外れる方法についてのものである。実験例5では、先ず、支持基板上に熱硬化性エポキシ樹脂をラミネートし、180℃、1時間で加熱することにより、熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、密着材及び保護樹脂膜の両方を形成することなく、炭酸ガスレーザを用いて、焦点深度を支持基板の回路の表面に合わせ、また、直径を70μmに設定して、絶縁樹脂膜にビアホールを形成した。続いて、酸素ガスとCF4ガスとの混合比(流量比)が95:5のガスを用いたプラズマ処理(ドライエッチング)を行った。
スミアの除去後に絶縁樹脂膜の表面粗さを測定したところ、2μmと大きなものであった。
その後、ロームアンドハース社製の無電解めっき液を用いて無電解めっきを行うことにより、厚さが0.3μmの無電解銅膜をビアホール内及び絶縁樹脂膜上に形成した。続いて、ドライフィルム(日立化成社製のRY3215、厚さ:15μm)を無電解銅膜上にラミネートし、これに線幅が10μmのラインアンドスペース(L/S)パターンを形成した。次いで、ドライフィルムをマスクとして用いて、無電解めっき膜上に、電気めっき法により厚さが15μmの銅膜を形成した。その後、ドライフィルムを除去し、更に、無電解銅膜の電気めっき法で形成された銅膜から露出している部分も除去した。
しかしながら、絶縁樹脂膜の表面が非常に荒れていたために、ドライフィルムのL/Sパターンが所望の形状になっておらず、除去されるべき部分にも銅のエッチング残渣が存在していた。つまり、配線として使用できない状態となっていた。
第1の実施形態に係る多層回路基板を製造する方法を示す断面図である。 図1Aの一部を拡大して示す断面図である。 図1Bに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Cに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Dに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Eに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Fに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Gに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Hに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Iに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Jに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Kに引き続き、多層回路基板を製造する方法を示す断面図である。 図1Lに引き続き、多層回路基板を製造する方法を示す断面図である。 第2の実施形態に係る多層回路基板を製造する方法を示す断面図である。 図2Aに引き続き、多層回路基板を製造する方法を示す断面図である。 図2Bに引き続き、多層回路基板を製造する方法を示す断面図である。 図2Cに引き続き、多層回路基板を製造する方法を示す断面図である。 図2Dに引き続き、多層回路基板を製造する方法を示す断面図である。 図2Eに引き続き、多層回路基板を製造する方法を示す断面図である。
符号の説明
1:支持基板
2:ガラス繊維強化樹脂基材
3:回路
4:絶縁樹脂膜
5:密着材
6:保護樹脂膜
7:ビアホール
8:スミア
11:シード膜
12:銅膜
13:配線
14:ソルダレジスト膜
15:開口部
21:レジストパターン
22:開口部

Claims (6)

  1. 導電膜上に絶縁樹脂膜を形成する工程と、
    前記絶縁樹脂膜を保護する保護膜を形成する工程と、
    レーザを用いて、前記保護膜及び前記絶縁樹脂膜に前記導電膜の少なくとも一部を露出するビアホールを形成する工程と、
    前記ビアホールを形成する際に生じた残渣を除去する工程と、
    前記保護膜を除去する工程と、
    前記ビアホールを介して前記導電膜に接続される配線を形成する工程と、
    を有し、
    前記配線を形成する前に前記絶縁樹脂膜上に密着材を設けておくことを特徴とする多層回路基板の製造方法。
  2. 前記絶縁樹脂膜を形成する工程と前記保護膜を形成する工程との間に、前記絶縁樹脂膜上に密着材を設ける工程を有し、
    前記配線を形成する工程において、前記配線を前記密着材上まで延在させることを特徴とする請求項1に記載の多層回路基板の製造方法。
  3. 前記保護膜を除去する工程と前記配線を形成する工程との間に、前記絶縁樹脂膜上に密着材を設ける工程を有し、
    前記配線を形成する工程において、前記配線を前記密着材上まで延在させることを特徴とする請求項1に記載の多層回路基板の製造方法。
  4. 前記保護膜として、アクリル樹脂を含有するドライフィルムを用いることを特徴とする請求項1乃至3のいずれか1項に記載の多層回路基板の製造方法。
  5. 前記残渣の除去を、ドライエッチング法により行うことを特徴とする請求項1乃至4のいずれか1項に記載の多層回路基板の製造方法。
  6. 導電膜上に絶縁樹脂膜を形成する工程と、
    前記絶縁樹脂膜を保護する保護膜を形成する工程と、
    レーザを用いて、前記保護膜及び前記絶縁樹脂膜に前記導電膜の少なくとも一部を露出するビアホールを形成する工程と、
    前記ビアホールを形成する際に生じた残渣を除去する工程と、
    前記保護膜を除去する工程と、
    前記ビアホールを介して前記導電膜に接続される配線を形成する工程と、
    を有することを特徴とする多層回路基板の製造方法。
JP2008092821A 2008-03-31 2008-03-31 多層回路基板の製造方法 Expired - Fee Related JP5407161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008092821A JP5407161B2 (ja) 2008-03-31 2008-03-31 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092821A JP5407161B2 (ja) 2008-03-31 2008-03-31 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009246233A true JP2009246233A (ja) 2009-10-22
JP5407161B2 JP5407161B2 (ja) 2014-02-05

Family

ID=41307785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092821A Expired - Fee Related JP5407161B2 (ja) 2008-03-31 2008-03-31 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5407161B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058615A (ja) * 2014-09-11 2016-04-21 凸版印刷株式会社 プリント配線板およびその製造方法
JP2017157758A (ja) * 2016-03-03 2017-09-07 ウシオ電機株式会社 配線基板の製造方法および配線基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349412A (ja) * 1999-06-08 2000-12-15 Nippon Mektron Ltd 可撓性回路基板のビアホ−ル形成法
JP2003179360A (ja) * 2001-12-11 2003-06-27 Victor Co Of Japan Ltd プリント基板の製造方法
JP2003234573A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体
JP2004235202A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2007150221A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 多層回路基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349412A (ja) * 1999-06-08 2000-12-15 Nippon Mektron Ltd 可撓性回路基板のビアホ−ル形成法
JP2003179360A (ja) * 2001-12-11 2003-06-27 Victor Co Of Japan Ltd プリント基板の製造方法
JP2003234573A (ja) * 2002-02-07 2003-08-22 Fujitsu Ltd 多層配線基板の製造方法およびこれにより製造される多層配線基板
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2004082444A (ja) * 2002-08-26 2004-03-18 Dainippon Printing Co Ltd 金属層付き樹脂体および配線体
JP2004235202A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2007150221A (ja) * 2005-10-27 2007-06-14 Fujitsu Ltd 多層回路基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058615A (ja) * 2014-09-11 2016-04-21 凸版印刷株式会社 プリント配線板およびその製造方法
JP2017157758A (ja) * 2016-03-03 2017-09-07 ウシオ電機株式会社 配線基板の製造方法および配線基板
US10905012B2 (en) 2016-03-03 2021-01-26 Ushio Denki Kabushiki Kaisha Method for producing wiring board, and wiring board

Also Published As

Publication number Publication date
JP5407161B2 (ja) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5290455B2 (ja) 積層体の製造方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
JP4126038B2 (ja) Bgaパッケージ基板及びその製作方法
US8881381B2 (en) Method of manufacturing printed circuit board
JP2003008199A (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP2008060504A (ja) 両面フレキシブルプリント配線板の製造方法
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2009283671A (ja) プリント配線板の製造方法
JP6894289B2 (ja) 配線基板及びその製造方法
JP5310849B2 (ja) 配線基板の製造方法
JP2009117448A (ja) プリント配線板の製造方法
JP5407161B2 (ja) 多層回路基板の製造方法
JP2009123986A (ja) 多層回路基板の製造方法
JP5298740B2 (ja) 多層回路基板の製造方法
JP2009021435A (ja) 配線基板の製造方法
JP4456834B2 (ja) レーザ加工方法およびこれに用いるキャリア付金属箔
JP2007335803A (ja) 配線基板の製造方法
JP2011061161A (ja) プリント配線板の製造方法
JP2009081212A (ja) プリント配線板の製造方法
JP2005347429A (ja) プリント基板の製造方法
JP2013008945A (ja) コアレス基板の製造方法
JP5040810B2 (ja) 多層回路基板の製造方法
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
KR100645642B1 (ko) 고밀도 bga 패키지 기판 및 그 제조방법
JP2016063120A (ja) 多層プリント配線板の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

LAPS Cancellation because of no payment of annual fees