JP5040810B2 - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP5040810B2 JP5040810B2 JP2008139683A JP2008139683A JP5040810B2 JP 5040810 B2 JP5040810 B2 JP 5040810B2 JP 2008139683 A JP2008139683 A JP 2008139683A JP 2008139683 A JP2008139683 A JP 2008139683A JP 5040810 B2 JP5040810 B2 JP 5040810B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- foil
- circuit board
- via hole
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係る多層回路基板の製造方法における初期の状態を示す断面図であり、図2A乃至図2Qは、第1の実施形態に係る多層回路基板の製造方法を工程順に示す断面図である。
次に、第2の実施形態について説明する。図3A乃至図3Fは、第2の実施形態に係る多層回路基板の製造方法を工程順に示す断面図である。
実験例1は、第1の実施形態に関するものである。実験例1では、先ず、回路が形成された支持基板上に熱硬化性エポキシ樹脂をラミネートした。更に、表面粗さRzが0.7μmで、表面に亜鉛及びクロムを含む密着材(クロメート処理により生成した膜)が設けられた圧延銅箔(日鉱金属社製のBHY、厚さ:18μm)を熱硬化性エポキシ樹脂上にラミネートした。そして、180℃、1時間の加熱により熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、圧延銅箔上にドライフィルムレジスト(日立化成社製のRY3325、厚さ:25μm)をラミネートし、これに直径が90μmの開口部を形成した。その後、圧延銅箔の開口部から露出している部分を、硫酸/過酸化水素系エッチング液(三菱ガス化学製のSE−07)を用いてウェットエッチングすることにより除去した。続いて、炭酸ガスレーザを用いて、直径が70μmのビアホールを絶縁樹脂膜に形成した。次いで、ロームアンドハース社製のデスミア処理液を用いてデスミア処理を行った。
実験例2も、第1の実施形態に関するものである。実験例2でも、実験例1と同様に、デスミア処理までの処理を行った。その後、ベンゾトリアゾール(大和化成社製のVERZONE Crystal)の水溶液(濃度:1重量%)を用いた表面処理を行うことにより、回路及び圧延銅箔の表面に保護部を形成した。続いて、フォトマスクを用いて圧延銅箔上の保護部(ビアホールの底部以外の保護部)に紫外線を5分間照射することにより、圧延銅箔上の保護部を選択的に除去した。なお、紫外線の照射では、低圧水銀灯(波長:254nm、出力:40W)を用いて、照射量を600mJ/cm2とした。
実験例3も、第1の実施形態に関するものである。実験例3でも、実験例1と同様に、デスミア処理までの処理を行った。その後、2−ジブチルアミノ‐4,6−ジメルカプトトリアジン(三協化成社製のジスネットDB)のエタノール溶液(1重量%)を用いた表面処理を行うことにより、回路及び圧延銅箔の表面に保護部を形成した。続いて、フォトマスクを用いて圧延銅箔上の保護部(ビアホールの底部以外の保護部)に紫外線を5分間照射することにより、圧延銅箔上の保護部を選択的に除去した。なお、紫外線の照射では、低圧水銀灯(波長:254nm、出力:40W)を用いて、照射量を600mJ/cm2とした。
実験例4も、第1の実施形態に関するものである。実験例4でも、実験例1と同様に、デスミア処理までの処理を行った。その後、関東化学社製のベンゾチアゾールのエタノール溶液(1重量%)を用いた表面処理を行うことにより、回路及び圧延銅箔の表面に保護部を形成した。続いて、フォトマスクを用いて圧延銅箔上の保護部(ビアホールの底部以外の保護部)に紫外線を5分間照射することにより、圧延銅箔上の保護部を選択的に除去した。なお、紫外線の照射では、低圧水銀灯(波長:254nm、出力:40W)を用いて、照射量を600mJ/cm2とした。
実験例5は、本願発明の範囲から外れる方法についてのものである。実験例5でも、実験例1と同様に、デスミア処理までの処理を行った。その後、実験例1〜4のような表面処理等を行うことなく、圧延銅箔を除去するために、硫酸/過酸化水素系エッチング液(三菱ガス化学製のSE−07)を用いたウェットエッチングを行った。
実験例6も、本願発明の範囲から外れる方法についてのものである。実験例6でも、実験例1と同様に、デスミア処理までの処理を行った。その後、実験例2と同様に、ベンゾトリアゾール(大和化成社製のVERZONE Crystal)の水溶液(濃度:1重量%)を用いた表面処理を行うことにより、回路及び圧延銅箔の表面に保護部を形成した。続いて、実験例2のような紫外線の照射を行うことなく、圧延銅箔を除去するために、硫酸/過酸化水素系エッチング液(三菱ガス化学製のSE−07)を用いたウェットエッチングを行った。
実験例7は、第2の実施形態に関するものである。実験例7でも、先ず、回路が形成された支持基板上に熱硬化性エポキシ樹脂をラミネートした。更に、表面粗さRzが0.7μmで、表面に亜鉛及びクロムを含む密着材(クロメート処理により生成した膜)が設けられた圧延銅箔(日鉱金属社製のBHY、厚さ:18μm)を熱硬化性エポキシ樹脂上にラミネートした。そして、180℃、1時間の加熱により熱硬化性エポキシ樹脂を硬化させて絶縁樹脂膜を形成した。次いで、圧延銅箔上にドライフィルムレジスト(日立化成社製のRY3325、厚さ:25μm)をラミネートし、これに直径が90μmの開口部を形成した。その後、圧延銅箔の開口部から露出している部分を、硫酸/過酸化水素系エッチング液(三菱ガス化学製のSE−07)を用いてウェットエッチングすることにより除去した。続いて、炭酸ガスレーザを用いて、直径が70μmのビアホールを絶縁樹脂膜に形成した。次いで、ロームアンドハース社製のデスミア処理液を用いてデスミア処理を行った。
実験例8も、第2の実施形態に関するものである。実験例8でも、実験例7と同様に、デスミア処理までの処理を行った。その後、加熱により粘着力が低下する保護フィルム(ソマール社製のソマタックTEシリーズ PS−2011TE)を圧延銅箔上に貼り付け、この保護フィルムのビアホールに整合する位置に、炭酸ガスレーザを用いて、直径が70μmの開口部を形成した。続いて、ビアホールの底部において回路上に保護部を形成した。保護部の形成では、支持基板等からなる積層体を、0.1規定のH2SO4にフェニルジアゾニウムテトラフルオロボレート(phenyl diazonium tetrafluoroborate)を0.1モル濃度で溶解させて得た溶液に30分浸漬させ、その後、水洗浄を行った。次いで、積層体を100℃、10分間加熱することにより、保護フィルムの剥離力を低下させ、保護フィルムを剥離した。
実験例9も、第2の実施形態に関するものである。実験例9でも、実験例7と同様に、デスミア処理までの処理を行った。その後、加熱により粘着力が低下する保護フィルム(ソマール社製のソマタックUVシリーズ 125UV)を圧延銅箔上に貼り付け、この保護フィルムのビアホールに整合する位置に、炭酸ガスレーザを用いて、直径が70μmの開口部を形成した。続いて、ビアホールの底部において回路上に保護部を形成した。保護部の形成では、支持基板等からなる積層体を、0.1規定のH2SO4に3,4,5−トリフルオロフェニルジアゾニウムテトラフルオロボレート(3,4,5-trifluorophenyl diazonium tetrafluoroborate)を0.1モル濃度で溶解させて得た溶液に30分浸漬させ、その後、水洗浄を行った。次いで、フォトマスクを用いて保護フィルム(ビアホールの底部以外の保護部)に紫外線を5分間照射することにより、保護フィルムの剥離力を低下させた。なお、紫外線の照射では、低圧水銀灯(波長:254nm、出力:40W)を用いて、照射量を600mJ/cm2とした。その後、保護フィルムを除去(剥離)した。
実験例10は、本願発明の範囲から外れる方法についてのものである。実験例10でも、実験例7と同様に、デスミア処理までの処理を行った。その後、実験例7〜9のような保護フィルムを形成することなく、圧延銅箔を除去するために、硫酸/過酸化水素系エッチング液(三菱ガス化学製のSE−07)を用いたウェットエッチングを行った。
導電膜上に、絶縁樹脂膜を介して、少なくとも片面に密着材が設けられた箔を、前記密着材を前記絶縁樹脂膜に接触させながら貼り付ける工程と、
前記箔に第1の開口部を形成する工程と、
前記密着材の前記第1の開口部と同じ位置又はその内側に第2の開口部を形成する工程と、
レーザを用いて、前記絶縁樹脂膜の前記第2の開口部と同じ位置又はその内側に前記導電膜の少なくとも一部を露出するビアホールを形成する工程と、
前記ビアホールを形成する際に生じた残渣を除去する工程と、
前記導電膜の前記ビアホールから露出している部分に保護部を設ける工程と、
前記密着材を前記絶縁樹脂膜上に残したまま、前記箔を除去する工程と、
前記保護部を除去する工程と、
前記ビアホールを介して前記導電膜に接続される配線を形成する工程と、
を有することを特徴とする多層回路基板の製造方法。
前記導電膜及び前記配線として、銅又は銅合金からなるものを用いることを特徴とする付記1に記載の多層回路基板の製造方法。
前記箔として、銅又は銅合金からなるものを用いることを特徴とする付記1又は2に記載の多層回路基板の製造方法。
前記密着材として、クロメート処理により前記箔の表面に生成した膜を用いることを特徴とする付記1乃至3のいずれか1項に記載の多層回路基板の製造方法。
前記保護部を設ける工程は、前記導電膜を構成する材料と反応して撥水性を示す物質を前記導電膜の表面に接触させる工程を有することを特徴とする付記1乃至4のいずれか1項に記載の多層回路基板の製造方法。
前記物質として、チオール誘導体、ベンゾトリアゾール誘導体、トリアジン誘導体及びベンゾチアゾール誘導体からなる群から選択された少なくとも1種を用いることを特徴とする付記5に記載の多層回路基板の製造方法。
前記保護部を設ける工程において、前記保護部を前記箔上にも設けることを特徴とする付記1乃至6のいずれか1項に記載の多層回路基板の製造方法。
前記保護部を設ける工程と前記箔を除去する工程との間に、
前記箔上の保護部に選択的に紫外線を照射して、前記箔上の保護部を除去する工程を有することを特徴とする付記7に記載の多層回路基板の製造方法。
前記残渣を除去する工程と前記保護部を設ける工程との間に、前記箔上に、前記ビアホールの底部を露出する第3の開口部が設けられた保護フィルムを設ける工程を有し、
前記保護部を設ける工程と前記箔を除去する工程との間に、前記保護フィルムを除去する工程を有することを特徴とする付記1乃至4のいずれか1項に記載の多層回路基板の製造方法。
前記保護部を設ける工程は、フェニルジアゾニウム塩を前記導電膜の表面に接触させる工程を有することを特徴とする請求項9に記載の多層回路基板の製造方法。
2:ガラス繊維強化樹脂基材
3:回路
4:絶縁樹脂膜
5:密着材
6:箔
6a:開口部
7:ビアホール
8:スミア
11:シード膜
12:銅膜
13:配線
14:ソルダレジスト膜
15:開口部
21、22:レジストパターン
21a、22a:開口部
31:保護フィルム
31a:開口部
Claims (5)
- 導電膜上に、絶縁樹脂膜を介して、少なくとも片面に密着材が設けられた箔を、前記密着材を前記絶縁樹脂膜に接触させながら貼り付ける工程と、
前記箔に第1の開口部を形成する工程と、
前記密着材の前記第1の開口部と同じ位置又はその内側に第2の開口部を形成する工程と、
レーザを用いて、前記絶縁樹脂膜の前記第2の開口部と同じ位置又はその内側に前記導電膜の少なくとも一部を露出するビアホールを形成する工程と、
前記ビアホールを形成する際に生じた残渣を除去する工程と、
前記導電膜の前記ビアホールから露出している部分に保護部を設ける工程と、
前記密着材を前記絶縁樹脂膜上に残したまま、前記箔を除去する工程と、
前記保護部を除去する工程と、
前記ビアホールを介して前記導電膜に接続される配線を形成する工程と、
を有することを特徴とする多層回路基板の製造方法。 - 前記導電膜及び前記配線として、銅又は銅合金からなるものを用いることを特徴とする請求項1に記載の多層回路基板の製造方法。
- 前記密着材として、クロメート処理により前記箔の表面に生成した膜を用いることを特徴とする請求項1又は2に記載の多層回路基板の製造方法。
- 前記保護部を設ける工程は、前記導電膜を構成する材料と反応して撥水性を示す物質を前記導電膜の表面に接触させる工程を有することを特徴とする請求項1乃至3のいずれか1項に記載の多層回路基板の製造方法。
- 前記物質として、チオール誘導体、ベンゾトリアゾール誘導体、トリアジン誘導体及びベンゾチアゾール誘導体からなる群から選択された少なくとも1種を用いることを特徴とする請求項4に記載の多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139683A JP5040810B2 (ja) | 2008-05-28 | 2008-05-28 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008139683A JP5040810B2 (ja) | 2008-05-28 | 2008-05-28 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009289909A JP2009289909A (ja) | 2009-12-10 |
JP5040810B2 true JP5040810B2 (ja) | 2012-10-03 |
Family
ID=41458854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008139683A Expired - Fee Related JP5040810B2 (ja) | 2008-05-28 | 2008-05-28 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5040810B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124765A (ja) * | 2000-10-18 | 2002-04-26 | Nec Toyama Ltd | プリント配線板の製造方法 |
JP2007109706A (ja) * | 2005-10-11 | 2007-04-26 | Matsushita Electric Ind Co Ltd | 多層プリント配線板の製造方法 |
-
2008
- 2008-05-28 JP JP2008139683A patent/JP5040810B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009289909A (ja) | 2009-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5290455B2 (ja) | 積層体の製造方法 | |
JP4126038B2 (ja) | Bgaパッケージ基板及びその製作方法 | |
US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
JP5526746B2 (ja) | 多層基板の製造方法及び支持基板 | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP2007109902A (ja) | 多層プリント配線板の製造方法およびそれに用いる感光性ドライフィルム | |
JP2005322868A (ja) | プリント回路基板の電解金メッキ方法 | |
JP2009094191A (ja) | 多層配線基板の製造方法 | |
JP5310849B2 (ja) | 配線基板の製造方法 | |
JP2007081214A (ja) | プリント配線基板の製造方法 | |
JPH1075069A (ja) | Yagレーザを利用したビルドアップ多層印刷回路基板の製造方法 | |
JP6819608B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP5040810B2 (ja) | 多層回路基板の製造方法 | |
JP5298740B2 (ja) | 多層回路基板の製造方法 | |
WO1999026458A1 (fr) | Carte de cablage imprime multicouche et son procede de fabrication | |
JP5407161B2 (ja) | 多層回路基板の製造方法 | |
JP2009123986A (ja) | 多層回路基板の製造方法 | |
JP2005209775A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
US20120324723A1 (en) | Method of manufacturing coreless substrate | |
JP5416724B2 (ja) | 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 | |
JP2003115662A (ja) | 半導体装置用基板の製造方法 | |
JP2021114550A (ja) | 配線基板の製造方法 | |
JP2003204138A (ja) | プリント配線板の製造方法 | |
JP4180192B2 (ja) | 多層プリント配線基板の製造方法 | |
JP2531466B2 (ja) | 印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120625 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |