JP2004235202A - 配線基板におけるビア形成方法 - Google Patents
配線基板におけるビア形成方法 Download PDFInfo
- Publication number
- JP2004235202A JP2004235202A JP2003018619A JP2003018619A JP2004235202A JP 2004235202 A JP2004235202 A JP 2004235202A JP 2003018619 A JP2003018619 A JP 2003018619A JP 2003018619 A JP2003018619 A JP 2003018619A JP 2004235202 A JP2004235202 A JP 2004235202A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- wiring board
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】配線基板1におけるビア形成方法は、配線層11が設けられた回路配線面に絶縁層2が積層形成された配線基板1の絶縁層2上に、無電解メッキにより保護層3を形成する工程と、保護層3および絶縁層2に対して、配線層11の一部が露出するように開口部4を形成する工程と、デスミア処理法により、開口部4が形成された配線基板1に残る残渣5を除去する工程と、残渣5を除去した後に、配線基板1から保護層3を除去する工程と、開口部4に導電材料からなる導電部7を形成する工程と、を含む。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、ビルドアップ基板などの配線基板に必要とされるビアを形成する方法に関する。
【0002】
【従来の技術】
近年の半導体素子は、更なる高集積化、高密度化の傾向にあり、それに伴い、半導体素子に設けられる入出力用のピンについては、更なる多ピン化、ファインピッチ化の傾向にある。例えば、半導体素子を搭載するための多層プリント配線板ないし多層配線基板については、このようなピンの多ピン化およびファインピッチ化に対応すべく、かつ、半導体素子の電気的特性の向上を図るべく、配線の更なる高密度化、微細化および多層化が強く求められている。
【0003】
半導体素子を搭載するための多層プリント配線板ないし多層配線基板の積層構造は、主として、パターン化された複数の配線層と、各配線層を電気的に隔絶するための複数の絶縁層と、所定の配線層を電気的に接続するための絶縁層を貫通する複数のビアとによって構成されている。
【0004】
ビアは、前記絶縁層におけるビアの形成位置に対してレーザ照射などを行うことによりビアホールを形成した上で、例えば真空蒸着法などにより当該ビアホールに金属を成長させることにより形成される。この過程において、レーザ照射により絶縁層に対してビアホールを形成する際、蒸発・飛散するに至らなかった炭化あるいは溶解した樹脂が残渣として当該ビアホールの底部に残留する。そのため、この状態でビアホールにビアを形成すると、ビアと配線層との間に残渣が介在することになり、当該残渣が接続不良や低信頼性の原因となる。一方、蒸発・飛散した樹脂は、その少なくとも一部がビアホール周辺の絶縁膜上に堆積する。そのため、この状態で絶縁層上に配線層を形成すると、配線層と絶縁層との間の密着力不足の原因となる。そこで、当該残渣を除去するために、一般的にデスミア処理が施されるが、当該デスミア処理は、残渣の除去とともに、絶縁層表面を粗化(凹凸を形成)してしまう。
【0005】
絶縁層表面が粗化されることに起因して、当該絶縁層表面に形成される配線層の表面に凹凸が生じる。このような配線層表面の粗化は、信号の伝送損失抑制の観点から好ましくない。特に高周波領域用途の配線基板では伝送損失の小さいことが望まれるが、配線層の表面粗さが大きいと、高周波信号の伝送損失が増大してしまう傾向にあり好ましくない。これは、表皮効果により高周波信号ほど配線層の表面付近を流れ易くなり、配線層の表面粗さが大きいほど信号の伝送距離が長くなることに起因する。したがって、絶縁層表面の粗化は、高速化に対応した配線基板の作成を妨げる原因となる。
【0006】
そこで、絶縁層表面の粗化を防ぐ技術として、ビアホール形成時に生じる残渣を除去するためのデスミア処理を行う前に、絶縁層上に保護層として機能するドライフィルムレジストなどの有機膜を形成する技術が公知となっている(例えば、特許文献1,2を参照。)。
【0007】
しかし、有機膜は、樹脂からなる点では絶縁層と同質であるため、保護層としての有機膜のみを選択的に除去することが困難である。また、除去を容易にするために予め絶縁層との接着性が比較的弱い有機膜を用いると、デスミア処理中に当該有機膜が剥離するおそれがあり、保護層としての役割を十分に果たさない可能性がある。
【0008】
そこで、上述のような有機膜を保護層として用いた場合の不具合を解消する技術として、絶縁基板に銅箔を貼り付けた銅張積層板の当該銅箔を保護層として用いる技術が公知となっている(例えば、特許文献3参照。)。
【0009】
【特許文献1】
特開2000−349412号公報
【特許文献2】
特開2001−168498号公報
【特許文献3】
特開2002−111212号公報
【0010】
【発明が解決しようとする課題】
しかしながら、特許文献3において開示されている技術において、デスミア処理が施される際に保護層として機能する銅箔は、比較的膜厚が厚い。そのため、絶縁層上に銅箔による保護層を形成すると、ドリルを用いた機械加工に比べて微細な加工が可能で、かつスループットや経済性にも優れたレーザ加工によるビアホールの形成が困難になる。
【0011】
本発明は、このような事情のもとで考え出されたものであって、デスミア処理時における絶縁層表面の粗化をより確実に防ぐとともに、レーザによるビアホール形成性に優れたビア形成方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明において配線基板におけるビア形成方法が提供される。この方法は、配線層が設けられた回路配線面に絶縁層が積層形成された配線基板の当該絶縁層上に、無電解メッキにより保護層を形成する工程と、前記保護層および絶縁層に対して、配線層の一部が露出するように開口部を形成する工程と、デスミア処理法により、開口部が形成された配線基板に残る残渣を除去する工程と、残渣を除去した後に、配線基板から保護層を除去する工程と、開口部に導電材料からなる導電部を形成する工程と、を含むことを特徴としている。
【0013】
このような構成によると、無電解メッキにより保護層が形成されるため、当該保護層の膜厚を比較的薄くすることができる。そのため、ビアホールは、ドリルなどを用いた機械加工に比べてより微細かつ高速な加工ができるレーザ加工により容易に形成することができるようになる。したがって、配線の更なる高密度化や微細化、および生産性の向上を図ることができるようになる。
【0014】
デスミア処理により残渣を除去する際、当該処理中に保護層は剥離しない。そのため、絶縁層表面の粗化をより確実に防ぐことができる。したがって、絶縁層表面は、平滑な状態をより確実に維持することができる。つまり、表皮効果により高周波信号が配線層の表面付近を流れる場合でも、配線層における伝送損失の増大をより確実に抑制することができ、高速化に対応した配線を形成することができる。なお、ここでいう「平滑な状態」とは、絶縁層形成時の状態であり、デスミア処理による粗化作用の影響を受けていない絶縁層表面の状態を意味する。
【0015】
保護層は、無電解メッキにより形成された金属層であり、絶縁層とは異質の組成を有している。そのため、保護層は、酸によるエッチングなどにより、絶縁層を侵すことなく選択的かつ容易に除去することができる。また、保護層の膜厚自体が比較的薄いので、除去にかかる時間も比較的短持間ですむ。
【0016】
一般的に、配線基板における配線層を形成する際、まず最初に通電層として無電解メッキ層が形成され、その後に電気メッキ層が形成される。そのため、配線層形成時において無電解メッキ層を形成する際に使用される装置や薬液などを保護層の形成に流用することができ、経済的である。
【0017】
好ましくは、保護層の厚みは、0.1〜5μmである。保護層の厚みが0.1μ未満では、デスミア処理時における絶縁層表面の保護機能が不十分となる可能性がある。また、保護層の厚みが5μmを超えると、レーザ照射による開口部の形成が困難になるばかりでなく、無電解メッキに要する時間や保護膜の除去に要する時間が長くなる。
【0018】
好ましくは、保護層は、銅またはニッケルにより形成されるか、もしくは銅およびニッケルのいずれか一方を少なくとも含む合金により形成される。
【0019】
好ましくは、開口部の形成は、レーザの照射により行われる。特に、レーザとして、UV−YAGレーザを用いることが好ましい。レーザ加工は、微細加工性および生産性に優れており、開口部の形成をより効率的に行うことができる。特に、UV−YAGレーザは、装置の初期導入費用も比較的安価であり、コスト的にも有利である。
【0020】
本発明の好ましい実施形態では、デスミア処理法は、過マンガン酸塩を含む薬液を用いて、残渣を除去する。
【0021】
本発明の別の好ましい実施形態では、デスミア処理法は、酸素、窒素、あるいは酸素と窒素の混合ガス中でプラズマを発生させ、残渣を除去する。
【0022】
本発明のさらに別の好ましい実施形態では、デスミア処理法は、ガスの圧力を1〜10Paに制御しつつ反応性イオンエッチングを行い、残渣を除去する。
【0023】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。なお、以下においては、多層配線基板を構成する1つの絶縁層における1つのビアに着目して説明を行う。
【0024】
図1は、多層配線基板の製造における本発明の実施形態に係るビア形成方法の一連の工程を、多層配線基板の要部断面図で表したものである。
【0025】
まず、図1(a)に示すように、基材10と、パターン化された第1の配線層11,12からなる配線基板1の配線層11上に絶縁層2および保護層3を順次積層形成する。なお、図中において、配線層11,12のパターン化された様子は発明の特徴ではないので示していない。また、本実施形態では、配線基板1の片側(第1の配線層11側)のみにビアを形成する方法について説明するが、第1の配線層12側に形成する場合も同様である。
【0026】
第1の絶縁層2は、フィルム状の絶縁材料を貼り付けることにより形成してもよいし、液状の絶縁材料をスピンコート法などを用いて塗布した後、加熱硬化させることにより形成してもよい。第1の絶縁層2を構成する絶縁材料としては、エポキシ樹脂などが挙げられる。なお、第1の絶縁層2を形成後、当該絶縁層2の表面2aに対して研磨などを施すことにより当該表面2aがより平滑な状態となるようにしてもよい。
【0027】
保護層3は、無電解メッキにより第1の絶縁層2上に形成される。無電解メッキ技術としては、公知の技術を利用することができる。保護層3を構成する金属としては、銅やニッケルといった金属単体、あるいは、銅およびニッケルのいずれか一方を少なくとも含む合金などが挙げられる。保護層3の厚みは、0.1〜5μmであるのが好ましい。保護層3の厚みがこの範囲より小さいと、後述するデスミア処理(図1(c)参照)の際における絶縁層2の保護機能が不充分となり、逆に、保護層3の厚みが過剰に大きいと、レーザ照射Lによる開口部4の形成が困難になるばかりでなく、無電解メッキに要する時間や後述する保護膜の除去(図2(b)参照)に要する時間が長くなるからである。
【0028】
次に、図1(b)に示すように、保護層3および絶縁層2における所定のビア形成箇所にレーザLを照射することにより開口部4を形成する。このとき、蒸発・飛散するに至らなかった炭化あるいは溶解した樹脂が残渣5として開口部4の底部4aに残留する。一方、蒸発・飛散した樹脂も、その少なくとも一部が残渣5として開口部4周辺の保護層3上に堆積する。レーザLとしては、UV−YAGレーザやエキシマレーザなどが挙げられるが、中でも微細加工性や生産性、経済性などの観点からUV−YAGレーザが望ましい。
【0029】
次に、図1(c)に示すように、残渣5を除去するために、開口部4が形成された配線基板1に対してデスミア処理を施す。具体的には、まず開口部4が形成された配線基板1を所定温度(例えば、60〜90℃)に昇温したデスミア処理液6中に所定時間(例えば、5〜15分間)浸漬することにより行う。デスミア処理液6としては、過マンガン酸塩を含む溶液などが挙げられる。このように、デスミア処理液6中に浸漬することにより残渣5の除去を行った後、デスミア処理液6中から配線基板1を取り出すと、図2(a)に示したように、開口部4における絶縁層2の壁面2bは粗化されている。これにより、壁面2bと、後述する工程(図2(c)参照)において当該壁面2bに接触形成されるビア7との間において十分なアンカー効果が得られる。
【0030】
デスミア処理は、上述の方法に限られず、プラズマエッチングや反応性イオンエッチングなどを用いてもよい。プラズマエッチングとは、プラズマ放電による分子解離の結果発生する励起分子、ラジカルあるいはイオンなどの励起種を利用して対象物(本発明では残渣5)のエッチングを行う技術である。エッチングは、生成した励起種と残渣との反応によって生成される揮発性化合物の蒸発により進行する。なお、プラズマエッチングは酸素、窒素あるいは酸素および窒素の混合ガスからなる雰囲気中で行われることが好ましいが、これらに限られるものではない。反応性イオンエッチングとは、ガスに高周波電力(例えば、周波数13.56MHz)を印加してプラズマ状態とし、そこで生じた陽イオンを加速して、残渣に衝突させることにより除去する方法である。特に、ガスの圧力を1〜10Paに制御するとイオンの運動方向が揃い直進性が高まるので好ましい。
【0031】
次に、図2(b)に示したように、保護層3を除去する。保護層3の除去方法としては、酸によるエッチングなど公知の技術を利用することができる。具体的には、保護層3が無電解銅メッキ層である場合、例えば過酸化水素と硫酸との混合水溶液、または、塩化第二銅水溶液などを用いて保護層3のエッチング除去が行われる。
【0032】
次に、図2(c)に示したように、開口部4にビア7を形成する。このビア7を形成するための方法としては、公知の無電解メッキ法により無電解メッキ層を形成した後、当該無電解メッキ層を通電層として電気メッキ処理を施すことによりや電気メッキ層を堆積成長させる方法、あるいは、開口部4に導電性ペーストを充填した後、所定温度(例えば100〜260℃)で所定時間(例えば5〜60分間)加熱処理を行う方法、などが挙げられる。なお、メッキによりビア7を形成する場合、ビア7の形成と同時に絶縁層2上に第2の配線層(図示しない)としての導体膜を形成してもよい。導電性ペーストは、例えば液状樹脂に金属粒子を分散させてペースト状にしたものである。
【0033】
以上のようにして、本発明に係るビア形成方法が実施され、ビア7が形成される。
【0034】
【実施例】
次に、本発明の実施例について説明する。
【0035】
【実施例1】
厚さ0.1mmであってサイズ300×300mmのFR−4材の両面に厚さ18μmの銅箔が貼着されている両面銅張積層板(商品名:R−1766、松下電工株式会社製)の銅表面に、絶縁層としての半硬化状態の熱硬化性エポキシ樹脂シート(膜厚:50μm、商品名:ABF−SH−9K、味の素株式会社製)を積層した後、大気圧下にて170℃で1時間加熱し、絶縁層を硬化させた。
【0036】
次に、絶縁層上に無電解銅メッキを施すことにより、保護層(保護層)としての厚さ0.5μmの無電解銅メッキ層を形成した。無電解銅メッキ層の形成には、以下の各処理液にメッキ対象物を順次浸漬するサーキュポジットプロセス(シプレイ・ファーイースト株式会社製)を採用した。具体的には、まず絶縁層表面の予洗処理としてサーキュポジットコンディショナ3320水溶液(水:90vol%、コンディショナー3320:10vol%)により50℃で5分間浸漬処理した。次に、プレディップ処理としてキャタプレップ404プレディップを270g/dm3の濃度で含む水溶液により室温で90秒間浸漬処理した。次に、触媒化処理としてキャタプレップ404プレディップおよびキャタポジット44キャタリストコンセントレートの混合水溶液(水:85vol%、キャタプレップ404:270g/dm3、キャタポジット44:3vol%)により55℃で3分間浸漬処理した。活性化処理としてキューポジットアクセラレータ19水溶液(水:83vol%、アクセラレータ19:17vol%)により室温で6分間浸漬処理した。次に、無電解メッキ処理としてキューポジット328Aカッパーミックスコンセントレートおよびキューポジット328LAカッパーミックスコンセントレートの混合水溶液(水:75vol%、キューポジット328A:12.5vol%、キューポジット328L:12.5vol%)により室温で25分間浸漬処理した。以上のようにして、無電解銅メッキ層を形成した。
【0037】
次に、UV−YAGレーザ加工装置を用いて無電解銅メッキ層および絶縁層における所定位置にUV−YAGレーザ(平均出力0.3W)を照射し、ビアホール(直径:50μm、ピッチ:1mm、ビアホール数:100穴(10×10穴))を形成した。
【0038】
次に、ビアホール形成時に生じた残渣を除去するためにデスミア処理を施した。デスミア処理は、デスミア処理システム(商品名:サーキュポジット200MLB、シプレイ・ファーイースト株式会社製)を用いて行った。具体的には、まず残渣の膨潤処理としてサーキュポジットMLBコンディショナ211およびサーキュポジットZの混合水溶液(水:70vol%、コンディショナー211:20vol%、サーキュポジットZ:10vol%)により70℃で3分間浸漬処理した。次に、除去処理としてサーキュポジットMLBプロモータ213AおよびサーキュポジットMLBプロモータ213Bの混合水溶液(水:75vol%、プロモータ213A:10vol%、プロモータ213B:15vol%)により70℃で7分間浸漬処理した。次に、中和処理としてサーキュポジットMLBニュートラライザ216−4(水:80vol%、ニュートラライザ216−4:20vol%)により40℃で5分間浸漬処理した。以上のようにして、残渣の除去(デスミア処理)を行った。
【0039】
次に、保護層である無電解銅メッキ層を除去する。具体的には、硫酸および過酸化水素を各5%の濃度で含む剥離液により25℃で1分間浸漬処理し、無電解銅メッキ層を溶解剥離した。なお、無電解銅メッキ層を除去した後、付着した剥離液を除去するために水洗し、120℃で10分間乾燥する。
【0040】
以上のようにして形成されたビアホールの底部において残渣が除去されていることと、保護層除去後の絶縁層表面が絶縁層を形成した時点での平滑な状態を維持していることを、断面観察および表面SEM観察から確認した。
【0041】
【実施例2】
デスミア処理として、酸素プラズマ装置(商品名:TEPLA 440G型、Technics Plasma製)用いて所定の処理条件(酸素圧力:0.15mPa、出力:500W、処理時間:5分間)によりプラズマエッチング処理した以外は実施例1と同様にして本実施例の処理を行い、ビアホールを形成した。
【0042】
以上のようにして形成されたビアホールの底部において残渣が除去されていることと、保護層除去後の絶縁層表面が絶縁層を形成した時点での平滑な状態を維持していることを、断面観察および表面SEM観察から確認した。
【0043】
以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。
【0044】
(付記1)配線層が設けられた回路配線面に絶縁層が積層形成された配線基板の当該絶縁層上に、無電解メッキによる保護層を形成する工程と、
前記保護層および前記絶縁層に対して、前記配線層の一部が露出するように開口部を形成する工程と、
デスミア処理法により、前記開口部が形成された配線基板に残る残渣を除去する工程と、
前記残渣を除去した後に、前記配線基板から前記保護層を除去する工程と、
前記開口部に導電材料からなる導電部を形成する工程と、を含むことを特徴とする配線基板におけるビア形成方法。
(付記2)前記保護層の厚みは、0.1〜5μmである、付記1に記載の配線基板におけるビア形成方法。
(付記3)前記保護層は、銅またはニッケルにより形成されるか、もしくは銅およびニッケルのいずれか一方を少なくとも含む合金により形成される、付記1または2に記載の配線基板におけるビア形成方法。
(付記4)前記開口部の形成は、レーザの照射により行われる、付記1〜3のいずれか1つに記載の配線基板におけるビア形成方法。
(付記5)前記レーザは、UV−YAGレーザである、付記4に記載の配線基板におけるビア形成方法。
(付記6)前記デスミア処理法は、過マンガン酸塩を含む薬液を用いて、前記残渣を除去する、付記1〜5のいずれか1つに記載の配線基板におけるビア形成方法。
(付記7)前記デスミア処理法は、酸素、窒素、あるいは酸素と窒素の混合ガス中でプラズマを発生させ、前記残渣を除去する、付記1〜5のいずれか1つに記載の配線基板におけるビア形成方法。
(付記8)前記デスミア処理法は、ガスの圧力を1〜10Paに制御しつつ反応性イオンエッチングを行い、前記残渣を除去する、付記1〜5のいずれか1つに記載の配線基板におけるビア形成方法。
【0045】
【発明の効果】
本発明によると、絶縁層表面を粗化することなくビアホールの底部における残渣を除去するとともに、機械加工に比べてより微細かつ高速な加工ができるレーザ加工によりビアホールが容易に形成することができる。したがって、レーザ加工によりビアホールを形成することで、配線の更なる高密度化や微細化、および生産性の向上を図ることができるようになる。
【図面の簡単な説明】
【図1】本発明に係るビア形成方法における一連の工程を表す要部断面図である。
【図2】図1に続く工程を示す要部断面図である。
【符号の説明】
1 配線基板
2 絶縁層
2a (絶縁層2の)表面
2b (開口部4における絶縁層2の)壁面
3 保護層
4 開口部
5 残渣
6 デスミア処理液
7 ビア
L レーザ
Claims (5)
- 配線層が設けられた回路配線面に絶縁層が積層形成された配線基板の当該絶縁層上に、無電解メッキによる保護層を形成する工程と、
前記保護層および前記絶縁層に対して、前記配線層の一部が露出するように開口部を形成する工程と、
デスミア処理法により、前記開口部が形成された配線基板に残る残渣を除去する工程と、
前記残渣を除去した後に、前記配線基板から前記保護層を除去する工程と、
前記開口部に導電材料からなる導電部を形成する工程と、を含むことを特徴とする配線基板におけるビア形成方法。 - 前記保護層の厚みは、0.1〜5μmである、請求項1に記載の配線基板におけるビア形成方法。
- 前記保護層は、銅またはニッケルにより形成されるか、もしくは銅およびニッケルのいずれか一方を少なくとも含む合金により形成される、請求項1または2に記載の配線基板におけるビア形成方法。
- 前記開口部の形成は、レーザの照射により行われる、請求項1〜3のいずれか1つに記載の配線基板におけるビア形成方法。
- 前記レーザは、UV−YAGレーザである、請求項4に記載の配線基板におけるビア形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018619A JP4094965B2 (ja) | 2003-01-28 | 2003-01-28 | 配線基板におけるビア形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018619A JP4094965B2 (ja) | 2003-01-28 | 2003-01-28 | 配線基板におけるビア形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235202A true JP2004235202A (ja) | 2004-08-19 |
JP4094965B2 JP4094965B2 (ja) | 2008-06-04 |
Family
ID=32948699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003018619A Expired - Fee Related JP4094965B2 (ja) | 2003-01-28 | 2003-01-28 | 配線基板におけるビア形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4094965B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100632556B1 (ko) | 2005-01-28 | 2006-10-11 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
JP2009246233A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2010087285A (ja) * | 2008-09-30 | 2010-04-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2012094597A (ja) * | 2010-10-25 | 2012-05-17 | Yazaki Corp | 配線基板の製造方法 |
JP2012094734A (ja) * | 2010-10-28 | 2012-05-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
CN113348733A (zh) * | 2019-01-11 | 2021-09-03 | 斯天克有限公司 | 多层基板及其制造方法 |
WO2023238282A1 (ja) * | 2022-06-08 | 2023-12-14 | 株式会社レゾナック | 半導体装置の製造方法及び半導体装置 |
-
2003
- 2003-01-28 JP JP2003018619A patent/JP4094965B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100632556B1 (ko) | 2005-01-28 | 2006-10-11 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
JP2009246233A (ja) * | 2008-03-31 | 2009-10-22 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2010087285A (ja) * | 2008-09-30 | 2010-04-15 | Fujitsu Ltd | 多層回路基板の製造方法 |
JP2012094597A (ja) * | 2010-10-25 | 2012-05-17 | Yazaki Corp | 配線基板の製造方法 |
JP2012094734A (ja) * | 2010-10-28 | 2012-05-17 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8878077B2 (en) | 2010-10-28 | 2014-11-04 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
CN113348733A (zh) * | 2019-01-11 | 2021-09-03 | 斯天克有限公司 | 多层基板及其制造方法 |
WO2023238282A1 (ja) * | 2022-06-08 | 2023-12-14 | 株式会社レゾナック | 半導体装置の製造方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4094965B2 (ja) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
KR20060114010A (ko) | 알루미늄상의 전기 도금 방법 | |
JP4212006B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003201571A (ja) | フッ素樹脂の表面処理方法およびフッ素樹脂を用いたプリント配線基板の製造方法 | |
JPH11186716A (ja) | 金属層の形成方法 | |
JP4094965B2 (ja) | 配線基板におけるビア形成方法 | |
JP2010205801A (ja) | 配線基板の製造方法 | |
JP2002043753A (ja) | 多層プリント配線板の製造方法 | |
JP2000036660A (ja) | ビルドアップ多層配線板の製造方法 | |
JP2005050999A (ja) | 配線基板および配線の形成方法 | |
JP2000036659A (ja) | ビルドアップ多層配線板の製造方法 | |
JPH11204942A (ja) | 多層配線板の製造方法 | |
JP2010087285A (ja) | 多層回路基板の製造方法 | |
JP2007288011A (ja) | ポリイミド配線板の製造方法 | |
JP2000216521A (ja) | 配線基板の製造方法及びそれを用いた配線基板 | |
JP3596476B2 (ja) | 配線基板の製造方法 | |
JP2002314247A (ja) | 多層プリント配線板及びその製造方法 | |
KR102459414B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
JP2016021483A (ja) | 多層プリント配線板およびその製造方法 | |
JP2000036662A (ja) | ビルドアップ多層配線板の製造方法 | |
JP2016063120A (ja) | 多層プリント配線板の形成方法 | |
JP2001177248A (ja) | 配線基板及びその製造方法並びに電子機器 | |
JP2005191080A (ja) | 積層板とそれを用いた多層配線板およびそれらの製造方法 | |
JP2003243810A (ja) | 極細線パターンを有するプリント配線板製造方法。 | |
JP2002217536A (ja) | プリント配線板の非貫通孔や貫通孔へのめっき前処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080128 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080306 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |