JP2010087285A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP2010087285A JP2010087285A JP2008255497A JP2008255497A JP2010087285A JP 2010087285 A JP2010087285 A JP 2010087285A JP 2008255497 A JP2008255497 A JP 2008255497A JP 2008255497 A JP2008255497 A JP 2008255497A JP 2010087285 A JP2010087285 A JP 2010087285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- resin film
- circuit board
- smear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】絶縁基板上の導電膜(パターン)上の所定位置に、樹脂膜に対して密着性を低下させるダミー膜パターンを形成し、その上に絶縁樹脂膜、更にその上に保護膜を積層し、前記所定位置においてレーザ照射を行い絶縁樹脂膜にビアホール開口部を形成するようにする。こうすることで、短時間のプラズマ処理によるスミア除去が可能で、絶縁樹脂表面の粗面化を回避でき、その結果、高密度で高アスペクト比の導電回路パターン(電気銅めっきパターン)を容易に形成でき、これの適用で、ビルドアップ法による高密度な導電回路パターンを有する多層回路基板の製造を可能にする。
【選択図】図1
Description
さらにドライフィルムレジストを用いて配線パターン形成を行う。
を密着層として密着強度を高める方法も報告されている。また、イミダゾールシランを密着層として樹脂上に成膜し、無電界めっきとの密着強度を高める方法や、銅箔表面の密着層を転写する手法が提案されている。
を樹脂上に設け、この銅皮膜と樹脂層を同時にアルゴンプラズマで処理してスミア除去を行うという方法がある。
渡邉他、エレクトロニクス実装学会誌、7、p136.No.2、2004
絶縁基板上に導電膜パターンを形成する工程と、
前記導電膜パターン上の所定領域にダミー膜パターンを形成する工程と、
次に前記絶縁基板上全面に絶縁樹脂膜を形成する工程と、
前記絶縁樹脂膜の前記ダミー膜パターン上の領域にレーザ照射して、前記絶縁樹脂膜に開口部を形成する工程とを有することを特徴とする。
で、かつ樹脂表面を傷めないといった大きな効果を発揮する。その結果、高密度・高アスペクト比の導電(銅)パターンが形成可能であり、さらにこの方法の使用化合物材料やパターニング用機材も、容易に入手可能なものであり、製造工程への導入に関しても非常に容易であると言う効果も合わせ持つ。
図1、2は、本発明の基本的な製造方法の工程を説明するための断面模式図である。
絶縁樹脂膜へのレーザ照射によって、飛散せずに付着したスミア8が残存する。
以下のA〜Nの各工程によって実施した。
A.両面銅張積層板(三菱ガス化学製、CCL−EL150)の銅箔表面を有機酸系粗化液(メック製、CZ8101)で粗化。<銅表面の前処理>
B1.カルボキシベンゾトリアゾール(大和化成製、VERZONE C−BTA)の1wt%水溶液で5分間処理後、室内乾燥。<ベンゾトリアゾール誘導体系材料による樹脂膜との密着が低下するダミー膜形成>
C1.石英マスクを通して40Wの低圧水銀灯を5分間照射露光。<ダミー膜のパターニング>
D.絶縁層として、半硬化状態の熱硬化性エポキシ樹脂をラミネートし、180℃、 1
時間の加熱でエポキシ樹脂を硬化。<絶縁樹脂膜の積層>
E.樹脂表面を酸素プラズマで5分間処理。<絶縁樹脂膜表面の前処理>
F.メルカプト系シランカップリング剤(信越シリコーン製、KBW−803)の1wt%水溶液で1分間処理。<保護膜積層のための絶縁樹脂膜表面の前処理>
G.ドライフィルムレジスト(日立化成製、RY3215)をラミネート。<レーザビアホール形成時用の保護層の積層>
H.炭酸ガスレーザを用い、Φ70μmの開口部形成。<ビアホールの形成>
I.酸素とCF4の混合比が95:5のガスによる5分間のプラズマ処理。<開口部底部のダミー膜とスミア除去の工程>
J.アミン系のドライフィルム剥離液(アトテック製、RS−2000)でドライフィルムレジストの剥離<保護層の剥離>
K.ロームアンドハース製無電解めっき液を用いて0.3μm厚の無電解めっき銅膜形成<電気めっき用通電膜形成>
L.ドライフィルムレジスト(日立化成製、RY3215)をラミネート。マスクを用いたフォトリソグラフィ技術により、L(ライン)/S(スペース)=10μmのレジストパターンを形成。<電気めっき用レジストパターン形成>
M.レジストパターン開口部に電気めっきで15μm厚の銅を成長・埋め込み。<銅の回路配線パターン成長>
N.アミン系のドライフィルム剥離液(アトテック製、RS−2000)でドライフィルムレジストの除去。<レジストパターンの除去>
以上の工程により、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
上記、実施例1の工程において、B1.の工程のみを下記のB2の様に変更して実施した。
B2.2−メルカプトベンゾチアゾール(関東化学製)の0.1wt%水溶液で1分間処理後、室内乾燥。<ベンゾチアゾール誘導体系材料による樹脂膜との密着が低下するダミー膜形成>
この工程においても、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
上記、実施例2の工程において、C1.の工程のみを下記のC2の様に変更して実施した。
C2.メタルマスクを通して酸素プラズマを10分間照射。<ダミー膜のパターニング>
この工程においても、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
上記の実施例1〜3の工程のうち、B1あるいはB2及びC1あるいはC2の工程、すなわち、樹脂膜との密着が低下するダミー膜の形成及びパターニングを行わず、従来からなされているような、直接絶縁樹脂を積層して、以後のレーザ照射による開口(H工程)と、プラズマによるスミア除去(I工程)を行った。
そこで、比較例1のケースで、更にプラズマ処理を継続したところ、凡そ20分程度の処理で、開口部(ビアホール)底部のスミアを含め除去できた。しかしそのときは、保護層として用いていたドライフィルムは全て除去され、露出した絶縁樹脂膜の表面の粗さが、
10点平均表面粗さRzで1.5μmと、保護膜が無い場合での従来のデスミア処理結果とほぼ同程度の大きな粗さとなった。これを用いて、以下、K工程以降の処理を行って、電気めっきによる、L/S=10μm、厚さ15μmの銅パターン形成を試みた。
く、当初の滑らかさを有する状態が確保されている。このため、微細かつ高アスペクト比の導電膜パターン(銅めっきパターン)を問題なく容易に形成可能となることが解った。
2 導電膜(パターン)
3 ダミー膜
4 ダミー膜パターン
5 絶縁樹脂膜
6 保護膜
7 ビアホール開口部
8 スミア
9 ビアホール
Claims (5)
- 絶縁基板上に導電膜パターンを形成する工程と、
前記導電膜パターン上の所定領域にダミー膜パターンを形成する工程と、
次に前記絶縁基板上全面に絶縁樹脂膜を形成する工程と、
前記絶縁樹脂膜の前記ダミー膜パターン上の領域にレーザ照射して、前記絶縁樹脂膜に開口部を形成する工程とを有することを特徴とする多層回路基板の製造方法。 - 前記絶縁樹脂膜上の全面に更に保護膜を形成する工程を含むことを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記開口部を形成する工程後に、プラズマ処理によるスミアを除去する工程を有することを特徴とする請求項1または2記載の多層回路基板の製造方法。
- 前記ダミー膜は、銅との反応性に優れた基と前記絶縁樹脂膜に撥水性を持つ基とを有する化合物材料を含むことを特徴とする請求項1記載の多層回路基板の製造方法。
- 前記化合物材料は、ベンゾトリアゾール誘導体またはベンゾチアゾール誘導体から選ばれる少なくとも1つの化合物を含むことを特徴とする請求項4記載の多層回路基板の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008255497A JP5298740B2 (ja) | 2008-09-30 | 2008-09-30 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008255497A JP5298740B2 (ja) | 2008-09-30 | 2008-09-30 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087285A true JP2010087285A (ja) | 2010-04-15 |
JP5298740B2 JP5298740B2 (ja) | 2013-09-25 |
Family
ID=42250943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008255497A Expired - Fee Related JP5298740B2 (ja) | 2008-09-30 | 2008-09-30 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5298740B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012111375A1 (ja) * | 2011-02-18 | 2012-08-23 | 富士フイルム株式会社 | 多層基板の製造方法、デスミア処理方法 |
CN102833952A (zh) * | 2012-09-18 | 2012-12-19 | 东莞市若美电子科技有限公司 | 一种印制线路板hdi产品的除胶方法 |
CN114615811A (zh) * | 2020-12-07 | 2022-06-10 | 深南电路股份有限公司 | 一种高精密线路的加工方法及高精密线路板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151845A (ja) * | 2000-11-16 | 2002-05-24 | Hitachi Chem Co Ltd | めっき前処理方法 |
JP2003249740A (ja) * | 2002-02-22 | 2003-09-05 | Sumitomo Heavy Ind Ltd | レーザ加工方法及び有孔部材 |
JP2004235202A (ja) * | 2003-01-28 | 2004-08-19 | Fujitsu Ltd | 配線基板におけるビア形成方法 |
JP2006080473A (ja) * | 2004-08-10 | 2006-03-23 | Fujitsu Ltd | 回路基板及びこれに用いる密着層用処理液 |
JP2008153580A (ja) * | 2006-12-20 | 2008-07-03 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
-
2008
- 2008-09-30 JP JP2008255497A patent/JP5298740B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151845A (ja) * | 2000-11-16 | 2002-05-24 | Hitachi Chem Co Ltd | めっき前処理方法 |
JP2003249740A (ja) * | 2002-02-22 | 2003-09-05 | Sumitomo Heavy Ind Ltd | レーザ加工方法及び有孔部材 |
JP2004235202A (ja) * | 2003-01-28 | 2004-08-19 | Fujitsu Ltd | 配線基板におけるビア形成方法 |
JP2006080473A (ja) * | 2004-08-10 | 2006-03-23 | Fujitsu Ltd | 回路基板及びこれに用いる密着層用処理液 |
JP2008153580A (ja) * | 2006-12-20 | 2008-07-03 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012111375A1 (ja) * | 2011-02-18 | 2012-08-23 | 富士フイルム株式会社 | 多層基板の製造方法、デスミア処理方法 |
KR20140009312A (ko) * | 2011-02-18 | 2014-01-22 | 후지필름 가부시키가이샤 | 다층 기판의 제조 방법, 디스미어 처리 방법 |
US8898895B2 (en) | 2011-02-18 | 2014-12-02 | Fujifilm Corporation | Method for producing multilayer substrate and desmearing method |
KR101583543B1 (ko) * | 2011-02-18 | 2016-01-08 | 후지필름 가부시키가이샤 | 다층 기판의 제조 방법, 디스미어 처리 방법 |
CN102833952A (zh) * | 2012-09-18 | 2012-12-19 | 东莞市若美电子科技有限公司 | 一种印制线路板hdi产品的除胶方法 |
CN102833952B (zh) * | 2012-09-18 | 2015-05-20 | 东莞市若美电子科技有限公司 | 一种印制线路板hdi产品的除胶方法 |
CN114615811A (zh) * | 2020-12-07 | 2022-06-10 | 深南电路股份有限公司 | 一种高精密线路的加工方法及高精密线路板 |
Also Published As
Publication number | Publication date |
---|---|
JP5298740B2 (ja) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
KR101022914B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2009295850A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
KR100861619B1 (ko) | 방열 인쇄회로기판 및 그 제조방법 | |
JP5310849B2 (ja) | 配線基板の製造方法 | |
JP2011171528A (ja) | 多層配線基板の製造方法 | |
US20140054069A1 (en) | Printed circuit board and method for manufacturing the same | |
JP5298740B2 (ja) | 多層回路基板の製造方法 | |
JP2011139010A (ja) | 回路基板およびその製造方法 | |
JP2005159330A (ja) | 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ | |
JP2009123986A (ja) | 多層回路基板の製造方法 | |
JP2010205801A (ja) | 配線基板の製造方法 | |
JPH10215072A (ja) | 多層印刷配線板の製造方法 | |
JP4862682B2 (ja) | プリント配線基板及びその製造方法 | |
JP2009117438A (ja) | 配線パターンの形成方法および配線基板の製造方法 | |
JP5416724B2 (ja) | 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法 | |
JP5407161B2 (ja) | 多層回路基板の製造方法 | |
JP2010129997A (ja) | 埋込みパターンを持つプリント基板及びその製造方法 | |
JP2015222805A (ja) | 印刷配線板およびその製造方法 | |
US20240155760A1 (en) | Interconnect substrate and method of making the same | |
KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
JP2001203464A (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
KR100911204B1 (ko) | 빌드업 고집적 회로기판의 제조방법 | |
JP2022030237A (ja) | 配線基板の製造方法、絶縁シート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |