JP2010087285A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法 Download PDF

Info

Publication number
JP2010087285A
JP2010087285A JP2008255497A JP2008255497A JP2010087285A JP 2010087285 A JP2010087285 A JP 2010087285A JP 2008255497 A JP2008255497 A JP 2008255497A JP 2008255497 A JP2008255497 A JP 2008255497A JP 2010087285 A JP2010087285 A JP 2010087285A
Authority
JP
Japan
Prior art keywords
film
pattern
resin film
circuit board
smear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008255497A
Other languages
English (en)
Other versions
JP5298740B2 (ja
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008255497A priority Critical patent/JP5298740B2/ja
Publication of JP2010087285A publication Critical patent/JP2010087285A/ja
Application granted granted Critical
Publication of JP5298740B2 publication Critical patent/JP5298740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】多層回路基板の製造における、絶縁樹脂膜へのレーザ照射によるビアホール開口部形成の際、前記開口部底面に生じる樹脂残渣であるスミアの除去を、絶縁樹脂膜上に高密度導電膜パターン形成可能の様に実施する。
【解決手段】絶縁基板上の導電膜(パターン)上の所定位置に、樹脂膜に対して密着性を低下させるダミー膜パターンを形成し、その上に絶縁樹脂膜、更にその上に保護膜を積層し、前記所定位置においてレーザ照射を行い絶縁樹脂膜にビアホール開口部を形成するようにする。こうすることで、短時間のプラズマ処理によるスミア除去が可能で、絶縁樹脂表面の粗面化を回避でき、その結果、高密度で高アスペクト比の導電回路パターン(電気銅めっきパターン)を容易に形成でき、これの適用で、ビルドアップ法による高密度な導電回路パターンを有する多層回路基板の製造を可能にする。
【選択図】図1

Description

本発明は、多層回路基板の製造方法に関し、特に高密度配線パターンを有する多層回路基板を製造するに好適なビアホールの形成する方法に関する。
プリント配線板の配線の微細化、多層化、そして搭載電子部品の高密度実装化が進んで、この配線板をビルドアップ多層配線構造での実現が進んでいる。ビルドアップ多層配線基板では、複数の配線層間に絶縁層が形成され、配線層間の導通は、通常、絶縁層に形成される微細な穴(ビアホール)に導電材料を埋め込んで形成されるビアで行われる。
ビアホールの形成は、感光性樹脂を用いてフォトリソグラフィ技術を用いる方法や、レーザ(レーザとして例えば、炭酸ガスレーザ)を照射して開口する方法があるが、両者のうちではコストメリットが大きいレーザ照射法が、より一般的と言える。レーザを用いてビアホールを形成した場合には、しかし、ビアホールの底にスミアと呼ばれる樹脂残渣が残存する。そのために、過マンガン酸カリウムなどの薬液を用いて、そのスミアを除くためのデスミア処理(スミア除去処理)が行われている。その後、特に微細配線を有する多層配線基板の形成に適している、セミアディティブ法においては、無電界めっきを行い、
さらにドライフィルムレジストを用いて配線パターン形成を行う。
このようなビルドアップ多層配線基板の配線材料として一般的に用いられる銅(Cu)は、絶縁材料として通常用いられる樹脂材料との密着強度が極めて低いことが知られている。このため、例えば、レーザ照射によるビアホール形成後、デスミア処理による樹脂表面のエッチング(化学研磨)作用により、表面に微細突起(例えば、10点平均表面粗さRzで2μm以上)を作る。この上に形成される無電界めっき銅は、微細突起のアンカー効果により樹脂表面に強固に固定されることとなる。これにより、例えば、0.8kgf/cmレベルのピール強度が得られている。そして、無電界めっき銅層の配線形成後に、さらに絶縁樹脂成膜、レーザによるビアホール形成、デスミア処理、無電解めっき工程と繰り返すことにより多層回路基板を形成することができる。
以上のように、レーザ照射によるビアホール開口後のデスミア処理は、残渣除去と樹脂表面の粗化の点から不可欠な工程であった。
しかし、今後、例えばライン・アンド・スペース(L/S)が10μm以下の微細配線の形成を目標とすると、上記のようなデスミア処理によってできる樹脂の大きな表面粗さに起因して、レジストを用いた配線パターニング工程の露光時における露光用光の乱反射が生じ、配線の微細加工が困難となる。それに対処するには、樹脂表面がより平滑な状態で密着強度の高い無電界めっき銅の形成が求められる。
これに対応して、幾つかの提案がなされている。例えば、酸化チタンなどの光触媒を用い、絶縁樹脂表面に10点平均表面粗さRzで0.2μm以下の微小な凹凸を形成し、これ
を密着層として密着強度を高める方法も報告されている。また、イミダゾールシランを密着層として樹脂上に成膜し、無電界めっきとの密着強度を高める方法や、銅箔表面の密着層を転写する手法が提案されている。
他方、樹脂表面を粗化する上記のデスミア処理を用いない、プラズマ処理でスミアを除去する方法の提案もなされている。この方法は、樹脂表面がプラズマ照射に晒されないようにする必要がある。このため、例えば、イオンプレーティングによって銅皮膜の保護膜
を樹脂上に設け、この銅皮膜と樹脂層を同時にアルゴンプラズマで処理してスミア除去を行うという方法がある。
渡邉他、エレクトロニクス実装学会誌、7、p136.No.2、2004 特許3277463号公報 特開2003−234573号公報 特開2004−356493号公報
しかし、上記に述べた提案はいずれも製造実施上の問題点を有している。
酸化チタンなどの光触媒を用いて、樹脂上に微小な凹凸を形成する方法は、酸化チタンの活性化のために、20〜60分と比較的長時間の光照射を必要とするなど、多層回路基板を形成する際の効率の低下を招き大幅なコストアップにつながりかねない。また無電界めっき銅の配線層の密着は確保できても、レーザ照射でビアホール形成後のデスミア処理を行ったとき、デスミア処理液と微細凹凸の密着層とが触れるために、密着層/銅層がスミアとともに除去されるといった問題も生じる。このデスミア処理での密着層の除去作用は、イミダゾールシランを密着層として用いる方法、銅箔表面の密着層を転写する方法いずれの場合でも発生してしまい、製造工程上、問題となる。
そのため、樹脂表面を粗化する上記のデスミア処理を用いない、プラズマ処理でスミアを除去する方法が提案されたわけであるが、スミアの完全除去のためにはアルゴンプラズマでの長時間処理が必須である現状からみると、保護膜としてかなり厚い樹脂層あるいは金属層の付加が不可欠である。従って、上記のイオンプレーティングによって銅皮膜の保護膜を形成して樹脂表面の粗化を防ぐ方法では、銅皮膜をプラズマ処理に耐えうる十分な厚さを要することなど、製造工程上、工程数や製造所要時間が増加し、コストが上昇することは避けられない。
そこで、本発明の課題は、高密度配線パターンを有する多層回路基板を、ビルドアップ法で製造する場合などにおいて、絶縁樹脂層に、とくにレーザ照射法によってビアホールを形成するとき、ビアホール中にできるスミアをより少なくかつ絶縁樹脂層の表面を粗化すること無く容易に除去できて、従来に比べより高密度配線パターンを精度良く、かつ比較的容易に形成可能とする方法を提供することにある。
本発明の多層回路基板の製造方法は、
絶縁基板上に導電膜パターンを形成する工程と、
前記導電膜パターン上の所定領域にダミー膜パターンを形成する工程と、
次に前記絶縁基板上全面に絶縁樹脂膜を形成する工程と、
前記絶縁樹脂膜の前記ダミー膜パターン上の領域にレーザ照射して、前記絶縁樹脂膜に開口部を形成する工程とを有することを特徴とする。
従来の過マンガン酸カリウムによる化学的処理によるデスミア処理では、またそれに代わってプラズマ処理によるデスミア処理では所要時間が大きくなることで、絶縁樹脂表面へのダメージが大きく、今後ますます重要となる高密度導電膜パターンの形成が不可能である。
本発明の製造方法は、従来に比し、大幅に短時間のプラズマ処理でのスミアを除去可能
で、かつ樹脂表面を傷めないといった大きな効果を発揮する。その結果、高密度・高アスペクト比の導電(銅)パターンが形成可能であり、さらにこの方法の使用化合物材料やパターニング用機材も、容易に入手可能なものであり、製造工程への導入に関しても非常に容易であると言う効果も合わせ持つ。
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(本発明の基本的な製造方法例)
図1、2は、本発明の基本的な製造方法の工程を説明するための断面模式図である。
図1(1)において、基板1(ビルドアップ形成法による多層配線基板形成のための絶縁基板などであり、例えば、ガラス繊維強化樹脂基板など)上に、導電膜パターン2(例えば、銅あるいは銅合金などの金属膜)の回路配線パターンが形成されている。回路配線パターンと絶縁樹脂との密着強度を高めるために、例えば、既存の粗化処理を行うことが望ましく、特にいわゆるCZ処理や黒化処理が望ましい。
次いで、その上全面に、ダミー膜3を形成する。このようなダミー膜3は、導電膜2とは反応性に優れて密着性は確保しやすく、他方樹脂に対しては密着強度を低下させるものが望ましい。
ダミー膜用材料としては、特に、銅や銅合金との反応性を有する基を持つ一方、樹脂との接着側がベンゼン環などになっていて撥水性を有してして、樹脂との密着強度が著しく低くなるような化合物が好適である。そのような化合物として、例えば、ベンゾトリアゾール誘導体、ベンゾチアゾール誘導体が望ましい。前記、ベンゾトリアゾール誘導体としては、ベンゾトリアゾール、カルボキシベンゾトリアゾール、ニトロベンゾトリアゾールが望ましく、特にカルボキシベンゾトリアゾールが好ましい。前記、ベンゾチアゾールとしては2−ヒドロキシベンゾチアゾール、2−アミノベンゾチアゾール、2−メルカプトベンゾチアゾールなどが望ましく、特に2−メルカプトベンゾチアゾールが好ましい。
次に図1(2)に示すように、ダミー膜3を、マスクを用いたリソグラフィ法などによって、所定の位置に所定形状のダミー膜パターン4が残存するようにパターニングをする。この形成パターンは後述するように、レーザ照射でビアホールを形成するときの照射位置であり、導電膜パターン2上の絶縁樹脂膜が除去される範囲、つまりビアホール形成部に相当している。ダミー膜3のパターニングは、例えば、上記のような化合物材料によるダミー膜3である場合は、不要領域の膜を除去するために、石英マスクを通して低圧水銀灯を照射する方法や、メタルマスクを通してプラズマ(酸素プラズマなど)処理を行う方法を適用できる。
次に、その上全面に、絶縁樹脂膜5を、更にその上に保護膜6を積層した様子を図1(3)に示す。絶縁樹脂膜5は、例えば、半硬化状態の熱硬化性エポキシ樹脂をラミネートし、加熱処理で硬化する方法などが適用できる。また保護膜6は、レーザ照射で開口処理を実施したときの樹脂飛散物が、絶縁樹脂の表面に付着するのを防ぐためと、開口後にプラズマ処理を行って、開口部内に多少残存しているスミアを除去するとき、絶縁樹脂膜5表面を保護するための膜である。この保護膜6としては、例えば、ドライフィルムレジストなどの有機材料膜をラミネートして形成することができる。
次に、図2(4)に示すように、保護膜6と絶縁樹脂膜5と同時にレーザ照射してビアホール開口部7を形成する。ビアホール開口部7(の少なくとも底部)は、ダミー膜パターン4の位置に相当するように加工される。このとき、ビアホール開口部7の底部には、
絶縁樹脂膜へのレーザ照射によって、飛散せずに付着したスミア8が残存する。
そして、このスミアをエッチングするためのプラズマ処理を実施して、ダミー膜3とスミア8を除去し、図2(5)に示すように、底部にスミアの無いビアホール開口部7を得る。プラズマ処理は、例えば、酸素と4フッ化炭素ガスの混合ガスを用いて実施できる。
次に、図2(6)に示すように、保護膜6を剥離し、ビアホール9を露出する。
以降、ビアホール9を含めて、例えば、銅の無電界めっきを施して、無電界めっき銅薄膜(電気めっき用通電膜)を表面全体に形成、次いでレジストを塗布してレジストのパターニングをする。そして、レジストパターン開口部に電気銅めっき膜を成長させたのち、レジストパターンを除去して露出した通電膜をエッチングすることで、ビアホール9への埋め込みによるビア形成を含めて絶縁樹脂膜5上への回路配線が完成する。更に、上記の本発明の製造方法の工程を所用回数繰り返すことにより、多層回路基板が形成できる。
次に、上記の本発明の基本的な製造方法に則り、具体的な実施例および比較例を以下に述べる。
(実施例1)
以下のA〜Nの各工程によって実施した。
A.両面銅張積層板(三菱ガス化学製、CCL−EL150)の銅箔表面を有機酸系粗化液(メック製、CZ8101)で粗化。<銅表面の前処理>
B1.カルボキシベンゾトリアゾール(大和化成製、VERZONE C−BTA)の1wt%水溶液で5分間処理後、室内乾燥。<ベンゾトリアゾール誘導体系材料による樹脂膜との密着が低下するダミー膜形成>
C1.石英マスクを通して40Wの低圧水銀灯を5分間照射露光。<ダミー膜のパターニング>
D.絶縁層として、半硬化状態の熱硬化性エポキシ樹脂をラミネートし、180℃、 1
時間の加熱でエポキシ樹脂を硬化。<絶縁樹脂膜の積層>
E.樹脂表面を酸素プラズマで5分間処理。<絶縁樹脂膜表面の前処理>
F.メルカプト系シランカップリング剤(信越シリコーン製、KBW−803)の1wt%水溶液で1分間処理。<保護膜積層のための絶縁樹脂膜表面の前処理>
G.ドライフィルムレジスト(日立化成製、RY3215)をラミネート。<レーザビアホール形成時用の保護層の積層>
H.炭酸ガスレーザを用い、Φ70μmの開口部形成。<ビアホールの形成>
I.酸素とCFの混合比が95:5のガスによる5分間のプラズマ処理。<開口部底部のダミー膜とスミア除去の工程>
J.アミン系のドライフィルム剥離液(アトテック製、RS−2000)でドライフィルムレジストの剥離<保護層の剥離>
K.ロームアンドハース製無電解めっき液を用いて0.3μm厚の無電解めっき銅膜形成<電気めっき用通電膜形成>
L.ドライフィルムレジスト(日立化成製、RY3215)をラミネート。マスクを用いたフォトリソグラフィ技術により、L(ライン)/S(スペース)=10μmのレジストパターンを形成。<電気めっき用レジストパターン形成>
M.レジストパターン開口部に電気めっきで15μm厚の銅を成長・埋め込み。<銅の回路配線パターン成長>
N.アミン系のドライフィルム剥離液(アトテック製、RS−2000)でドライフィルムレジストの除去。<レジストパターンの除去>
以上の工程により、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
(実施例2)
上記、実施例1の工程において、B1.の工程のみを下記のB2の様に変更して実施した。
B2.2−メルカプトベンゾチアゾール(関東化学製)の0.1wt%水溶液で1分間処理後、室内乾燥。<ベンゾチアゾール誘導体系材料による樹脂膜との密着が低下するダミー膜形成>
この工程においても、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
(実施例3)
上記、実施例2の工程において、C1.の工程のみを下記のC2の様に変更して実施した。
C2.メタルマスクを通して酸素プラズマを10分間照射。<ダミー膜のパターニング>
この工程においても、L/S=10μm、厚さ15μmの銅パターンを期待通りに形成できた。
これに対して、以下に比較例を述べる。
(比較例1)
上記の実施例1〜3の工程のうち、B1あるいはB2及びC1あるいはC2の工程、すなわち、樹脂膜との密着が低下するダミー膜の形成及びパターニングを行わず、従来からなされているような、直接絶縁樹脂を積層して、以後のレーザ照射による開口(H工程)と、プラズマによるスミア除去(I工程)を行った。
その結果、5分程度ではスミア除去が不可能で、10分以上のプラズマ処理を行っても、十分なスミア除去ができない状況であった。
(比較例2)
そこで、比較例1のケースで、更にプラズマ処理を継続したところ、凡そ20分程度の処理で、開口部(ビアホール)底部のスミアを含め除去できた。しかしそのときは、保護層として用いていたドライフィルムは全て除去され、露出した絶縁樹脂膜の表面の粗さが、
10点平均表面粗さRzで1.5μmと、保護膜が無い場合での従来のデスミア処理結果とほぼ同程度の大きな粗さとなった。これを用いて、以下、K工程以降の処理を行って、電気めっきによる、L/S=10μm、厚さ15μmの銅パターン形成を試みた。
しかし、樹脂膜表面の大きな粗さに影響で、配線間に樹脂の残渣状突起物が残って、ライン・アンド・スペース構造の配線パターンの形成は不可能であった。
以上の実施例・比較例に見るように、樹脂に対する密着度が大きく低下するダミー膜を、レーザが照射される領域に予めパターニングして導入しておくことで、それが無い条件下でのレーザ照射結果に比べて、スミアがかなり少なくなっており、かつそれも5分程度のプラズマ処理で容易に除去できる。更に、レーザ照射に対する保護膜を樹脂膜上に積層しておくことで、飛散樹脂が樹脂表面に再付着するのを防ぐことができると同時に、スミア除去のためのプラズマ処理の際には、短時間プラズマ処理で済むということも相俟って、保護膜が樹脂表面上に存在し、樹脂表面のプラズマによるダメージを防ぐといった効果がある。
従って、本発明の製造方法によって処理された絶縁樹脂層表面は、粗面化されることな
く、当初の滑らかさを有する状態が確保されている。このため、微細かつ高アスペクト比の導電膜パターン(銅めっきパターン)を問題なく容易に形成可能となることが解った。
今後ともに主たる製造方法であるビルドアップ法による多層回路基板の製造工程において、レーザ照射によるビアホール開口の際に、開口部底部を主として発生するスミアの除去は大きな懸案事項であった。また同時に、今後、更なる高密度配線(銅)パターンを搭載する必要のある絶縁樹脂表面は、これまでの大きなパターンの場合と異なって、粗面化は不要で、むしろ平滑な表面を必要とするようになって来ている。このことから、従来の過マンガン酸カリウムによる化学的処理によるデスミア処理は不適合であり、またそれに代わって単なるプラズマ処理によるデスミア処理では所要時間が大きく、絶縁樹脂表面へのダメージが大きい。
そこで、本発明の製造方法を適用することで、プラズマ処理で容易にスミアを除去可能でかつ樹脂表面を傷めない。その結果高密度・高アスペクト比の銅パターンが形成可能となった。またこの方法の使用化合物材料やパターニング用機材に関しても、容易に入手可能なものであり、導入に関しても非常に容易であると言う特徴を有している。
本発明の製造方法の工程断面図(その1) 本発明の製造方法の工程断面図(その2)
符号の説明
1 基板
2 導電膜(パターン)
3 ダミー膜
4 ダミー膜パターン
5 絶縁樹脂膜
6 保護膜
7 ビアホール開口部
8 スミア
9 ビアホール

Claims (5)

  1. 絶縁基板上に導電膜パターンを形成する工程と、
    前記導電膜パターン上の所定領域にダミー膜パターンを形成する工程と、
    次に前記絶縁基板上全面に絶縁樹脂膜を形成する工程と、
    前記絶縁樹脂膜の前記ダミー膜パターン上の領域にレーザ照射して、前記絶縁樹脂膜に開口部を形成する工程とを有することを特徴とする多層回路基板の製造方法。
  2. 前記絶縁樹脂膜上の全面に更に保護膜を形成する工程を含むことを特徴とする請求項1記載の多層回路基板の製造方法。
  3. 前記開口部を形成する工程後に、プラズマ処理によるスミアを除去する工程を有することを特徴とする請求項1または2記載の多層回路基板の製造方法。
  4. 前記ダミー膜は、銅との反応性に優れた基と前記絶縁樹脂膜に撥水性を持つ基とを有する化合物材料を含むことを特徴とする請求項1記載の多層回路基板の製造方法。
  5. 前記化合物材料は、ベンゾトリアゾール誘導体またはベンゾチアゾール誘導体から選ばれる少なくとも1つの化合物を含むことを特徴とする請求項4記載の多層回路基板の製造
    方法。

JP2008255497A 2008-09-30 2008-09-30 多層回路基板の製造方法 Expired - Fee Related JP5298740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008255497A JP5298740B2 (ja) 2008-09-30 2008-09-30 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008255497A JP5298740B2 (ja) 2008-09-30 2008-09-30 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010087285A true JP2010087285A (ja) 2010-04-15
JP5298740B2 JP5298740B2 (ja) 2013-09-25

Family

ID=42250943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008255497A Expired - Fee Related JP5298740B2 (ja) 2008-09-30 2008-09-30 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5298740B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111375A1 (ja) * 2011-02-18 2012-08-23 富士フイルム株式会社 多層基板の製造方法、デスミア処理方法
CN102833952A (zh) * 2012-09-18 2012-12-19 东莞市若美电子科技有限公司 一种印制线路板hdi产品的除胶方法
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151845A (ja) * 2000-11-16 2002-05-24 Hitachi Chem Co Ltd めっき前処理方法
JP2003249740A (ja) * 2002-02-22 2003-09-05 Sumitomo Heavy Ind Ltd レーザ加工方法及び有孔部材
JP2004235202A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2006080473A (ja) * 2004-08-10 2006-03-23 Fujitsu Ltd 回路基板及びこれに用いる密着層用処理液
JP2008153580A (ja) * 2006-12-20 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151845A (ja) * 2000-11-16 2002-05-24 Hitachi Chem Co Ltd めっき前処理方法
JP2003249740A (ja) * 2002-02-22 2003-09-05 Sumitomo Heavy Ind Ltd レーザ加工方法及び有孔部材
JP2004235202A (ja) * 2003-01-28 2004-08-19 Fujitsu Ltd 配線基板におけるビア形成方法
JP2006080473A (ja) * 2004-08-10 2006-03-23 Fujitsu Ltd 回路基板及びこれに用いる密着層用処理液
JP2008153580A (ja) * 2006-12-20 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111375A1 (ja) * 2011-02-18 2012-08-23 富士フイルム株式会社 多層基板の製造方法、デスミア処理方法
KR20140009312A (ko) * 2011-02-18 2014-01-22 후지필름 가부시키가이샤 다층 기판의 제조 방법, 디스미어 처리 방법
US8898895B2 (en) 2011-02-18 2014-12-02 Fujifilm Corporation Method for producing multilayer substrate and desmearing method
KR101583543B1 (ko) * 2011-02-18 2016-01-08 후지필름 가부시키가이샤 다층 기판의 제조 방법, 디스미어 처리 방법
CN102833952A (zh) * 2012-09-18 2012-12-19 东莞市若美电子科技有限公司 一种印制线路板hdi产品的除胶方法
CN102833952B (zh) * 2012-09-18 2015-05-20 东莞市若美电子科技有限公司 一种印制线路板hdi产品的除胶方法
CN114615811A (zh) * 2020-12-07 2022-06-10 深南电路股份有限公司 一种高精密线路的加工方法及高精密线路板

Also Published As

Publication number Publication date
JP5298740B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
KR101022914B1 (ko) 인쇄회로기판의 제조방법
JP2009295850A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
KR100861619B1 (ko) 방열 인쇄회로기판 및 그 제조방법
JP5310849B2 (ja) 配線基板の製造方法
JP2011171528A (ja) 多層配線基板の製造方法
US20140054069A1 (en) Printed circuit board and method for manufacturing the same
JP5298740B2 (ja) 多層回路基板の製造方法
JP2011139010A (ja) 回路基板およびその製造方法
JP2005159330A (ja) 多層回路基板の製造方法及びこれから得られる多層回路基板、半導体チップ搭載基板並びにこの基板を用いた半導体パッケージ
JP2009123986A (ja) 多層回路基板の製造方法
JP2010205801A (ja) 配線基板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
JP4862682B2 (ja) プリント配線基板及びその製造方法
JP2009117438A (ja) 配線パターンの形成方法および配線基板の製造方法
JP5416724B2 (ja) 複合体、複合体の製造方法及び多層ビルドアップ配線基板の製造方法
JP5407161B2 (ja) 多層回路基板の製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP2015222805A (ja) 印刷配線板およびその製造方法
US20240155760A1 (en) Interconnect substrate and method of making the same
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
KR100911204B1 (ko) 빌드업 고집적 회로기판의 제조방법
JP2022030237A (ja) 配線基板の製造方法、絶縁シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees