JP2017157758A - 配線基板の製造方法および配線基板 - Google Patents

配線基板の製造方法および配線基板 Download PDF

Info

Publication number
JP2017157758A
JP2017157758A JP2016041522A JP2016041522A JP2017157758A JP 2017157758 A JP2017157758 A JP 2017157758A JP 2016041522 A JP2016041522 A JP 2016041522A JP 2016041522 A JP2016041522 A JP 2016041522A JP 2017157758 A JP2017157758 A JP 2017157758A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring board
protective layer
desmear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016041522A
Other languages
English (en)
Other versions
JP6672895B2 (ja
Inventor
智行 羽生
Satoyuki Haniyu
智行 羽生
真一 遠藤
Shinichi Endo
真一 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP2016041522A priority Critical patent/JP6672895B2/ja
Priority to CN201780014239.6A priority patent/CN108781516A/zh
Priority to KR1020187028103A priority patent/KR102125931B1/ko
Priority to US16/080,564 priority patent/US10905012B2/en
Priority to PCT/JP2017/007438 priority patent/WO2017150435A1/ja
Publication of JP2017157758A publication Critical patent/JP2017157758A/ja
Application granted granted Critical
Publication of JP6672895B2 publication Critical patent/JP6672895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】絶縁層表面を粗化することなく適切にデスミア処理を行う。
【解決手段】配線基板の製造工程は、導電層11の上に絶縁層12が積層され、該絶縁層12の上に保護層13が形成され、絶縁層12および保護層13を貫通する貫通孔(ビアホール)12aが形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、上記配線基板材料から保護層13が剥離された配線基板材料に対して、貫通孔12aの底を含む表面に、導電材料からなるめっき層14を形成するめっき工程と、を含む。
【選択図】 図1

Description

本発明は、絶縁層と導電層とが積層されてなる配線基板の製造方法、およびその製造方法によって製造された配線基板に関する。
近年、プリント配線基板に対して多層配線構造の検討が行われている。多層配線基板では、複数の導電層の間に絶縁層が形成されており、導電層間の導通をとるために、絶縁層にはビアホールとよばれる微細な貫通孔が形成される。ビアホール内には、めっき処理などにより導電層が積層される。
ビアホールは、例えばレーザ加工により形成することができるが、ビアホールを形成すると、ビアホールの底にスミアと呼ばれる残渣が発生する。このスミアが残存していると導電層とめっき層との間の接続状態が悪くなり、基板全体の性能に影響を及ぼすこととなる。そこで、従来は、プラズマ処理や薬液処理によりスミアを除去するデスミア処理がなされていた。
特許文献1には、めっき層を絶縁層に強固に結合させるためのカップリング剤を絶縁層に有効に結合させるために、絶縁層表面部に水酸基を形成可能な粒子を埋め込む点が開示されている。ここでは、絶縁層表面部に埋め込んだ粒子が除去されないように、絶縁層表面に保護層を取り付け、当該保護層を取り付けたままビアホールを形成し、薬液によるデスミア処理(ウェットデスミア処理)もしくはプラズマによるデスミア処理(プラズマデスミア処理)を行った後、保護層を除去している。
特開2011−171528号公報
近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。しかしながら、絶縁層の表面が荒れていると、その上に形成する配線パターン、特に、L/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。
上記特許文献1に記載の技術では、絶縁層表面に保護層を付したままデスミア処理を行うとしているが、デスミア処理としてウェットデスミア処理やプラズマデスミア処理を採用しているため、適切に絶縁層表面の粗化を抑制することができない。
絶縁層と保護層との間には、僅かに隙間が形成される。そのため、ウェットデスミア処理の場合、薬液が絶縁層と保護層との間に侵入し、ビアホールの周辺において不所望な絶縁層表面の荒れが生じる場合がある。また、場合によっては保護層が絶縁層表面から剥離し、絶縁層の表面全体が荒れてしまう。プラズマデスミア処理の場合には、保護層がプラズマに曝されることで保護層の端部が浮いてしまい、保護層が浮いた部分の絶縁層がプラズマによりエッチングされて荒れてしまう場合がある。
そこで、本発明は、絶縁層表面を粗化することなく適切にデスミア処理を行うことを課題とする。
上記課題を解決するために、本発明に係る配線基板の製造方法の一態様は、導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成され、前記保護層および前記絶縁層を貫通する貫通孔が形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、前記配線基板材料から前記保護層が剥離された前記配線基板材料に対して、前記貫通孔の底を含む表面に、導電材料からなるめっき層を形成するめっき工程と、を含む。
このように、紫外線によるデスミア処理を行うので、保護層の浮きや剥離を生じさせることがなく、適切に絶縁層表面を保護しつつ、貫通孔(ビアホール)のスミアを除去することができる。したがって、絶縁層表面の粗化を抑制することができ、微細配線パターンの形成が可能な配線基板を作製することができる。さらに、紫外線によるデスミア処理を行うことで、ビアホールの形状を維持したまま適切にデスミア処理を行うことができるので、高密度(高集積)な微細配線基板の作製も可能となる。
また、上記の配線基板の製造方法において、前記光照射工程の後に、前記配線基板材料から前記保護層を剥離する剥離工程をさらに含んでいてもよい。このように、光照射工程中は保護層を付したままとし、光照射工程の後に保護層を剥離するので、確実に絶縁層表面の粗化を抑制することができる。
さらに、上記の配線基板の製造方法において、前記導電層の上に前記絶縁層が積層され、該絶縁層の上に前記保護層が形成された前記配線基板材料に対してレーザ光を照射することにより、前記保護層および前記絶縁層を貫通する前記貫通孔を形成する貫通工程をさらに含んでいてもよい。このように、保護層を付したまま配線基板材料に対してビアホールを形成することで、ビアホールの小径化および小テーパー化を実現することができる。したがって、この貫通工程の後に光照射工程を行うことで、小径化および小テーパー化されたビアホールの形状を維持したままデスミア処理を行うことができる。
また、本発明に係る配線基板の一態様は、上記のいずれかの配線基板の製造方法により製造される。これにより、当該配線基板は、高密度(高集積)な微細配線基板とすることができる。
本発明によれば、絶縁層表面を粗化することなく、また、ビアホールの形状を維持したまま適切にデスミア処理を行うことができるので、高密度(高集積)な微細配線基板を製造することができる。
第一の実施形態の配線基板の製造方法を示す図である。 デスミア処理後の配線基板の製造方法を示す図である。 ウェットデスミア処理の問題点を説明する図である。 プラズマデスミア処理の問題点を説明する図である。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は、本実施形態の配線基板の製造方法を示す図である。本実施形態において、製造対象の配線基板は、コア基板上に導電層(配線層)と絶縁層とを積層してなる多層配線基板である。コア基板は、例えばガラスエポキシ樹脂などによって構成されている。導電層(配線層)を構成する材料としては、例えば、銅、ニッケル、金、亜鉛などを用いることができる。
絶縁層は、例えば無機物質よりなる粒状フィラーが含有された樹脂などによって構成されている。このような樹脂としては、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、ポリエステル樹脂などを用いることができる。また、粒状フィラーを構成する材料としては、例えば、シリカ、アルミナ、マイカ、珪酸塩、硫酸バリウム、水酸化マグネシウム、酸化チタンなどを用いることができる。
多層配線基板を製造する場合、先ず、図1(a)に示すように、導電層11と絶縁層12とが積層されてなる配線基板材料を形成する。導電層11の上に絶縁層12を形成する方法としては、液状の熱硬化性樹脂中に粒状フィラーが含有されてなる絶縁層形成材料を塗布した後、当該絶縁層形成材料を硬化処理する方法や、粒状フィラーが含有された絶縁シートを熱圧着等によって貼り合わせる方法などを利用することができる。絶縁層12の表面には、導電層11の上に絶縁層12を形成する過程で絶縁層12を保護するために用いられる保護層13が形成されている。保護層13は、例えばPETフィルムなどにより構成することができる。
次に、図1(b)に示すように、絶縁層12を、保護層13の上からレーザLを照射して加工することにより、導電層11に到達する深さのビアホール(貫通孔)12aを形成する。レーザ加工の方法としては、CO2レーザを用いる方法や、UVレーザを用いる方法などを利用することができる。このように、保護層13を介して絶縁層12を貫通するビアホール12aを形成することで、保護層13を絶縁層12から剥離してからビアホール12aを形成する場合よりも形の良いビアホール12aが得られる。
ここで、ビアホール12aの形が良いとは、ビアホール12aの内壁面(サイドウォール)のテーパー角が小さく、ビアホール12aが円柱形状に近い形状を有することをいう。レーザ加工によりビアホール12aを形成する場合、レーザ光を集光させて配線基板材料に照射する。本実施形態のように、保護層13を付したまま配線基板材料にビアホール12aを形成する場合、保護層13が剥離された配線基板材料にビアホール12aを形成する場合と比較して、保護層13の厚みの分だけ焦点距離を長くすることができる。そのため、保護層13を付したまま配線基板材料にビアホール12aを形成すると、テーパー角の小さい形の良いビアホール12aが得られる。
ビアホール12aを形成すると、絶縁層12におけるビアホール12aのサイドウォール、保護層13の表面におけるビアホール12aの周辺領域、およびビアホール12aの底部、即ち導電層11におけるビアホール12aによって露出した部分などには、絶縁層12を構成する材料に起因するスミア(残渣)Sが生じる。
そこで、図1(c)に示すように、スミアSを除去する処理(デスミア処理)を行う。本実施形態では、デスミア処理として、被処理部分に対して紫外線(UV)を照射することでスミアSを除去する、所謂フォトデスミア処理を用いる。より具体的には、デスミア処理では、配線基板材料の被処理部分に対して上記の紫外線を照射する光照射処理(フォトデスミア処理)と、この光照射処理の後、配線基板材料に物理的振動を与える物理的振動処理とを行う。なお、本実施形態では、保護層13を絶縁層12に取り付けたままデスミア処理を行う。
ここで、フォトデスミア処理について詳細に説明する。
フォトデスミア処理は、例えば大気などの酸素を含む雰囲気下において行うことができる。紫外線光源としては、波長220nm以下、好ましくは190nm以下の紫外線(真空紫外線)を出射する種々のランプを利用できる。例えば、紫外線光源としては、キセノンガスを封入したキセノンエキシマランプ(ピーク波長172nm)、低圧水銀ランプ(185nm輝線)などを用いることができる。なかでも、デスミア処理に用いる紫外線光源としては、例えばキセノンエキシマランプが好適である。ここで、波長220nm以下としたのは、紫外線の波長が220nmを超える場合には、樹脂などの有機物質に起因するスミアを分解除去することが困難となるためである。
有機物質に起因するスミアは、フォトデスミア処理において、波長220nm以下の紫外線を照射することにより、紫外線のエネルギーおよび紫外線の照射に伴って生ずるオゾンや活性酸素によって分解される。また、無機物質に起因するスミア、具体的にはシリカやアルミナは、紫外線が照射されることによって脆いものとなる。なお、紫外線の照度や紫外線の照射時間などは、スミアSの残留状態などを考慮して適宜設定することができる。
次に、フォトデスミア処理(光照射処理)で残ったスミアSを除去するために、配線基板材料に物理的振動を与える不図示の物理的振動処理が行われる。物理的振動処理は、例えば超音波振動処理によって行うことができる。超音波振動処理における超音波の周波数は、例えば20kHz以上70kHz以下であることが好ましい。超音波の周波数が70kHzを超えると、無機物質に起因するスミアを破壊して配線基板材料から離脱させることが困難となるためである。
このような超音波振動処理においては、超音波の振動媒体として、水などの液体および空気などの気体を用いることができる。
具体的に説明すると、振動媒体として例えば水等を用いる場合には、配線基板材料を、当該水中に浸漬し、この状態で、当該水を超音波振動させることにより、超音波振動処理を行うことができる。超音波の振動媒体として液体を用いる場合には、超音波振動処理の処理時間は、例えば10秒間〜600秒間である。
また、振動媒体として空気を用いる場合には、圧縮空気を超音波振動させながら配線基板材料に吹きつけることにより、超音波振動処理を行うことができる。ここで、圧縮空気の圧力は、例えば0.2MPa以上であることが好ましい。また、圧縮空気による超音波振動処理の処理時間は、例えば5秒間〜60秒間である。
フォトデスミア処理および物理的振動処理は、上記の順でそれぞれ1回ずつ行ってもよいが、フォトデスミア処理および物理的振動処理を交互に繰り返して行うことが好ましい。ここで、フォトデスミア処理および物理的振動処理の繰り返し回数は、各フォトデスミア処理における紫外線の照射時間などを考慮して適宜設定されるが、例えば1回〜5回である。
このように、フォトデスミア処理において、酸素を含む処理気体に紫外線を照射することにより、オゾンや活性酸素が生じ、有機物質に起因するスミアSは、オゾンや活性酸素によって分解されてガス化される。その結果、有機物質に起因するスミアSは、その大部分が除去される。このとき、無機物質に起因するスミアSは、有機物質に起因するスミアSの除去により露出し、さらに、紫外線が照射されることによって脆いものとなる。そして、その状態のスミアSに物理的振動処理を施すことにより、露出した無機物質に起因するスミアSや有機物質に起因するスミアSの残部は、振動による機械的作用によって破壊され、除去される。或いは、無機物質に起因するスミアSの収縮や、各スミアSに紫外線を照射したときに発生する熱膨張の差などによって、スミア間にわずかな隙間が生じ、無機物質に起因するスミアSは、物理的振動処理を施すことにより配線基板材料から離脱する。その結果、配線基板材料から無機物質に起因するスミアSと、有機物質に起因するスミアSとが完全に除去される。
また、本実施形態におけるデスミア処理によれば、配線基板材料に対して光照射処理および物理的振動処理を行えばよいので、廃液処理が必要となる薬品を用いなくてよい。
フォトデスミア処理が完了すると、図1(d)に示すように、絶縁層12の上面から保護層13を剥離する。
保護層13を剥離した後は、図2(a)に示すように、絶縁層12の上面およびビアホール12aの内面に、めっき層の下地となる50nm程度のシード層14を形成する。シード層14の形成方法としては、例えばTi(チタン)を用いたスパッタリング(SP)を用いることができる。次に、図2(b)に示すように、シード層14の上にレジストパターンRを形成する。レジストパターンRの形成方法としては、例えば、シード層14の上にレジストを塗布した後、露光・現像によってパターンを形成する方法を用いることができる。
次に、図2(c)に示すように、シード層14の上に、例えば電解めっきにより、ビアホール12a内からレジストパターンRの開口部にかけてめっき層15を形成する。めっき層15としては、例えば、Cu(銅)などからなる層(20μm〜50μm程度)を用いることができる。このようにして形成されるめっき層15は、導電層11の上層の配線層となるものであり、ビアホール12aの底で導電層11に接続される。その後、図2(d)に示すように、レジストパターンRを除去し、次いで、図2(e)に示すように、めっき層15をマスクにしてシード層14を除去(フラッシュエッチング)する。その後は、めっき層15の上から絶縁層がラミネートされる(不図示)。
なお、図1に示す各工程のうち、図1(b)に示す工程が、貫通孔を形成する貫通工程に対応し、図1(c)に示す工程が、酸素を含んだ雰囲気中で紫外線を照射する光照射工程に対応している。また、図2(c)に示す工程が、導電材料からなるめっき層を形成するめっき工程に対応している。
このように、本実施形態では、導電層11の上に絶縁層12が積層され、該絶縁層12の上に保護層13が形成され、保護層13および絶縁層12を貫通する貫通孔(ビアホール)12aが形成された配線基板材料に対して、フォトデスミア処理を行う。つまり、保護層13をマスクにして配線基板材料に対して紫外線を照射することで、ビアホール12a内をデスミア処理する。そして、フォトデスミア処理によってスミアSを除去した後、絶縁層12の上から保護層13を剥離し、めっき層15を形成する。
したがって、フォトデスミア処理中は保護層13によって絶縁層12表面を保護し、絶縁層12表面の粗化を抑制することができる。また、デスミア処理として紫外線を用いたフォトデスミア処理を行うので、ビアホール12aの形状を維持したまま適切にスミアを除去することができる。
従来、デスミア処理としては、過マンガン酸カリウム溶液などの薬液によるデスミア処理(ウェットデスミア処理)や、プラズマによるデスミア処理(プラズマデスミア処理)が行われていた。しかしながら、これら従来のデスミア処理においては、ビアホールの形状を維持したままデスミア処理を行うことができない。
図3は、ウェットデスミア処理の説明図であり、図4は、プラズマデスミア処理の説明図である。ここでは、導電層111の上に絶縁層112が積層され、絶縁層112の上に保護層113が形成され、保護層113および絶縁層112を貫通するビアホール112aが形成された配線基板材料100に対して、それぞれデスミア処理を行った場合について説明する。
図3(a)に示すように、配線基板材料100を過マンガン酸カリウム溶液などの薬液に浸した場合、ビアホール112a内が薬液によって荒らされ、ビアホール112aの形状が崩れてしまう。また、このウェットデスミア処理の場合、図3(b)に示すように、絶縁層112と保護層113との間に形成された僅かな隙間から上記溶液が侵入することで、ビアホール112aの周辺において絶縁層112の表面が荒れてしまう。場合によっては、保護層113が絶縁層112から剥がれてしまい、保護層113が絶縁層112から剥離された状態でウェットデスミア処理がなされることで、図3(c)に示すように絶縁層112の表面全体が荒れてしまう虞もある。
また、図4(a)に示すように、配線基板材料100をプラズマPに曝した場合、保護層113がプラズマPに曝されることで、図4(b)に示すように、保護層113の端部が浮いてしまう。すると、保護層113が浮いた部分の絶縁層112がプラズマPによりエッチングされ、ビアホール112aの形状が崩れてしまう。
これに対して、本実施形態では、デスミア処理としてフォトデスミア処理を行うため、ビアホールの内壁面やビアホールの開口部周辺が侵食されることがなく、ビア形状を維持することができる。また、フォトデスミア処理の場合、保護層13の浮きや剥離が生じないため、フォトデスミア処理が終了するまで、絶縁層12上に保護層13を適切に取り付けておくことができる。そのため、絶縁層12表面の粗化を確実に抑制することができる。
近年、半導体素子は小型化傾向にあり、配線基板も微細化が求められている。ところが、絶縁層表面が荒れていると、絶縁層の上に、例えばL/S(ライン/スペース)=10/10μm以下の微細配線パターンが立たなくなり、配線基板を微細化することができない。これに対して本実施形態では、上述したように絶縁層12の表面が粗化することを抑制し、絶縁層12表面を平滑に保つことができる。したがって、平滑に保たれた絶縁層12表面に配線パターンを形成することができる。そのため、絶縁層12上に微細配線パターンを立たせることができ、微細配線基板を適切に作製することができる。
さらに、配線基板は更なる高密度化(高集積化)の要望に伴い、配線パターンの細線化だけでなく、ビアホールの小径化も望まれており、特に小テーパー化、即ち円柱形状に近いビアホールが望まれている。本実施形態では、導電層11の上に絶縁層12が積層され、絶縁層12の上に保護層13が形成された配線基板材料に対してレーザ光を照射することにより、保護層13および絶縁層12を貫通する貫通孔(ビアホール)12aを形成する。このように、保護層13を介してレーザ加工によりビアホール12aを形成するので、ビア形状の小径化および小テーパー化を実現することができる。
ところで、ウェットデスミア処理は、過マンガン酸カリウム溶液などの薬液を用いるため、小径ビアをデスミア処理しようとした場合、薬液がビア内に浸透しにくく、適切にスミアが除去できない虞がある。また、プラズマデスミア処理は、指向性の高いプラズマを用いるため、小テーパー化されたビアをデスミア処理しようとした場合、サイドウォールのスミアが除去しにくい。
これに対して、本実施形態では、酸素を含む処理気体の雰囲気中で紫外線を照射するフォトデスミア処理を行う。このフォトデスミア処理では、オゾンや酸素ラジカル等の活性種を発生させ、ビアホール内に侵入させることができる。そのため、小径化および小テーパー化されたビアホールであっても、ビア形状を維持したまま適切にスミアを除去することができる。したがって、信頼性の高い高密度(高集積)な微細配線基板の作製が可能となる。
なお、上記実施形態においては、フォトデスミア処理の後に物理的振動処理を行う場合について説明したが、物理的振動処理は必須ではない。例えば絶縁層がフィラーを有さない絶縁層である場合などには物理的振動処理を省略することができる。
また、ビアホール12aを形成する方法は、レーザ加工に限定されるものではなく、例えばドリル加工などを用いてもよい。ビアホール12aを形成する方法は、ビアホール12aの開口径などに応じて適宜選択可能である。
(実施例)
次に、本発明の効果を確認するために行った実施例について説明する。
<配線基板材料>
先ず、ガラスエポキシ樹脂と銅からなるプリプレグのコア材に、25μmのエポキシ樹脂を両面真空ラミネートし、高圧プレスとベーキングにより作成した積層体を用意した。表面にPETフィルムによる保護層が設けられた積層体に、ビア加工機(CO2レーザもしくはUVレーザ)によってレーザ加工を施すことにより、ブラインドビアを、500μmピッチで格子状に作成した。ビア開口径は、φ50μmとした。このようにして、配線基板材料を得た。
<実施例>
上記配線基板材料に対し、保護層(PET)を取り付けたまま、波長172nmの紫外線を用いたフォトデスミア処理を施した。
<比較例1>
上記配線基板材料に対し、保護層(PET)を剥離した後、波長172nmの紫外線を用いたフォトデスミア処理を施した。
<比較例2>
上記配線基板材料に対し、保護層(PET)を取り付けたまま、プラズマを利用したプラズマデスミア処理を施した。
<比較例3>
上記配線基板材料に対し、保護層(PET)を取り付けたまま、過マンガン酸液を利用したウェットデスミア処理を施した。
上記の実施例、比較例1〜3について、デスミア処理前後のビアの開口径Dtop(Diameter±3σ)[μm]、ビア底の径Dbtm(Diameter±3σ)[μm]、基板のビア周辺部の表面粗さRa[nm]をそれぞれ測定した。その結果を表1に示す。ここで、ビア周辺部の表面粗さRaは、JIS B0601に準拠して測定された算術平均粗さである。なお、表1においては、デスミア処理前(Before)のビアの開口径をDtopB、デスミア処理前(Before)のビア底の径をDbtmB、デスミア処理後(After)のビアの開口径をDtopA、デスミア処理後(After)のビア底の径をDbtmAとしている。また、表1には、ビアの開口径Dtopおよびビア底の径Dbtmのデスミア処理前後の変化を直径比(処理後/処理前)として示した。
さらに、上記の実施例、比較例1〜3について、デスミア処理前後のビアホールのテーパー角度TA[°]およびこれらの比率をそれぞれ測定した。その結果を表2に示す。ここで、テーパー角TAは、JIS B0612に準拠して算出した値である。なお、表2においては、デスミア処理前(Before)のビアホールのテーパー角度をTAB、デスミア処理後(After)のビアホールのテーパー角度をTAA、これらの比率をTAA/TABとしている。
Figure 2017157758
Figure 2017157758
表1に示すように、デスミア処理前のビア径および表面粗さは、全ての例においてほぼ同等の値である。
表1に示した直径比より、実施例、比較例1のフォトデスミア処理では、デスミア処理後にビア開口側とビア底側とで径が広がっているが、その拡大量は小さいことがわかる。また、ビア開口径Dtopとビア底径Dbtmとは、それぞれ同程度の比率で拡大しており、表2に示したビアホールのデスミア処理前のテーパー角TABからデスミア処理後のテーパー角TAAの変化を表したTAA/TABの値も小さく、ビア形状が相似形に拡大しているといえる。すなわち、ビア形状を良好に維持しているといえる。
比較例2のプラズマデスミア処理では、デスミア処理後にビア開口側とビア底側とで大きく径が広がっている。また、表1の直径比よりビア底径Dbtmの拡大比率よりも、ビア開口径Dtopの拡大比率の方が大きく、表2のTAA/TABの値も大きく、デスミア処理後にビア形状のテーパー角度が大きくなっていることがわかる。すなわち、ビア形状は維持されていない。
比較例3のウェットデスミア処理では、デスミア処理後のビア径は、全ての例の中で最も大きく拡大しており、ビア形状のテーパー角度も大きくなっている。すなわち、ビア形状は維持されていない。
また、デスミア処理後の基板のビア周辺部の表面粗さについては、実施例のフォトデスミア処理では、デスミア処理中に保護層が剥がれることもなく、保護層によって基板表面を保護したままデスミア処理を行うことができたために、ビア周辺部の表面粗さを維持することができている。
比較例1のフォトデスミア処理では、絶縁層表面が保護層の保護作用を受けていないため、若干表面が荒れている。ただし、表面の荒れ方は小さく、適度な荒れといえる。これに対して、比較例2のプラズマデスミア処理および比較例3のウェットデスミア処理では、フォトデスミア処理と比較してビア周辺部の表面の荒れ方が非常に大きい。つまり、プラズマデスミア処理やウェットデスミア処理では、絶縁層表面に保護層を取り付けてデスミア処理を行っても、デスミア処理中に保護層がビア周辺部で浮いてしまったり、或いは全て剥離されてしまったりして、ビア周辺のみならず、基板表面全体が大きく荒らされてしまう虞があるといえる。
このように、実施例のフォトデスミア処理では、保護層が剥がれることなく、絶縁層表面の粗化を確実に抑制できることが確認できた。また、フォトデスミア処理は、ウェットデスミア処理やプラズマデスミア処理と比較して、保護層による保護作用を受けなくても基板表面の粗化を抑制できることが確認できた。つまり、実施例のフォトデスミア処理では、保護層の保護作用を受けないビアホール内についても粗化が抑制され、ビア形状を維持できることが確認できた。
以上説明したように、導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成された配線基板材料に対してレーザ光を照射して、保護層および絶縁層を貫通するビアホールを形成することで、ビアホールの小径化および小テーパー化を実現することができる。また、上記のビアホールが形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射するフォトデスミア処理を行うことで、小径化および小テーパー化されたビアホールの形状および表面粗さを維持しつつ、適切にデスミア処理を行うことができる。したがって、配線基板の微細化および高密度化(高集積化)を実現することができる。
11…導電層、12…絶縁層、12a…ビアホール、13…保護層、14…シード層、15…めっき層、L…レーザ、R…レジストパターン、S…スミア

Claims (4)

  1. 導電層の上に絶縁層が積層され、該絶縁層の上に保護層が形成され、前記保護層および前記絶縁層を貫通する貫通孔が形成された配線基板材料に対して、酸素を含んだ雰囲気中で紫外線を照射する光照射工程と、
    前記配線基板材料から前記保護層が剥離された前記配線基板材料に対して、前記貫通孔の底を含む表面に、導電材料からなるめっき層を形成するめっき工程と、を含むことを特徴とする配線基板の製造方法。
  2. 前記光照射工程の後に、前記配線基板材料から前記保護層を剥離する剥離工程をさらに含むことを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記導電層の上に前記絶縁層が積層され、該絶縁層の上に前記保護層が形成された前記配線基板材料に対してレーザ光を照射することにより、前記保護層および前記絶縁層を貫通する前記貫通孔を形成する貫通工程をさらに含むことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記請求項1から3のいずれか1項に記載の配線基板の製造方法により製造された配線基板。
JP2016041522A 2016-03-03 2016-03-03 配線基板の製造方法 Active JP6672895B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016041522A JP6672895B2 (ja) 2016-03-03 2016-03-03 配線基板の製造方法
CN201780014239.6A CN108781516A (zh) 2016-03-03 2017-02-27 布线基板的制造方法及布线基板
KR1020187028103A KR102125931B1 (ko) 2016-03-03 2017-02-27 배선 기판의 제조 방법 및 배선 기판
US16/080,564 US10905012B2 (en) 2016-03-03 2017-02-27 Method for producing wiring board, and wiring board
PCT/JP2017/007438 WO2017150435A1 (ja) 2016-03-03 2017-02-27 配線基板の製造方法および配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016041522A JP6672895B2 (ja) 2016-03-03 2016-03-03 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017157758A true JP2017157758A (ja) 2017-09-07
JP6672895B2 JP6672895B2 (ja) 2020-03-25

Family

ID=59742991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016041522A Active JP6672895B2 (ja) 2016-03-03 2016-03-03 配線基板の製造方法

Country Status (5)

Country Link
US (1) US10905012B2 (ja)
JP (1) JP6672895B2 (ja)
KR (1) KR102125931B1 (ja)
CN (1) CN108781516A (ja)
WO (1) WO2017150435A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI829833B (zh) * 2018-12-20 2024-01-21 日商力森諾科股份有限公司 配線基板及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344144A (ja) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd 多層配線板の製造方法および多層配線板および表面保護用フィルム
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2009246233A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 多層回路基板の製造方法
JP2010010639A (ja) * 2008-05-27 2010-01-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2015093216A1 (ja) * 2013-12-18 2015-06-25 ウシオ電機株式会社 アッシング装置およびアッシング方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08180757A (ja) * 1994-12-21 1996-07-12 Nitto Denko Corp 接点部の形成方法
JP2000294921A (ja) * 1999-04-01 2000-10-20 Victor Co Of Japan Ltd プリンス基板及びその製造方法
CN101668388A (zh) * 2008-09-05 2010-03-10 欣兴电子股份有限公司 解决激光通孔双边对位精度偏移的通孔线路板的制造方法
CN101808477A (zh) 2009-02-17 2010-08-18 欣兴电子股份有限公司 线路板的制作方法
US20110171528A1 (en) * 2010-01-12 2011-07-14 Oladeji Isaiah O Solid state electrolytes having high lithium ion conduction
JP2011171528A (ja) * 2010-02-19 2011-09-01 Fujitsu Ltd 多層配線基板の製造方法
FR2989618A1 (fr) * 2012-04-24 2013-10-25 Skf Aerospace France Dispositif de renfort destine a ameliorer le comportement d'au moins une partie d'une piece composite
CN104838732B (zh) 2012-12-27 2017-11-10 优志旺电机株式会社 除渣处理方法及除渣处理装置
JP2015086267A (ja) * 2013-10-29 2015-05-07 Jx日鉱日石エネルギー株式会社 インデン系共重合体、水素化インデン系共重合体、熱可塑性樹脂組成物、及びインデン系共重合体の製造方法
US9342966B2 (en) * 2014-09-29 2016-05-17 International Business Machines Corporation Determining a restricted apparatus with respect to a location
JP6160656B2 (ja) 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344144A (ja) * 2001-03-14 2002-11-29 Toppan Printing Co Ltd 多層配線板の製造方法および多層配線板および表面保護用フィルム
JP2004055618A (ja) * 2002-07-16 2004-02-19 Kanegafuchi Chem Ind Co Ltd 多層プリント配線板の製造方法
JP2009246233A (ja) * 2008-03-31 2009-10-22 Fujitsu Ltd 多層回路基板の製造方法
JP2010010639A (ja) * 2008-05-27 2010-01-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
WO2015093216A1 (ja) * 2013-12-18 2015-06-25 ウシオ電機株式会社 アッシング装置およびアッシング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020241645A1 (ja) * 2019-05-31 2020-12-03 凸版印刷株式会社 多層配線基板及びその製造方法
US11917751B2 (en) 2019-05-31 2024-02-27 Toppan Inc. Multilayer wiring board and method of producing the same

Also Published As

Publication number Publication date
US10905012B2 (en) 2021-01-26
JP6672895B2 (ja) 2020-03-25
KR102125931B1 (ko) 2020-06-23
WO2017150435A1 (ja) 2017-09-08
US20200113061A1 (en) 2020-04-09
CN108781516A (zh) 2018-11-09
KR20180117679A (ko) 2018-10-29

Similar Documents

Publication Publication Date Title
JP4126038B2 (ja) Bgaパッケージ基板及びその製作方法
US7488428B2 (en) Method for forming stacked via-holes in printed circuit boards
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2010010639A (ja) 配線基板及びその製造方法
KR102009255B1 (ko) 배선 기판의 제조 방법, 배선 기판 및 배선 기판 제조 장치
JP2011119501A (ja) 多層基板の製造方法
JP6778667B2 (ja) 印刷配線板およびその製造方法
WO2017150435A1 (ja) 配線基板の製造方法および配線基板
JP2006080349A (ja) 基板製造方法および回路基板
JP2013168613A (ja) 積層基板の製造方法および積層基板構造
JP5874720B2 (ja) 配線基板材料のデスミア処理方法、配線基板材料の製造方法および複合絶縁層形成材料
JP6401136B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP2008205070A (ja) プリント配線基板及びその製造方法
JP6422837B2 (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
JP2006203074A (ja) 回路基板の製造方法および回路基板
JP2017092498A (ja) 配線基板の製造方法、配線基板及び配線基板製造装置
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JP6531556B2 (ja) 配線基板の製造方法、および配線基板
JP2017157634A (ja) 配線基板の製造方法および配線基板
JP4176105B2 (ja) プリント配線板
JP2013254760A (ja) 高密度微細配線プリント基板の製造方法
KR20090050451A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200217

R151 Written notification of patent or utility model registration

Ref document number: 6672895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250