JP2009214608A - 電動パワーステアリング装置 - Google Patents

Abstract

【課題】レジスタおよびＲＯＭに異常がある場合でも低コストな構成で操舵補助処理を継続することが可能な電動パワーステアリング装置を提供することを目的とする。
【解決手段】ＲＯＭ１０２は、複数のレジスタＲ０〜Ｒ７を使用する第１のプログラム２０１ａが格納される第１の領域１０２ａと、複数のレジスタＲ０〜Ｒ７のうち、第１のレジスタ群Ｒ０〜Ｒ３を使用しない第２のプログラム２０１ｂが格納される第２の領域１０２ｂと、複数のレジスタＲ０〜Ｒ７のうち、第２のレジスタ群Ｒ４〜Ｒ８を使用しない第３のプログラム２０１ｃが格納される第３の領域１０２ｃとを有する。
【選択図】 図３

Description

本発明は、電動パワーステアリング装置に関し、詳細には、レジスタおよびＲＯＭに異常が発生した場合でも操舵補助処理を継続することが可能な電動パワーステアリング装置に関する。

乗用車やトラック等の車両の操舵力を軽減するため、操舵補助モータによって操舵を補助する、いわゆる電動パワーステアリング（ＥＰＳ：Electric Power Steering）装置がある。電動パワーステアリング装置では、操舵補助モータの駆動力を、減速機を介してギヤまたはベルト等の伝送機構により、ステアリングシャフトまたはラック軸に補助力を付与するようになっている。かかる電動パワーステアリング装置は、操舵補助トルクを正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、電流指令値とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデューティー比の調整で行っている。

かかる電動パワーステアリング装置を搭載する車両の大型化のため、電動パワーステアリング装置の高出力化が進み、操舵補助モータのモータトルクの増大・大電流化が加速している。従来、電動パワーステアリング装置に何らかの異常が発生した場合には、操舵アシストを停止していた。軽自動車等では、電動パワーステアリング装置が作動していない場合でもある程度の操舵が可能であるが、リッターカー以上では操舵に大きな力が必要になるため、異常発生後も電動パワーステアリング装置による操舵アシストを継続することが望まれる。

例えば、特許文献１の電動パワーステアリング装置では、Ｒ０〜Ｒ７までのレジスタに基準データを順次コピーしてゆき、最後のレジスタ値と基準データ値とを比較して、レジスタの異常を判定し、レジスタ異常検出後は操舵アシストを停止させる構成である。しかしながら、特許文献１では、異常が検出されたレジスタをプログラムから切り離すことができないため、レジスタ異常検出後は、操舵アシストを停止させるしかなく、操舵アシストを継続することができないという問題がある。

また、特許文献２では、ＲＯＭ異常を検出し、ＲＯＭ異常が重要なロジックに生じたときには動作を停止し、重要でないロジックに生じたときには動作を継続させる構成である。しかしながら、特許文献２では、重要なロジックが記録されたＲＯＭが２重化されていないため、重要なロジックの異常が検出されたＲＯＭを切り替えることができず、動作を停止してしまうという問題がある。

特開２００２−２５９１５３号公報 特開平３−２７４４７２号公報

本発明は、上記に鑑みてなされたものであり、レジスタおよびＲＯＭに異常がある場合でも低コストな構成で操舵補助処理を継続することが可能な電動パワーステアリング装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、車両のステアリング系に発生する操舵トルクおよび前記車両の速度に基づいて演算した操舵補助指令値と、前記ステアリング系に操舵補助力を付与する操舵補助モータの電流検出値とに基づいて、前記操舵補助モータを制御する電動パワーステアリング装置において、プログラムを実行して、前記操舵補助モータを制御する制御手段と、前記制御手段が演算等を行う場合に使用する複数のレジスタと、前記制御手段が実行する前記プログラムを格納するＲＯＭと、を備え、前記ＲＯＭは、前記複数のレジスタを使用するプログラムが格納される第１の領域と、前記複数のレジスタのうち、所定のレジスタ群を使用しないプログラムが格納される第２の領域とを有することを特徴とする。

また、本発明の好ましい態様によれば、さらに、前記複数のレジスタの異常を検出するレジスタ異常検出手段を備え、前記レジスタ異常検出手段が前記所定のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第２の領域に使用を切り替えることが望ましい。

また、本発明の好ましい態様によれば、さらに、前記ＲＯＭの異常を検出するＲＯＭ異常検出手段を備え、前記ＲＯＭ異常検出手段が前記ＲＯＭの第１の領域の異常を検出した場合には、前記制御手段は、前記第２の領域に使用を切り替えることが望ましい。

また、本発明の好ましい態様によれば、前記ＲＯＭは、さらに、前記複数のレジスタのうち、前記所定のレジスタ群とは異なる第２のレジスタ群を使用しないプログラムが格納される第３の領域を有することが望ましい。

また、本発明の好ましい態様によれば、さらに、前記複数のレジスタの異常を検出するレジスタ異常検出手段を備え、前記レジスタ異常検出手段が前記所定のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第２の領域に使用を切り替え、また、前記レジスタ異常検出手段が前記複数のレジスタのうち、前記第２のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第３の領域に使用を切り替えることが望ましい。

本発明によれば、車両のステアリング系に発生する操舵トルクおよび前記車両の速度に基づいて演算した操舵補助指令値と、前記ステアリング系に操舵補助力を付与する操舵補助モータの電流検出値とに基づいて、前記操舵補助モータを制御する電動パワーステアリング装置において、プログラムを実行して、前記操舵補助モータを制御する制御手段と、前記制御手段が演算等を行う場合に使用する複数のレジスタと、前記制御手段が実行する前記プログラムを格納するＲＯＭと、を備え、前記ＲＯＭは、前記複数のレジスタを使用するプログラムが格納される第１の領域と、前記複数のレジスタのうち、所定のレジスタ群を使用しないプログラムが格納される第２の領域とを有することとしたので、レジスタおよびＲＯＭに異常がある場合でも、低コストな構成で操舵助処理を継続することが可能な電動パワーステアリング装置を提供することが可能になるという効果を奏する。

以下に、この発明につき図面を参照しつつ詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。また、下記実施例における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。

図１は、電動パワーステアリング装置の一般的な構成を示す図である。図１において、操向ハンドル１のコラム軸２は減速ギヤ３、ユニバーサルジョイント４ａおよび４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクＴを検出するトルクセンサ１０が設けられており、操向ハンドル１の操舵力を補助する操舵補助モータ２０が、減速ギヤ３を介してコラム軸２に連結されている。ここで、操舵補助モータ２０は、例えば、ブラシレスモータやブラシモータである。電動パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１４から内蔵の電源リレー１３を経て電力が供給され、イグニションキー１１からイグニション信号が供給される。また、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車速Ｖとに基づいて、操舵補助モータ２０の電流指令値を演算し、操舵補助モータ２０の電流検出値と電流指令値とに基づいて、操舵補助モータ２０の電流検出値が電流指令値に追従するように操舵補助モータ２０を駆動制御する。

図２は、図１のコントロールユニット３０のハードウェア構成を示す図である。コントロールユニット３０は、図２に示すように、ＭＣＵ（マイクロコントロールユニット）１００と、ＦＥＴプリドライバ回路１１０と、モータ駆動回路（インバータ）１２０と、電流検出回路１３０と、位置検出回路１４０等を備えている。

ＭＣＵ１００は、ＣＰＵ（制御手段）１０１、レジスタＲ０〜Ｒ７、ＲＯＭ１０２、ＲＡＭ１０３、ＥＥＰＲＯＭ（不揮発性メモリ）１０４、Ａ／Ｄ変換器１０５、インターフェース１０６、バス１０７等を備えている。ＣＰＵ１０１は、ＲＯＭ１０２に格納されたプログラムを実行して電動パワーステアリング装置を制御する。

ＲＯＭ１０２は、ＣＰＵ１０１が実行する各種プログラムを格納する。具体的には、ＲＯＭ１０２には、操舵補助（アシスト）を行う操舵補助モータ２０を制御するアシスト処理（操舵補助処理）を実行するためのプログラム、レジスタＲ０〜Ｒ７の異常検出を行うレジスタ異常診断処理を実行するためのプログラム、ＲＯＭ１０２の異常検出を行うＲＯＭ異常診断処理を実行するためのプログラム等が格納されている。

ＲＡＭ１０３は、ＣＰＵ１０１がプログラムを実行する場合にその作業領域として使用され、処理過程で必要とするデータや処理結果等が記憶されるものである。レジスタＲ０〜Ｒ８は、ＣＰＵ１０１の演算等で使用される。レジスタＲ０〜Ｒ７のうち、レジスタＲ０〜Ｒ３を第１のレジスタ群、レジスタＲ４〜Ｒ７を第２のレジスタ群と称する。

ＥＥＰＲＯＭ１０４は、電源遮断後においても記憶内容を保持可能な不揮発性メモリであり、ＣＰＵ１０１が、電動パワーステアリング装置の制御で使用する制御データ等が格納される。なお、ここでは、不揮発性メモリとして、ＥＥＰＲＯＭを使用することとしたが、本発明はこれに限られるものではなく、ＦＬＡＳＨ−ＲＯＭ等の他の不揮発性メモリを使用することにしてもよい。

Ａ／Ｄ変換器１０５は、トルクセンサ１０からの操舵トルクＴ、電流検出回路１３０からの操舵補助モータ２０の電流検出値Ｉｍ、および位置検出回路１４０からのモータ回転角信号θ等を入力し、デジタル信号に変換する。インターフェース１０６は、車速センサ１２からの車速Ｖ（パルス）をＣＡＮ通信で受け取るためのものである。

上記構成において、ＣＰＵ１０１が、ＲＯＭ１０２に格納されたプログラムを実行することにより、レジスタ異常検出手段、ＲＯＭ異常検出手段として機能する。

ＦＥＴプリドライバ回路１１０は、主ＭＣＵ１００から入力されるＵＶＷ各相のＰＷＭ制御信号を、各相正負の通電信号（Ｕp、Ｕn、Ｖp、Ｖn、Ｗp、Ｗn）に変換して、モータ駆動回路１２０に出力する。

モータ駆動回路１２０は、一対のＦＥＴスイッチング素子からなるブリッジ回路をＵ相用、Ｖ相用、Ｗ相用として３相分備えており、各ＦＥＴスイッチング素子には還流ダイオードが並列接続されている。このブリッジ回路には、バッテリ１４から電源リレー１３を介して直流電圧が印加される。各ＦＥＴスイッチング素子の制御端子（ゲート端子）には、ＦＥＴプリドライバ回路１１０から通電信号が入力される。モータ駆動回路１２０に印加される直流電圧は、モータ駆動回路１２０内のＦＥＴスイッチング素子のスイッチング動作によって３相の交流電圧に変換され、それにより操舵補助モータ２０が駆動される。このブリッジ回路には、シャント抵抗Ｒ１、Ｒ２が接続されている。このシャント抵抗Ｒ１、Ｒ２に電流検出回路１３０が接続され、これによって、操舵補助モータ２０の電流検出値Ｉｍを検出するようになっている。

位置検出回路１４０は、位置センサ２１からの出力信号をモータ回転角信号θとして、Ａ／Ｄ変換器１０５に出力する。

上記のように構成される電動パワーステアリング装置は、ＭＣＵ１００のレジスタＲ０〜Ｒ７またはＲＯＭ１０２の異常を検知した場合に、異常を検知した領域を使用せずに、アシスト処理を継続するように構成されている。

図３〜図６を参照して、ＭＣＵ１００のレジスタＲ０〜Ｒ７またはＲＯＭ１０２の異常を検知した場合に、異常を検知した領域を使用せずにアシスト処理を継続する処理を説明する。本実施例では、ＲＯＭ１０２にアシスト処理をするための通常のプログラムに加えて、他の領域に、使用するレジスタの数か少ない簡易なアシスト処理をするためのＦ／Ｓ用プログラムを格納し、同一の構成により、レジスタ異常とＲＯＭ異常の両者が発生してもアシスト処理を継続できるようにしている。

図３は、ＲＯＭ１０２のメモリ構成の一例を説明するための図である。ＲＯＭ１０２には、単独でアシスト処理を実行することが可能な第１〜第３のプログラム２０１ａ〜２０１ｃが格納されている。

ＲＯＭ１０２は、正常状態で使用され、かつ、レジスタＲ０〜Ｒ７を使用する第１のプログラム（通常プログラム）２０１ａを格納する第１の領域（通常領域）１０２ａと、レジスタまたはＲＯＭ１０２の異常検出後に使用され、かつ、第２のレジスタ群Ｒ４〜Ｒ７のみを使用する、すなわち第１のレジスタ群Ｒ０〜Ｒ３を使用しない第２のプログラム（Ｆ／Ｓ用プログラム１）２０１ｂを格納する第２の領域（Ｆ／Ｓ用領域１）１０２ｂと、レジスタまたはＲＯＭ１０２の異常検出後に使用され、かつ、第１のレジスタ群Ｒ０〜Ｒ３のみを使用する、すなわち第２のレジスタ群Ｒ４〜Ｒ７を使用しない第３のプログラム（Ｆ／Ｓ用プログラム２）２０１ｃを格納する第３の領域（Ｆ／Ｓ用領域２）１０２ｃと、を備えている。

本実施例では、異常検出後のアシスト継続のために、ＲＯＭ１０２を同じプログラムで完全２重化することはコスト的に不利なため、Ｆ／Ｓ用プログラムとして、ＲＯＭ容量が小さい第２および第３のプログラム２０１ｂ、２０１ｃをＦ／Ｓ用領域である第２および第３の領域１０２ｂ、１０２ｃに格納している。

Ｆ／Ｓ用プログラムである第２および第３のプログラム２０１ｂ、２０１ｃは、（１）ＲＯＭ容量が小さく、かつ、（２）使用するレジスタが少ないのでスタックを酷使しないプログラムとなっている。具体的には、第１のプログラム２０１ａは、完全なアシスト処理を実行するための機能が実装されている。これに対して、第２および第３のプログラム２０１ｂ、２０１ｃは、異常検出後に最小限のアシスト処理を継続できればよいものであるため、簡易制御を実装してＲＯＭ容量とスタック使用量を削減している。

一例として、正常状態で使用する第１のプログラム２０１ａは、図４−１に示すような直線型の制御ブロック構成とするが、第２および第３のプログラム２０１ｂ、２０１ｃは、図４−２に示すような縦続型の制御ブロック構成とする。この場合、次数が減少しているため、簡易制御となる代わりにＲＯＭ／ＲＡＭ容量を削減することができる。また、ネストの浅い縦続型とすることにより、スタックへの待避を削減することができる。

次に、図５を参照して、ＣＰＵ１０１が実行するレジスタ異常検出処理（レジスタＦ／Ｓ処理）について説明する。図５は、ＣＰＵ１０１が実行するレジスタ異常検出処理（レジスタＦ／Ｓ処理）を説明するためのフローチャートである。かかるレジスタ異常検出処理では、レジスタＲ０〜Ｒ７の異常検出結果に応じて、ＲＯＭ１０２の使用領域を切り替えている。レジスタ異常検出処理は、ＣＰＵ１０１が第１の領域１０２ａ（第１のプログラム２０１ａ）を使用してアシスト処理を実行している場合に、所定周期で実行される。

同図において、ＣＰＵ１０１は、まず、レジスタＲ０〜Ｒ７の異常検出を行う（ステップＳ１）。具体的には、例えば、ＣＰＵ１０１は、各レジスタＲ０〜Ｒ７に対して基準データを書き込んだ後、レジスタＲ０〜Ｒ７毎に書き込んだデータと基準データとを比較し、これらが一致するか否かによって各レジスタＲ０〜Ｒ７が正常か否かを判断することができる。

ＣＰＵ１０１は、レジスタの異常を検出したか否かを判断し（ステップＳ２）、レジスタの異常を検出していない場合には（ステップＳ２の「Ｎｏ」）、当該フローを終了する一方、異常を検出した場合には（ステップＳ２の「Ｙｅｓ」）、レジスタの異常箇所が第１のレジスタ群Ｒ０〜Ｒ３、第２のレジスタ群Ｒ４〜Ｒ７、第１および第２のレジスタ群Ｒ０〜Ｒ７の何れで発生したかを判断する（ステップＳ３）。

ＣＰＵ１０１は、異常箇所が第１のレジスタ群Ｒ０〜Ｒ３である場合には、ＲＯＭ１０２の使用領域を第２の領域１０２ｂに切り替え、レジスタＲ４〜Ｒ７のみを使用する第２のプログラム２０１ｂを使用してアシスト処理を継続する（ステップＳ４）。また、故障箇所が第２のレジスタ群Ｒ４〜Ｒ７である場合には、ＲＯＭ１０２の使用領域を第３の領域１０２ｃに切替え、レジスタＲ０〜Ｒ３のみを使用する第３のプログラム２０１ｃを使用してアシスト処理を継続する（ステップＳ５）。異常箇所が第１および第２のレジスタ群Ｒ０〜Ｒ７である場合には、アシスト処理を停止する（ステップＳ６）。

次に、図６を参照して、ＣＰＵ１０１が実行するＲＯＭ異常検出処理（ＲＯＭＦ／Ｓ処理）について説明する。図６は、ＣＰＵ１０１が実行するＲＯＭ異常検出処理（ＲＯＭＦ／Ｓ処理）について説明するためのフローチャートである。かかるＲＯＭ異常検出処理では、ＲＯＭ１０２の異常検出結果に応じて、ＲＯＭ１０２の使用領域を切り替えている。
ＲＯＭ異常検出処理は、ＣＰＵ１０１が第１の領域１０２ａ（第１のプログラム２０１ａ）を使用してアシスト処理を実行している場合に、所定周期で実行される。

同図において、ＣＰＵ１０１は、まず、ＲＯＭ１０２の異常検出を行う（ステップＳ１１）。ＲＯＭ１０２の異常検出方法は公知の方法を使用することができ、例えば、ＲＯＭ１０２に格納するデータのＳＵＭ値、ＥＣＣ、パリティ等をチエックして異常が発生した領域を検出することができる。

ＣＰＵ１０１は、ＲＯＭ１０２の第１の領域１０２ａの異常を検出したか否かを判断し（ステップＳ１２）、ＲＯＭ１０２の第１の領域１０２ａの異常を検出していない場合には（ステップＳ１２の「Ｎｏ」）、当該フローを終了する一方、ＲＯＭ１０２の第１の領域１０２ａの異常を検出した場合には（ステップＳ１２の「Ｙｅｓ」）、ＲＯＭ１０２の第２の領域１０２ｂおよび第３の領域１０２ｃの正常／異常を判断する（ステップＳ１３）。

ＣＰＵ１０１は、第２の領域１０２ｂが正常である場合には、ＲＯＭ１０２の使用領域を第２の領域１０２ｂに切り替え、プログラム２０１ｂを使用してアシスト処理を継続する（ステップＳ１４）。また、第２の領域１０２ｂが異常で第３の領域１０２ｃが正常である場合には、ＲＯＭ１０２の使用領域を第３の領域１０２ｃに切り替え、プログラム２０１ｃを使用してアシスト処理を継続する（ステップＳ１５）。また、第２および第３の領域１０２ｂ、１０２ｃが異常である場合には、アシスト処理を停止する（ステップＳ１６）。

以上説明したように、本実施例によれば、プログラムを実行して、アシスト処理を制御するＣＰＵ１０１と、ＣＰＵ１０１が演算等を行う場合に使用する複数のレジスタＲ０〜Ｒ７と、ＣＰＵ１０１が実行するプログラムを格納するＲＯＭ１０２と、を備え、ＲＯＭ１０２は、複数のレジスタＲ０〜Ｒ７を使用する第１のプログラム２０１ａが格納される第１の領域１０２ａと、複数のレジスタＲ０〜Ｒ７のうち、第１のレジスタ群Ｒ０〜Ｒ３を使用しない第２のプログラム２０１ｂが格納される第２の領域１０２ｂと、複数のレジスタＲ０〜Ｒ７のうち、第２のレジスタ群Ｒ４〜Ｒ８を使用しない第３のプログラム２０１ｃが格納される第３の領域１０２ｃとを有し、ＣＰＵ１０１は、正常状態ではＲＯＭ１０２の第１の領域１０２ａを使用し、レジスタまたはＲＯＭ１０２の異常検出時には第２の領域１０２ｂまたは第３の領域１０２ｃを使用することとしたので、レジスタおよびＲＯＭに異常がある場合でも低コストな構成でアシスト処理を継続することが可能となる。付言すると、レジスタの異常が検出された場合には、異常の検出されたレジスタを使用しないで、アシスト処理を継続でき、また、同一の構成で、ＲＯＭ異常が検出された場合にも異常の検出されたＲＯＭの領域を使用しないで、アシスト処理を継続させることができ、低コストな構成で、レジスタおよびＲＯＭ異常の両異常に対応することが可能となる。

また、レジスタ異常検出処理において、第１のレジスタ群Ｒ０〜Ｒ３の異常を検出した場合には、ＲＯＭ１０２の第２の領域１０２ｂに使用を切り替え、また、第２のレジスタ群Ｒ４〜Ｒ８の異常を検出した場合には、ＲＯＭ１０２の第３の領域１０２ｃに使用を切り替えることとしたので、ＭＣＵに異常レジスタを切り離す機能がなくても、異常の検出されたレジスタを使用しないプログラムを使用することで、アシスト処理を継続することが可能となる。

また、ＲＯＭ異常検出処理において、ＲＯＭ１０２の第１の領域１０２ａの異常を検出した場合には、ＲＯＭ１０２の第２の領域１０２ｂに使用を切り替えることとしたので、
レジスタの使用数が少ない簡易なプログラムを使用して、アシスト処理を継続することができ、ＲＯＭを二重化する場合に比して低コストな構成とすることができる。

なお、上記実施例では、８個のレジスタＲ０〜Ｒ７を搭載することとしたが、搭載するレジスタの数はこれに限られるものではなく、７個以下または９個以上のレジスタを搭載することにしてもよい。

また、上記実施例では、レジスタＲ０〜Ｒ７を第１および第２のレジスタ群に分割した場合について説明したが、分割する数はこれに限られるものではない。また、アシスト処理のＦ／Ｓ用プログラムを格納する領域として、ＲＯＭに２つの領域（第２および第３の領域１０２ｂ、１０２ｃ）を設ける構成としたが、かかる領域の数はこれに限られるものではなく、１つまたは３つ以上の領域を設けることにしてもよい。

また、上記実施例では、レジスタ異常検出およびＲＯＭ異常検出処理をＣＰＵ１０１で実行することとしたが、レジスタ異常検出およびＲＯＭ異常検出処理を行うデバイスを別個に設ける構成としてもよい。

また、上記実施例では、レジスタ異常検出およびＲＯＭ異常検出処理をＣＰＵ１０１が第１の領域１０２ａ（第１のプログラム２０１ａ）を使用してアシスト処理を実行している場合に所定周期で実行することとしたが、レジスタ異常検出およびＲＯＭ異常検出処理を別のタイミングで実行することにしてもよく、例えば、ＩＧのＯＮ時にも行うことにしてもよい。

本発明に係る電動パワーステアリング装置は、レジスタやＲＯＭに異常が発生した場合でも操舵補助処理を継続する場合に有用である。

電動パワーステアリング装置の一般的な構成を示す図である。 図１のコントロールユニットのハードウェア構成を示す図である。 図２のＲＯＭのメモリ構成の一例を説明するための図である。 直線型の制御ブロック構成を示す図である。 縦続型の制御ブロック構成を示す図である。 レジスタ異常検出処理を説明するためのフローチャートである。 ＲＯＭ異常検出処理を説明するためのフローチャートである。

符号の説明

１ 操向ハンドル
２ コラム軸
３ 減速ギヤ
４ａ、４ｂ ユニバーサルジョイント
５ ピニオンラック機構
６ タイロッド
１０ トルクセンサ
１２ 車速センサ
１４ バッテリ
２０ 操舵補助モータ
３０ コントロールユニット
１００ ＭＣＵ（マイクロコントロールユニット）
１０１ ＣＰＵ（制御手段）
１０２ ＲＯＭ
１０３ ＲＡＭ
１０４ ＥＥＰＲＯＭ
１０５ Ａ／Ｄ変換器
１０６ インターフェース
１０７ バス
１１０ ＦＥＴプリドライバ回路
１２０ モータ駆動回路（インバータ）
１３０ 電流検出回路
１４０ 位置検出回路
Ｒ０〜Ｒ７ レジスタ

Claims (5)

1. 車両のステアリング系に発生する操舵トルクおよび前記車両の速度に基づいて演算した操舵補助指令値と、前記ステアリング系に操舵補助力を付与する操舵補助モータの電流検出値とに基づいて、前記操舵補助モータを制御する電動パワーステアリング装置において、
   プログラムを実行して、前記操舵補助モータを制御する制御手段と、
   前記制御手段が演算等を行う場合に使用する複数のレジスタと、
   前記制御手段が実行する前記プログラムを格納するＲＯＭと、
   を備え、
   前記ＲＯＭは、前記複数のレジスタを使用するプログラムが格納される第１の領域と、前記複数のレジスタのうち、所定のレジスタ群を使用しないプログラムが格納される第２の領域とを有することを特徴とする電動パワーステアリング装置。
2. さらに、前記複数のレジスタの異常を検出するレジスタ異常検出手段を備え、
   前記レジスタ異常検出手段が前記所定のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第２の領域に使用を切り替えることを特徴とする請求項１に記載の電動パワーステアリング装置。
3. さらに、前記ＲＯＭの異常を検出するＲＯＭ異常検出手段を備え、
   前記ＲＯＭ異常検出手段が前記ＲＯＭの第１の領域の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第２の領域に使用を切り替えることを特徴とする請求項１または請求項２に記載の電動パワーステアリング装置。
4. 前記ＲＯＭは、さらに、前記複数のレジスタのうち、前記所定のレジスタ群とは異なる第２のレジスタ群を使用しないプログラムが格納される第３の領域を有することを特徴とする請求項１に記載の電動パワーステアリング装置。
5. さらに、前記複数のレジスタの異常を検出するレジスタ異常検出手段を備え、
   前記レジスタ異常検出手段が前記所定のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第２の領域に使用を切り替え、また、前記レジスタ異常検出手段が前記第２のレジスタ群の異常を検出した場合には、前記制御手段は、前記ＲＯＭの第３の領域に使用を切り替えることを特徴とする請求項４に記載の電動パワーステアリング装置。

Images