JP2009212163A5 - - Google Patents

Claims (5)

1. 被加工材上に芯材を形成する工程と、
   前記芯材の上面および側面を覆うように被覆膜を形成する工程と、
   前記被覆膜を形成した後、前記芯材を除去する工程と、
   前記芯材を除去した後、前記被覆膜を前記芯材の側面に位置していた部分を残して除去し、側壁スペーサーマスクに加工する工程と、
   前記側壁スペーサーマスクをマスクとして用いて、前記被加工材をエッチング加工する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記芯材を除去する工程は、前記被覆膜に芯材除去孔を形成し、前記芯材除去孔を介して前記芯材を除去する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記芯材除去孔は、前記芯材の上面の直上の領域内に形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記被加工材上に前記芯材とともに他の芯材を形成し、
   前記芯材および前記他の芯材の上面および側面を覆うように前記被覆膜を形成し、
   前記被覆膜を形成した後、前記他の芯材を残して前記芯材を除去し、
   前記芯材を除去した後、前記被覆膜を前記芯材の側面に位置していた部分および前記他の芯材の側面に位置する部分を残して除去し、側壁スペーサーマスクに加工する、
   ことを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
5. 前記芯材を除去する工程は、前記芯材および前記他の芯材の上面および側面を覆う前記被覆膜のうち、前記芯材上の前記被覆膜に選択的に芯材除去孔を形成し、選択的に形成された前記芯材除去孔を介して前記芯材を選択的に除去する工程を含むことを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。