JP2009206318A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP2009206318A
JP2009206318A JP2008047400A JP2008047400A JP2009206318A JP 2009206318 A JP2009206318 A JP 2009206318A JP 2008047400 A JP2008047400 A JP 2008047400A JP 2008047400 A JP2008047400 A JP 2008047400A JP 2009206318 A JP2009206318 A JP 2009206318A
Authority
JP
Japan
Prior art keywords
integrated circuit
operating voltage
circuit device
semiconductor integrated
channel misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008047400A
Other languages
English (en)
Other versions
JP5203748B2 (ja
Inventor
Masanobu Hishiki
雅信 日紫喜
Yaichiro Miura
弥一郎 三浦
Hikari Kawashima
光 川島
Katsuhiro Mitsuda
勝弘 満田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008047400A priority Critical patent/JP5203748B2/ja
Priority to US12/393,087 priority patent/US7871871B2/en
Publication of JP2009206318A publication Critical patent/JP2009206318A/ja
Application granted granted Critical
Publication of JP5203748B2 publication Critical patent/JP5203748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＣＭＩＳ集積回路装置等の量産において、ＭＩＳＦＥＴのゲート長等の変動により、Ｖｔｈ等の電気特性が変動する問題が、短チャネル化によって、深刻な問題となってきている。この問題を解決するために、先行する変動要因プロセスの変動を後続の変動要因プロセスを逆側に振って、変動要因を相殺するフィード・フォーワッド技術が種々検討されている。これらのフィード・フォーワッド技術は、相殺プロセスの効果が全体に及ぶため、単一種類のＭＩＳＦＥＴを搭載した製品では、比較的容易に適用できるものの、複数種類のＭＩＳＦＥＴ搭載した製品では、適用が困難である。
【解決手段】本願発明は、ゲート電極パターニング工程およびオフセット・スペーサ成膜工程の結果に基づいて、多変量解析の手法により、ハロー注入量を調整するものである。
【選択図】図３１

Description

本発明は、半導体集積回路装置（または半導体装置）の製造方法におけるＶｔｈ（閾値電圧）制御技術に適用して有効な技術に関する。
日本特開２００１−１９６５８０号公報（特許文献１）または米国特許第６３８７７３５号公報（特許文献２）には、ゲート長のばらつき等に起因する短チャネルＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）の特性制御方法として、高濃度ソース・ドレイン領域のイオン注入時のドーズ量で制御する技術が開示されており、ハロー(Ｈａｌｏ）注入等のときに制御するものと比較して、制御しやすいとの示唆がされている。
日本特開２００６−１９０７９５号公報（特許文献３）または米国特許公開２００６−０１８３２９０号公報（特許文献４）には、ゲート長のばらつき等に起因する短チャネルＭＩＳＦＥＴの特性制御方法として、高濃度ソース・ドレイン領域のイオン注入後のアニールの際の上はない温度分布により制御する技術が開示されている。
日本特開２００１−３３２７２３号公報（特許文献５）には、先行する工程においてＶｔｈを測定し、後の成膜工程の条件にフィード・フォーワッドすることによって、Ｖｔｈ等の電気特性のばらつきの少ない半導体集積回路装置を製造する技術が開示されている。
特開２００１−１９６５８０号公報 米国特許第６３８７７３５号公報 特開２００６−１９０７９５号公報 米国特許公開２００６−０１８３２９０号公報 特開２００１−３３２７２３号公報
ＣＭＩＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＩＳ）集積回路装置等の量産において、ＭＩＳＦＥＴのゲート長（Ｌｇ）等の変動により、Ｖｔｈ（閾値電圧）等の電気特性が変動する問題が、短チャネル化によって、深刻な問題となってきている。この問題を解決するために、先行する変動要因プロセス（Ｖｔｈに寄与するプロセス）の変動を後続の変動要因プロセス（相殺プロセス）を逆側に振って、変動要因を相殺するフィード・フォーワッド技術が種々検討されている。
これらのフィード・フォーワッド技術について、本願発明者らが検討したところによると、これらのフィード・フォーワッド技術は、相殺プロセスの効果が全体に及ぶため、単一種類のＭＩＳＦＥＴ（ＣＭＩＳデバイスにおいては、一対のＰ型ＭＩＳＦＥＴとＮ型ＭＩＳＦＥＴで一種になる）を搭載した製品では、比較的容易に適用できるものの、複数種類のＭＩＳＦＥＴ搭載した製品では、適用が困難であることが明らかとなった。これは、相殺プロセスの作用が一つの種類のＭＩＳＦＥＴと他の種類のＭＩＳＦＥＴとで異なるためである。
本発明の目的は、電気的特性のばらつきの少ない半導体集積回路装置の製造プロセスを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願発明はゲート電極パターニング工程およびオフセット・スペーサ成膜工程を複合変動要因プロセスとし、ハロー注入を相殺プロセスとするフィード・フォーワッド技術を利用した半導体集積回路装置の製造方法である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、複数種類のＭＩＳＦＥＴを搭載した製品でも精度よく、Ｖｔｈ等のばらつきを制御することができる。
〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
１．半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
（ｘ１）第１の主面を有する半導体基板；
（ｘ２）前記半導体基板の前記第１の主面のチップ領域に設けられた第１の動作電圧を有する第１のＣＭＩＳ集積回路部；
（ｘ３）前記第１のＣＭＩＳ集積回路部に設けられた第１のＮチャネルＭＩＳＦＥＴ群；
（ｘ４）前記第１のＣＭＩＳ集積回路部に設けられた第１のＰチャネルＭＩＳＦＥＴ群、
ここで、前記半導体集積回路装置の製造方法は以下の工程を含む：
（ａ）前記半導体基板の前記第１の主面の上方に、前記第１のＮチャネルＭＩＳＦＥＴ群および第１のＰチャネルＭＩＳＦＥＴ群のそれぞれのゲート電極を形成する工程；
（ｂ）前記半導体基板の前記第１の主面上において、前記ゲート電極に対応するゲート長を計測する工程；
（ｃ）前記ゲート電極の上面及び両側面を含む前記半導体基板の前記第１の主面上に、オフセット・スペーサ絶縁膜となるべき第１の絶縁膜を成膜する工程；
（ｄ）成膜された前記第１の絶縁膜に対して、前記ゲート電極の前記両側面に前記オフセット・スペーサ絶縁膜を残すように、異方性ドライ・エッチングを施す工程；
（ｅ）前記半導体基板の前記第１の主面上において、前記オフセット・スペーサ絶縁膜の膜厚に対応する前記第１の絶縁膜の膜厚を計測する工程；
（ｆ）計測された前記ゲート長および前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＮチャネルＭＩＳＦＥＴ群に対するＰハロー・イオン注入を実行する工程；
（ｇ）計測された前記ゲート長および前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＰチャネルＭＩＳＦＥＴ群に対するＮハロー・イオン注入を実行する工程。
２．前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部。
３．前記１または２項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
（ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部。
４．前記１から３項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｆ）および（ｇ）は、前記工程（ｃ）よりも後に、実行される。
５．前記１から４項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｃ）の後であって、前記工程（ｄ）よりも前に、実行される。
６．前記１から５項のいずれか一つの半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記工程（ａ）の後であって、前記工程（ｃ）よりも前に、実行される。
７．前記１から６項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
ここで、前記第２のＣＭＩＳ集積回路部に対するハロー・イオン注入は、前記工程（ｃ）よりも前に実行される。
８．前記１から７項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
ここで、前記第２のＣＭＩＳ集積回路部は第２のＮチャネルＭＩＳＦＥＴ群を含み、この第２のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
９．前記１から８項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程。
１０．前記１から９項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
１１．前記１から１０項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
（ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２及び第３のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
１２．前記１から１１項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
１３．半導体集積回路装置の製造方法であって、前記半導体集積回路装置は以下を含む：
（ｘ１）第１の主面を有する半導体基板；
（ｘ２）前記半導体基板の前記第１の主面のチップ領域に設けられた第１の動作電圧を有する第１のＣＭＩＳ集積回路部；
（ｘ３）前記第１のＣＭＩＳ集積回路部に設けられた第１のＮチャネルＭＩＳＦＥＴ群；
（ｘ４）前記第１のＣＭＩＳ集積回路部に設けられた第１のＰチャネルＭＩＳＦＥＴ群、
ここで、前記半導体集積回路装置の製造方法は以下の工程を含む：
（ａ）前記半導体基板の前記第１の主面上に、ゲート絶縁膜を形成する工程；
（ｂ）前記半導体基板の前記第１の主面上において、前記ゲート絶縁膜の膜厚を計測する工程；
（ｃ）前記ゲート絶縁膜上に、前記第１のＮチャネルＭＩＳＦＥＴ群および第１のＰチャネルＭＩＳＦＥＴ群のそれぞれのゲート電極を形成する工程；
（ｄ）前記ゲート電極の上面及び両側面を含む前記半導体基板の前記第１の主面上に、オフセット・スペーサ絶縁膜となるべき第１の絶縁膜を成膜する工程；
（ｅ）成膜された前記第１の絶縁膜に対して、前記ゲート電極の前記両側面に前記オフセット・スペーサ絶縁膜を残すように、異方性ドライ・エッチングを施す工程；
（ｆ）計測された前記ゲート絶縁膜の前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＮチャネルＭＩＳＦＥＴ群に対するＰハロー・イオン注入を実行する工程；
（ｇ）計測された前記ゲート絶縁膜の前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＰチャネルＭＩＳＦＥＴ群に対するＮハロー・イオン注入を実行する工程。
１４．前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部。
１５．前記１３または１４項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
（ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部。
１６．前記１３から１５項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程。
１７．前記１３から１６項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
１８．前記１３から１７項のいずれか一つの半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
（ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
（ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部、
ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
（ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
（ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
（ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２及び第３のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
１９．前記１３から１８項のいずれか一つの半導体集積回路装置の製造方法において、前記ゲート絶縁膜の前記膜厚の計測は、前記工程（ａ）の後であって、ゲート電極膜の成膜よりも前に実行する。
２０．前記１３から１９項のいずれか一つの半導体集積回路装置の製造方法において、前記第１のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。同様に、「酸化シリコン膜」と言っても、比較的純粋な非ドープ酸化シリコン(Undoped Silicon Dioxide)だけでなく、FSG（Fluorosilicate Glass）、TEOSベース酸化シリコン(TEOS-based silicon oxide)、SiOC(Silicon Oxicarbide)またはカーボンドープ酸化シリコン(Carbon-doped Silicon oxide)またはOSG(Organosilicate glass)、PSG(Phosphorus Silicate Glass)、BPSG(Borophosphosilicate Glass)等の熱酸化膜、CVD酸化膜、SOG(Spin ON Glass)、ナノ・クラスタリング・シリカ（Nano-Clustering Silica:NSC）等の塗布系酸化シリコン、これらと同様な部材に空孔を導入したシリカ系Low-k絶縁膜（ポーラス系絶縁膜）、およびこれらを主要な構成要素とする他のシリコン系絶縁膜との複合膜等を含むことは言うまでもない。
３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
５．「ウエハ」または「半導体基板」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩウエハ等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。「半導体チップ」または「チップ領域」は、製造工程途上においては、ウエハ等の一部をなす、単位集積回路領域で、ウエハ工程が終了後、ダイシング等により、半導体チップに分割される。
６．短チャネルＭＩＳＦＥＴの不純物層構造は、深くて高濃度の「高濃度ソース・ドレイン領域」と、これと比較して浅くて低濃度同一導電型の「エクステンション領域（ＬＤＤ領域）」等からなる。「ハロー・イオン注入」または「ハロー領域（ポケット領域）」は、これらと反対導電型の比較的低濃度の領域で、最終的には、エクステンション領域の先端部近傍のチャネル領域下の内部領域に当該ウエル領域よりも高濃度の領域を形成する。ハロー領域のイオン注入の特徴は、高濃度ソース・ドレイン領域やエクステンション領域の通常イオン注入がウエハのデバイス面に対して、ほぼ垂直に行われるのに対して、４５度前後傾斜したビームで、複数の方位から行われるところにある。すなわち、傾斜注入または広角注入である。
なお、デバイス完成時における各不純物領域の代表的濃度関係は、大雑把に言って、以下のとおりである。すなわち、基板＜ディープ・ウエル＜ウエル＜ハロー＜エクステンション＜高濃度ソース・ドレインである。
７．短チャネルＭＩＳＦＥＴのゲート周辺構造には、「オフセット・スペーサ絶縁膜」と「サイド・ウォール・スペーサ絶縁膜」の二つがある。「オフセット・スペーサ絶縁膜」は、低動作電圧デバイス系統に関して、エクステンション領域やハロー領域のイオン注入の際のエッジを規定するもので、一方、「サイド・ウォール・スペーサ絶縁膜」は構造的には、その内側にオフセット・スペーサ絶縁膜を含み、低動作電圧デバイス系統その他の系統に関して「高濃度ソース・ドレイン領域」のイオン注入の際のエッジを規定するものである。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
１．本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路チップ（ＳＯＣ）内のデバイス系統分類等の説明（主に図３４）
図３４は本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路チップ（ＳＯＣ）内のデバイス系統分類図である。これに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路チップ内のデバイス系統の分類を説明する。以下では、６５ｎｍテクノロジ・ノードのＳＯＣ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ）型デバイスを例にとり説明する。
図３４に示すように、ＳＯＣ型の半導体集積回路チップ４１は通常、複数のデバイス系統を含んでいる。本実施例に例示したものでは、主要なロジック又はメモリ回路（メモリ固有の特殊な部分を除く）を構成する低動作電圧デバイス系統、すなわち第１のＣＭＩＳ集積回路部１０１（たとえば動作電圧１から１．２ボルト程度、「コア・デバイス系統」とも言う）、中動作電圧Ｉ/Ｏデバイス系統、すなわち第２のＣＭＩＳ集積回路部１０２（たとえば動作電圧１．８ボルト程度）、および高動作電圧Ｉ/Ｏデバイス系統、すなわち第３のＣＭＩＳ集積回路部１０３（たとえば動作電圧３．３ボルト程度）等である。当然これらの中には、それぞれＰ型、Ｎ型のデバイス系統（たとえば、低動作電圧デバイス系統１０１であれば第１のＮチャネルＭＩＳＦＥＴ群および第１のＰチャネルＭＩＳＦＥＴ群）がある。更に、それぞれの中には、Ｖｔｈの異なる複数のデバイス下位系統（たとえば低動作電圧デバイス系統１０１であれば低Ｖｔｈ系統１０６、中Ｖｔｈ系統１０７、高Ｖｔｈ系統１０８、中動作電圧Ｉ/Ｏデバイス系統または高動作電圧Ｉ/Ｏデバイス系統であれば低Ｖｔｈ系統１０９、１１１、中Ｖｔｈ系統１１０，１１２がある）がある。もちろん、Ｖｔｈの異なる複数のデバイス下位系統の中にも両導電型のＭＩＳＦＥＴ下位群が含まれ、たとえば、中動作電圧Ｉ/Ｏデバイス系統であれば、第２のＮチャネルＭＩＳＦＥＴ下位群および第２のＰチャネルＭＩＳＦＥＴ下位群が含まれる。これ以外に、必要に応じて、ＳＲＡＭ，ＤＲＡＭ，フラッシュ・メモリ，ＦＲＡＭ，ＭＲＡＭ等にメモリ回路に固有のデバイス系統１０４、および特殊なキャパシタ、ダイオード、抵抗素子等に対する特殊素子に固有のデバイス系統１０５が含まれることがある。
以下の説明では、主に低動作電圧デバイス系統１０１および中動作電圧Ｉ/Ｏデバイス系統１０２の各中Ｖｔｈ系統１０７、１１０のＰ型およびＮ型のＭＩＳＦＥＴのデバイス領域（要部説明においてはＮ型のＭＩＳＦＥＴのデバイス領域）を例にとり説明する。
なお、以下の例では、本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈのフィード・フォーワッドによる補正は、Ｖｔｈのばらつきが比較的大きい低動作電圧デバイス系統１０１（低Ｖｔｈ系統１０６、中Ｖｔｈ系統１０７、高Ｖｔｈ系統１０８の各ＭＩＳＦＥＴ）に対して実行している。
２．本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程のプロセス・フローの説明（主に図１から２１）
図１は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｐウエル・イオン注入工程）である。図２は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ＮチャネルＭＩＳＦＥＴの閾値電圧調整イオン注入工程）である。図３は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｎウエル・イオン注入工程）である。図４は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ＰチャネルＭＩＳＦＥＴの閾値電圧調整イオン注入工程）である。図５は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコン成膜工程）である。図６は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコンへのＰ型不純物イオン注入工程）である。図７は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコンへのＮ型不純物イオン注入工程）である。図８は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ゲート電極パターニング注入工程）である。図９は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（中動作電圧のＮチャネルＭＩＳＦＥＴのＬＤＤ領域イオン注入工程）である。図１０は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（中動作電圧のＰチャネルＭＩＳＦＥＴのＬＤＤ領域イオン注入工程）である。なお、図１０から図１６の要部１３の詳細図は図２２から図２９に示されている。図１１は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（オフセット・スペーサ形成工程）である。図１２は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧のＮチャネルＭＩＳＦＥＴへのＰ型ハロー注入工程）である。図１３は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧のＰチャネルＭＩＳＦＥＴへのＮ型ハロー注入工程）である。図１４は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（サイド・ウォール形成工程）である。図１５は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧および中動作電圧のＰチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入工程）である。このとき、同時に高動作電圧のＰチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入も行われる。図１６は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧および中動作電圧のＮチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入工程）である。このとき、同時に高動作電圧のＮチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入も行われる。図１７は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（サリサイド工程）である。図１８は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（コンタクト・ホール形成工程）である。図１９は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（タングステン・プラグ形成工程）である。図２０は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｍ１ダマシン配線溝形成工程）である。図２１は本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｍ１ダマシン配線形成工程）である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程のプロセス・フローを説明する。
先ず、図１を参照して、ウエハ・プロセス導入部の流れの概要を説明する。半導体ウエハ、すなわち、Ｐ型単結晶シリコン基板１、１ｂ（ここでは、たとえば３００ファイ・ウエハとするが、４５０φでも３００φ未満のウエハでもよい）のデバイス主面１ａ（第１の主面）上の熱酸化膜上に、ＣＶＤによる窒化シリコンを通常のリソグラフィにより、アクティブ領域（主に素子が形成される領域）上の窒化シリコンが残るようにパターニングする。このパターニングされた窒化シリコンをマスクとして、基板１の第１の主面１ａにドライエッチングによりＳＴＩ用素子分離溝を形成する。続いて、全面にＣＶＤシリコン酸化膜２を形成した後、ＳＴＩ溝エッチングの白黒反転レジストパターンによって、後のＣＭＰのためのリバース・パターン・エッチングを行う。更に、ＣＭＰ処理により、第１の主面１ａを平坦化し、溝の中にフィールド絶縁膜２を残す。このＳＴＩ用素子分離溝内に埋め込まれたフィールド絶縁膜２によって、複数のアクティブ領域を規定する素子分離領域が形成されている。その後、Ｎ型不純物をイオン注入して比較的不純物濃度の低いＮ型ディープ・ウェル領域ＮｉＳＯ（Ｎ型埋め込みウェル領域またはＮ型埋め込みアイソレーション領域）を全面に又は所定の部分に形成する。ここまでが、図１にいたる前の状態である。
次に、図１に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域Ｒｍ（中動作電圧Ｉ/Ｏデバイスを形成する領域）のＰチャネル・デバイス領域Ｒｍｐを通常のリソグラフィ（たとえばポジ型またはネガ型のフォトレジスト等を用いたＡｒＦ紫外光光源および液浸系縮小投影露光装置による光リソグラフィ）により、レジスト膜３で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、Ｐウエル領域ＰＷを形成するためのＰ型不純物のイオン注入Ｄｐｗを実行する。その後、レジスト膜３を除去する。
次に、図２に示すように、通常のリソグラフィにより、レジスト膜４で低動作電圧デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎ以外を被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、低動作電圧のＮチャネル・デバイス領域Ｒｃｎに対して、ＮチャネルＭＩＳＦＥＴのＶｔｈを調整するための不純物のイオン注入Ｄｃｎｖを実行する。その後、レジスト膜４を除去する。
次に、図３に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐ以外を通常のリソグラフィにより、レジスト膜５で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐに対して、Ｎウエル領域ＮＷを形成するためのＮ型不純物のイオン注入Ｄｎｗを実行する。その後、レジスト膜５を除去する。
次に、図４に示すように、通常のリソグラフィにより、レジスト膜６で低動作電圧デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐ以外を被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、低動作電圧のＰチャネル・デバイス領域Ｒｃｐに対して、ＰチャネルＭＩＳＦＥＴのＶｔｈを調整するための不純物のイオン注入Ｄｃｐｖを実行する。その後、レジスト膜６を除去する。更に、ウエル注入等でドープした不純物を活性化および拡散させるためのウエル・アニーリングを実行する。
次に、図５に示すように、ウエハ１のデバイス主面１ａを熱酸化することにより、ゲート酸化膜１０（ゲート絶縁膜）を形成する。詳しくは、中動作電圧デバイス領域Ｒｍのゲート絶縁膜の方が低動作電圧デバイス領域Ｒｃのゲート絶縁膜よりも厚くするため、以下のように処理する。まず、全体を熱酸化処理した後、中動作電圧デバイス領域Ｒｍ上をレジストで覆って、低動作電圧デバイス領域Ｒｃのゲート絶縁膜を弗酸で除去する。その後、再度、全体を熱酸化処理して最終的にゲート酸化膜１０を形成する。詳細には、たとえば、枚葉ランプ炉によるウエット雰囲気による熱酸化処理を施す。ゲート酸化膜１０を形成した後、プラズマ窒化処理等により窒化処理および窒化処理後アニールを実施する。この窒化処理後アニールの後（たとえば窒化処理後アニールの直後）、次のポリシリコン膜７の成膜前に、必要に応じてＴｇの計測を実行する。ゲート酸化膜１０の膜厚測定は、たとえば製品ウエハ上の５０マイクロメートル四方の測定パターンを使用して、光学的に計測する（このときの目標値は２．１ｎｍ程度である）。また、デバイス完成時に電気的にＣＶ特性を見て再度計測する（このときの目標値は２．６ｎｍ程度である）。
その後、ＣＶＤ法により、ゲート電極となるポリシリコン膜７（アモルファス・シリコンでもよい）を成膜する。ポリシリコン膜７の厚さは、たとえば、１４０ｎｍ程度である。
次に、図６に示すように、ポリシリコン膜７（ウエハ１のデバイス主面１ａ）上のコア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐ以外を通常のリソグラフィにより、レジスト膜８で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐに対して、ポリシリコン膜７にＰ型不純物をドープするためのイオン注入Ｄｐｇを実行する。その後、レジスト膜８を除去する。
次に、図７に示すように、ポリシリコン膜７（ウエハ１のデバイス主面１ａ）上のコア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎ以外を通常のリソグラフィにより、レジスト膜９で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、ポリシリコン膜７にＮ型不純物をドープするためのイオン注入Ｄｎｇを実行する。その後、レジスト膜９を除去する。
次に、図８に示すように、ポリシリコン膜７を通常のリソグラフィにより、加工してゲート電極７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎおよびフィールド絶縁膜状のポリシリコン配線７ｗ（または抵抗素子）を得る。ゲート電極加工のためのレジスト膜を除去した後、ゲート電極７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎの形状を整える等の目的で、再酸化処理を実行する。
次に、図９に示すように、ウエハ１のデバイス主面１ａ上の中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎ以外を通常のリソグラフィにより、レジスト膜１１で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域、すなわち、Ｎ型エクステンション領域ＭＮＬを形成するためのＮ型不純物を導入するためのイオン注入Ｄｍｎｌを実行する。
続けて、レジスト膜１１をイオン注入のマスクとして用いて、ウエハ１のデバイス主面１ａ側から、中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型エクステンション領域ＭＮＬの先端部の内部領域にＰ型ハロー（Ｈａｌｏ）領域（図２５参照）、すなわち、Ｐ型ポケット領域を形成するための広角イオン注入を実行する。その後、レジスト膜１１を除去する。
次に、図１０に示すように、ウエハ１のデバイス主面１ａ上の中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐ以外を通常のリソグラフィにより、レジスト膜１２で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐに対して、ＰチャネルＭＩＳＦＥＴのＰ型ＬＤＤ領域、すなわち、Ｐ型エクステンション領域ＭＰＬを形成するためのＰ型不純物を導入するためのイオン注入Ｄｍｐｌを実行する。
続けて、レジスト膜１２をイオン注入のマスクとして用いて、ウエハ１のデバイス主面１ａ側から、中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐに対して、ＰチャネルＭＩＳＦＥＴのＰ型エクステンション領域ＭＰＬの先端部の内部領域にＮ型ハロー（Ｈａｌｏ）領域（図２５参照）、すなわち、Ｎ型ポケット領域を形成するための広角イオン注入を実行する。その後、レジスト膜１２を除去する。
次に、図１１に示すように、ウエハ１のデバイス主面１ａ上のほぼ全面にＣＶＤ法により絶縁膜１４を成膜する（膜厚は、たとえば１３ｎｍ程度である）。それを異方性ドライ・エッチングによりエッチ・バックして、最終的に各ゲート電極７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎの両側壁にオフセット・スペーサ膜１４を形成する（プロセスの詳細は図２２から図２４を参照）。
次に、図１２に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＮチャネル・デバイス領域ＲｃｎのＮチャネル・デバイス領域Ｒｃｎ以外のほぼ全面を通常のリソグラフィにより、レジスト膜１５で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型ＬＤＤ領域、すなわち、Ｎ型エクステンション領域ＮＬを形成するためのＮ型不純物を導入するためのイオン注入（たとえばＡｓ＋を３．５ｋｅｖ程度の注入エネルギーでドープ量は１Ｘ１０１５ｃｍ−２）を実行する。
続けて、レジスト膜１５をイオン注入のマスクとして用いて、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型エクステンション領域ＮＬの先端部の内部領域に、Ｐ型ハロー（Ｈａｌｏ）領域ＰＨ（図２５参照）、すなわち、Ｐ型ポケット領域を形成するための広角イオン注入Ｄｃｐｈ（たとえばＢ＋を１０ｋｅｖ程度の注入エネルギーでドープ量は３．８Ｘ１０１３ｃｍ−２）を実行する。その後、レジスト膜１５を除去する。ここで、イオン注入による未活性の不純物を活性化させるためのアニールを実行する。
次に、図１３に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＰチャネル・デバイス領域ＲｃｐのＰチャネル・デバイス領域Ｒｃｐ以外のほぼ全面を通常のリソグラフィにより、レジスト膜１６で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐに対して、ＰチャネルＭＩＳＦＥＴのＰ型ＬＤＤ領域、すなわち、Ｐ型エクステンション領域ＰＬを形成するためのＰ型不純物を導入するためのイオン注入（たとえばＢＦ２＋を２．５ｋｅｖ程度の注入エネルギーでドープ量は３Ｘ１０１４ｃｍ−２）を実行する。
続けて、レジスト膜１６をイオン注入のマスクとして用いて、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐに対して、ＰチャネルＭＩＳＦＥＴのＰ型エクステンション領域ＰＬの先端部の内部領域にＮ型ハロー（Ｈａｌｏ）領域ＮＨ（図２５参照）、すなわち、Ｎ型ポケット領域を形成するための広角イオン注入Ｄｃｎｈ（たとえば燐Ｐ＋を３０ｋｅｖ程度の注入エネルギーでドープ量は３．５Ｘ１０１３ｃｍ−２）を実行する。その後、レジスト膜１６を除去する。
次に、図１４に示すように、ウエハ１のデバイス主面１ａ上のほぼ全面にＣＶＤ法により絶縁膜１７を成膜する。詳細には、たとえば、下層のオゾンＴＥＯＳ膜（厚さ１０ｎｍ程度）と上層のシリコン・ナイトライド膜（厚さ４５ｎｍ程度）からなる。それを異方性ドライ・エッチングによりエッチ・バックして、最終的に各ゲート電極７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎの両側壁にオフセット・スペーサ膜１４と合体したサイド・ウォール１７を形成する（プロセスの詳細は図２７および図２８を参照）。
次に、図１５に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐ以外を通常のリソグラフィにより、レジスト膜２９で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＰチャネル・デバイス領域Ｒｃｐおよび中動作電圧デバイス領域ＲｍのＰチャネル・デバイス領域Ｒｍｐに対して、高濃度Ｐ型ソース・ドレイン領域ＰＤを形成するためのＰ型不純物のイオン注入Ｄｐｄ（たとえばＢ＋を２ｋｅｖ程度の注入エネルギーでドープ量は４Ｘ１０１５ｃｍ−２）を実行する。その後、レジスト膜２９を除去する。
次に、図１６に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎ以外を通常のリソグラフィにより、レジスト膜１８で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、高濃度Ｎ型ソース・ドレイン領域ＮＤを形成するためのＮ型不純物のイオン注入Ｄｎｄ（たとえばＡｓ＋を２０ｋｅｖ程度の注入エネルギーでドープ量は４Ｘ１０１４ｃｍ−２および、それに続いて、Ｐ＋を１０ｋｅｖ程度の注入エネルギーでドープ量は５Ｘ１０１４ｃｍ−２の２段階で行う）を実行する。その後、レジスト膜１８を除去する。
次に、図１７に示すように、サリサイド・プロセスにより、ソース・ドレイン領域およびゲート電極等７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎ，７ｗの上面にニッケル・シリサイド膜１９を形成する。実際には、まずウエハ１のデバイス主面１ａ上のほぼ全面にスパッタリング成膜によりニッケル膜を成膜する。続いて、アニールすることで、シリコンとニッケルを反応させて、シリサイド層を形成する。その後、不要なニッケル膜を除去する。更に、必要なアニールを実施して、最終的なニッケル・シリサイド膜１９を得る。なお、本実施の形態では、ニッケル・シリサイド膜を例示したが、これに限るものではなく、例えば、コバルト・シリサイド膜等の他のシリサイド膜を適用することもできる。
次に、図１８に示すように、ウエハ１のデバイス主面１ａ上のほぼ全面にプラズマＣＶＤ法によりシリコン・ナイトライド膜２１を形成する。続いて、このシリコン・ナイトライド膜２１上に、それよりも十分に厚いプリ・メタル層間絶縁膜２２を形成する。プリ・メタル層間絶縁膜２２は、下から順に、たとえば、高密度プラズマ（ＨＤＰ）によるオゾンＴＥＯＳ酸化シリコン膜、およびプラズマＣＶＤ法によって形成されたＴＥＯＳ酸化シリコン膜等からなり、一度、上部をＣＭＰで平坦化した後、キャップ膜として再度プラズマＣＶＤ法によって形成されたＴＥＯＳ酸化シリコン膜を形成する。その後、通常のリソグラフィにより、コンタクト・ホールを形成する部分以外をレジスト膜で被覆する。その状態で、異方性ドライ・エッチングにより、シリコン・ナイトライド膜２１をエッチング・ストッパとして、シリコン・ナイトライド膜２１の上面までホールを形成する。その後、レジスト膜を除去して、ホールの底部のシリコン・ナイトライド膜２１を除去して、コンタクト開口２３を得る。
次に、図１９に示すように、コンタクト開口２３内面を含むウエハ１のデバイス主面１ａ上のほぼ全面に、ＴｉＮ等のバリア・メタル層を薄く形成する。詳しくはバリア・メタル層は下層のチタン層と上層のＴｉＮ等の導体膜からなる。その上に、ＣＶＤ法によりタングステン等の導体膜からなるプラグ２４を埋め込む。不要なタングステンはメタルＣＭＰによる平坦化により除去する。
次に、図２０に示すように、ウエハ１のデバイス主面１ａ上のほぼ全面にプラズマＣＶＤ法によりシリコン酸化膜（下層）およびＳｉＣＮ膜（上層）からなるＭ１ライナー絶縁膜２５を形成する。続いて、このＭ１ライナー絶縁膜２５上に、それよりも十分に厚いＭ１層間主絶縁膜２６（プラズマＣＶＤ法によるシリコン酸化膜）を形成する。このＭ１ライナー絶縁膜２５およびＭ１層間主絶縁膜２６からなるＭ１層間絶縁膜を通常のリソグラフィにより、Ｍ１銅埋め込み配線のための配線溝を加工する。
次に、図２１に示すように、配線溝内を含むウエハ１のデバイス主面１ａ上のほぼ全面にメッキ等により純銅または銅を主要な成分とする銅合金層２７を形成する。詳しくは、銅等の下層にバリアメタル層として、下からＴａＮ/ＴａまたはＴｉ/ＴｉＮ膜がある。その後、配線溝外の銅層およびバリアメタル層をメタルＣＭＰ法で除去して、最終的に埋め込み銅配線２７を得る。いわゆる、ダマシン配線である。
その後、Ｍ２配線以降の銅配線層２８をいわゆるデュアル・ダマシン法により形成し（層間膜は、たとえば、下層からライナー膜、主層間絶縁膜、キャップ膜等からなり、詳細には、ライナー膜は２層からなり下層の膜厚３０ｎｍ程度のＳｉＣＮ膜および上層の膜厚３０ｎｍ程度のＳｉＣＯ膜からなる。主層間絶縁膜はＬｏｗ−ｋ膜であり、たとえば膜厚３５０ｎｍ程度のＳｉＯＣ膜である。キャップ膜は、たとえば膜厚８０ｎｍ程度のプラズマＴＥＯＳ膜である。）、最終銅配線の上にアルミニウム合金を主要な構成層とするボンディング・パットを形成する。最後に、ボンディング・パットを有する無機絶縁膜または有機絶縁膜等からなるファイナル・パッシベーションを形成する。
３．本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程の説明（主に図２２から２９および図１０から図１６）
図２２は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ゲート電極パターニング工程、図８に対応）である。図２３は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（オフセット・スペーサ膜成膜工程、図１１に対応）である。図２４は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（オフセット・スペーサ形成工程、図１１に対応）である。図２５は（主に図２５（ａ））本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ＬＤＤおよびＨａｌｏイオン注入工程、図１２に対応）である。ここで、図２５（ｂ）は図２５（ｃ）のＸ−Ｘ’断面またはＹ−Ｙ’断面である。図２６は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ＬＤＤおよびＨａｌｏイオン注入後アニール工程、図１２に対応）である。図２７は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（サイド・ウォール成膜工程、図１４に対応）である。図２８は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（サイド・ウォール成膜および高濃度ソース・ドレインイオン注入工程、図１４＆図１６に対応）である。図２９は本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（高濃度ソース・ドレインイオン注入後の熱処理工程、図１６等に対応）である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部（中ＶｔｈのＭＩＳＦＥＴ）を例にとって、要部１３（図１０から図１６）の詳細ウエハ工程を説明する。
図２２（図８に対応）に示すように、レジスト膜をマスクとして、ドライ・エッチングにより、ゲート電極７ｃｎが形成され、その後、レジスト膜が除去される。その後、ゲート長Ｌｇは測長ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）やＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）等の光学的、電子光学的または機械的測長方法等により計測される。このゲート長Ｌｇは代表的なＶｔｈばらつき要因パラメータである。他の重要なＶｔｈばらつき要因パラメータとして、ゲート絶縁膜１０の厚さ、すなわち、ゲート絶縁膜厚Ｔｇがある。ゲート絶縁膜厚Ｔｇはゲート絶縁膜１０形成後（図５参照）にエリプソメータ等の光学的方法で測定される。
次に、図２３（図１１に対応）に示すように、ゲート電極７ｃｎ上を含むウエハ１のデバイス主面１ａ上のほぼ全面に低圧ＣＶＤ法によりＴＥＯＳ酸化シリコン膜１４（オフセット・スペーサ膜）を成膜する。この後、ＴＥＯＳ酸化シリコン膜１４の平坦部の膜厚を光学的に計測して、それをオフセット・スペーサ膜厚Ｔｏｓ（測定値）とする。これは実際のオフセット・スペーサ膜厚ＲＴｏｓ（図２４）にほぼ対応するものである。
続いて、図２４（図１１に対応）に示すように、これを異方性ドライエッチングにより、エッチバックして、オフセット・スペーサ膜１４を得る。
次に、図２５（図１２に対応）に示すように、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＮチャネル・デバイス領域ＲｃｎのＮチャネル・デバイス領域Ｒｃｎ以外のほぼ全面を通常のリソグラフィにより、レジスト膜１５で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型ＬＤＤ領域、すなわち、Ｎ型エクステンション領域ＮＬを形成するためのＮ型不純物を導入するためのイオン注入Ｄｃｎｌを実行する。
続けて、レジスト膜１５をイオン注入のマスクとして用いて、ウエハ１のデバイス主面１ａ側から、低動作電圧デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎに対して、ＮチャネルＭＩＳＦＥＴのＮ型エクステンション領域ＮＬの先端部の内部領域にＰ型ハロー（Ｈａｌｏ）領域ＰＨ、すなわち、Ｐ型ポケット領域を形成するための広角イオン注入Ｄｃｐｈを実行する。ここで説明したハロー注入は、一般のイオン注入（たとえばイオン注入Ｄｃｎｌ）と若干異なる。一般のイオン注入は、基板面１ａに対して、ほぼ垂直に（垂直又は傾き角１０度以内）打ち込むが、ハロー注入は最終的にゲート電極７ｃｎ端部下の半導体層内部に回りこませることが目的のため、図２５（ｂ）および（ｃ）に示すように、通常、たとえば垂直軸３０からの傾き角θが４５度程度（一般に６０度以内で且つ３０度以上が好適である）の複数の傾斜ビーム３１ａ，３１ｂ，３１ｃ，３１ｄで４回程度打ち込む。
次に、図２６（図１２に対応）に示すように、その後、レジスト膜１５を除去する。ここで、イオン注入による未活性の不純物を活性化させるためのアニールを実行する。
図２７（図１４に対応）に示すように、ウエハ１のデバイス主面１ａ上のほぼ全面にＣＶＤ法により絶縁膜１７を成膜する。
次に、図２８（図１６に対応）に示すように、それを異方性ドライ・エッチングによりエッチ・バックして、最終的に各ゲート電極７ｃｐ，７ｃｎ，７ｍｐ，７ｍｎの両側壁にオフセット・スペーサ膜１４と合体したサイド・ウォール１７を形成する。
続いて、ウエハ１のデバイス主面１ａ上のコア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎ以外を通常のリソグラフィにより、レジスト膜１８で被覆する。この状態で、ウエハ１のデバイス主面１ａ側から、コア・デバイス領域ＲｃのＮチャネル・デバイス領域Ｒｃｎおよび中動作電圧デバイス領域ＲｍのＮチャネル・デバイス領域Ｒｍｎに対して、高濃度Ｎ型ソース・ドレイン領域ＮＤを形成するためのＮ型不純物のイオン注入Ｄｎｄを実行する。その後、レジスト膜１８を除去する。
次に、図２９（図１６に対応）に示すように、その後の熱処理によって、複数の種類のイオン注入による不純物が相互に加算または打ち消しあう結果、高濃度Ｎ型ソース・ドレイン領域ＮＤ、Ｎ型エクステンション領域ＮＬおよびＰ型ハロー領域ＰＨが比較的明確に区画される。
４．本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）の手順の説明（主に図３０、図３１、図３５及び図３６）
以下のＶｔｈばらつき補正は、セクション５も含めて、低動作電圧デバイス系統、すなわち第１のＣＭＩＳ集積回路部１０１（たとえば動作電圧１から１．２ボルト程度、「コア・デバイス系統」とも言う）に対してのみ実施する。これは、中動作電圧デバイス系統等と異なり、低動作電圧デバイス系統は、プロセス・パラメータの変動に起因するＶｔｈ等の電気特性のばらつきが、もっとも激しいからである。更に、低動作電圧デバイス系統のみが、オフセット・スペーサ絶縁膜の成膜後にハロー注入注入するプロセスとなっているため、低動作電圧デバイス系統以外では、オフセット・スペーサ絶縁膜の膜厚の情報を有効に活用できないからである。また、ハロー注入で、補正する理由は、高濃度ソース・ドレイン注入が中動作電圧デバイス系統等まで共通に行われる野と異なり、ハロー注入は低動作電圧デバイス系統、中動作電圧デバイス系統等の区分ごとに別々に行われるため、各系統ごとの微妙な調整が可能であるためである（各系統間のトレードオフが生じない）。以上は、セクション５においても同様である。
図３０は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）のための準備工程を説明するためのプロセス・ブロック・フロー図である。図３１は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）の手順を示すプロセス・ブロック・フロー図である。図３５は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）に使用される補正テーブル（ＮチャネルＭＩＳＦＥＴ用）の一例である。図３６は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）に使用される補正テーブル（ＰチャネルＭＩＳＦＥＴ用）の一例である。これらのテーブルにおけるドーズ量の単位は、１０１３ｃｍ−２である。
これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）の手順を説明する。
先ず、図３０に基づいて、Ｖｔｈばらつき補正の準備手順５１を説明する。最初に、セクション２及び３に示したプロセスにおいて、ゲート長Ｌｇ、オフセット・スペーサ膜厚Ｔｏｓ（測定値すなわち、オフセット・スペーサ膜成膜時の膜厚)、Ｐハロー注入ドーズ量Ｄｐｈ、およびＮハロー注入ドーズ量Ｄｎｈが変化したデータを集積する（プロセス・パラメータばらつきデータ集積工程５２）。それらについて、Ｖｔｈを測定したデータを集積する（Ｖｔｈばらつきデータ集積工程５３）。これらに基づいて、多変量解析の手法（統計手法）により、Ｖｔｈ変動原因プロセス・パラメータ群とＶｔｈ変動の間のモデルを作成する（変動モデル作成工程５４）。具体的には、Ｐハロー注入ドーズ量Ｄｐｈ、およびＮハロー注入ドーズ量Ｄｎｈのそれぞれとゲート長Ｌｇ（完成値）およびオフセット・スペーサ膜厚Ｔｏｓ（完成値）との関係を数値的に定める補正テーブル、すなわち、ＮチャネルＦＥＴ補正テーブル（図３５）およびＰチャネルＦＥＴ補正テーブル（図３６）を作成する。
次に、図３１に基づいて、実際のプロセスばらつきのフィード・フォーワッド補正６１の手順を説明する。図３１に示すように、実際の製品デバイス製造時にフィード・フォーワッド補正対象製品について、セクション２及び３に示したプロセスにおいて、ゲート長Ｌｇ、オフセット・スペーサ膜厚Ｔｏｓを測定する。この測定は、たとえば、ウエハ単位で行われる。具体的には、ゲート長Ｌｇは図８のゲート電極エッチングを完了した時点で、測長ＳＥＭ等で測定する。この値がゲート長Ｌｇ（計測値）で、これとデバイス完成時のゲート長Ｌｇ（完成値）にはオフセットがあり、その補正分を考慮して（ゲート電極エッチングを完了での目標値は、たとえばゲート長Ｌｇを７２ｎｍとすると、デバイス完成時のゲート長Ｌｇは５５ｎｍ程度となる）、補正対象製品についての換算したゲート長Ｌｇ（完成値）を得る（図３１のＬｇ計測工程６２）。次に、図２３（図１１）に示すオフセット・スペーサ膜１４の成膜（たとえば成膜直後）と図２４に示すエッチバックの前に、平坦部分でオフセット・スペーサ膜厚Ｔｏｓをエリプソ・メータ等の光学的方法で測定する。この値がオフセット・スペーサ膜厚Ｔｏｓ（計測値）であるが、エッチバック後のオフセット・スペーサ膜厚Ｔｏｓ（完成値）にほぼ対応しており、そのままオフセット・スペーサ膜厚Ｔｏｓ（完成値）として使用可能である（図３１のＴｏｓ計測工程）。次に、得られたゲート長Ｌｇ（完成値）およびオフセット・スペーサ膜厚Ｔｏｓ（完成値）に対応するＰハロー注入ドーズ量Ｄｐｈを図３５のＮチャネルＦＥＴ補正テーブルで参照して（図３１のＮチャネルＦＥＴ補正テーブル参照工程６４）、それに基づいて、図１２及び図２５に示すように、Ｐハロー注入Ｄｃｐｈを実行する（図３１の補正したドープ量でのＰハロー注入工程６５）。次に、同様に、得られたゲート長Ｌｇ（完成値）およびオフセット・スペーサ膜厚Ｔｏｓ（完成値）に対応するＮハロー注入ドーズ量Ｄｎｈを図３６のＰチャネルＦＥＴ補正テーブルで参照して（図３１のＰチャネルＦＥＴ補正テーブル参照工程６６）、それに基づいて、図１３に示すように、Ｎハロー注入Ｄｃｎｈを実行する（図３１の補正したドープ量でのＮハロー注入工程６７）。
５．本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）の手順の説明（主に図３２及び図３３）
以下では、Ｖｔｈばらつき補正を低動作電圧デバイス系統、すなわち第１のＣＭＩＳ集積回路部１０１（たとえば動作電圧１から１．２ボルト程度、「コア・デバイス系統」とも言う）に対してのみ適用した例を示す。しかし、この方法は、必要に応じて、中動作電圧デバイス系統にも適用できることは言うまでもない（この例では高動作電圧デバイス系統にはハロー注入がないので、適用できないが、高動作電圧デバイス系統ハロー注入がある場合には同様に適用できる）。これは、セクション４の例と異なり、オフセット・スペーサ膜の成膜前にハロー注入を行うものにもデバイス系統にも適用できるからである。
図３２は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）のための準備工程を説明するためのプロセス・ブロック・フロー図である。図３３は本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）の手順を示すプロセス・ブロック・フロー図である。これらに基づいて、本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）の手順を説明する。
先ず、図３２に基づいて、Ｖｔｈばらつき補正の準備手順７１を説明する。最初に、セクション２及び３に示したプロセスにおいて、ゲート絶縁膜厚Ｔｇ（測定値すなわち、図５の窒化処理後の膜厚)、Ｐハロー注入ドーズ量Ｄｐｈ、およびＮハロー注入ドーズ量Ｄｎｈが変化したデータを集積する（プロセス・パラメータばらつきデータ集積工程７２）。それらについて、Ｖｔｈを測定したデータを集積する（Ｖｔｈばらつきデータ集積工程７３）。これらに基づいて、多変量解析の手法（統計手法）または多変量回帰解析の手法等により、Ｖｔｈ変動原因プロセス・パラメータ群とＶｔｈ変動の間のモデルを作成する（変動モデル作成工程７４）。具体的には、Ｐハロー注入ドーズ量Ｄｐｈ、およびＮハロー注入ドーズ量Ｄｎｈのそれぞれとゲート絶縁膜厚Ｔｇとの関係を数値的に定める関係式、すなわち、回帰直線等（場合によっては、数値テーブルまたは回帰曲線）を作成する（Ｐ，Ｎチャネル補正関係式取得工程７５）。
次に、図３３に基づいて、実際のプロセスばらつきのフィード・フォーワッド補正８１の手順を説明する。図３３に示すように、実際の製品デバイス製造時にフィード・フォーワッド補正対象製品について、セクション２及び３に示したプロセスにおいて、ゲート絶縁膜厚Ｔｇを測定する。この測定は、たとえば、ウエハ単位で行われる。具体的には、ゲート絶縁膜厚Ｔｇは図５のゲート絶縁膜１０に対する窒化処理後のアニールを完了した時点で、エリプソ・メータ等の光学的方法で測定する。この値がゲート絶縁膜厚Ｔｇ（計測値）で、これとデバイス完成時のゲート絶縁膜厚Ｔｇ（完成値）は、ほぼ同等であるので、そのまま利用できる（図３３のＴｇ計測工程８２）。次に、得られたゲート絶縁膜厚Ｔｇ（完成値）に対応するＰハロー注入ドーズ量ＤｐｈをＮチャネルＦＥＴ補正関係式を参照して（図３３のＮチャネルＦＥＴ補正関係式参照工程８３）、それに基づいて、図１２及び図２５に示すように、Ｐハロー注入Ｄｃｐｈを実行する（図３３の補正したドープ量でのＰハロー注入工程８４）。次に、同様に、得られたゲート絶縁膜厚Ｔｇ（完成値）に対応するＮハロー注入ドーズ量Ｄｎｈを図３６のＰチャネルＦＥＴ補正関係式を参照して（図３３のＰチャネルＦＥＴ補正関係式参照工程８５）、それに基づいて、図１３に示すように、Ｎハロー注入Ｄｃｎｈを実行する（図３３の補正したドープ量でのＮハロー注入工程８６）。
６．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施形態においては、バックエンド・プロセスに関して、銅埋め込み配線を例にとって説明したが、アルミニウム系の配線材料による通常の配線構造でもよいことは、言うまでもない。また、前記実施形態においては、Ｔｏｓ（目標値）は固定としたが、後のハロー注入での補正を容易にするために、Ｖｔｈを目標値に近づけるように、目標値を変動させてもよい。ただし、多変量解析およびハロー注入での補正の条件は複雑となる可能性がある。また、前記実施形態においては、Ｐ型単結晶シリコン・ウエハを原材料として、その上に半導体集積回路装置を形成する例を示したが、必要に応じて、Ｎ型単結晶シリコン・ウエハでも、他のエピタキシャル・ウエハでも、ＳＯＩウエハでもよいことは言うまでもない。また、前記実施形態においては、測長または膜厚測定をＳＥＭまたはエリプソメトリ等の手法により計測する例を中心に説明したが、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）等の電子光学的方法、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）等のメカニカルな方法、またはスキャトロメトリ等の光学的な方法で測定してもよいことは言うまでもない。
本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｐウエル・イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ＮチャネルＭＩＳＦＥＴの閾値電圧調整イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｎウエル・イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ＰチャネルＭＩＳＦＥＴの閾値電圧調整イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコン成膜工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコンへのＰ型不純物イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ポリ・シリコンへのＮ型不純物イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（ゲート電極パターニング注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（中動作電圧のＮチャネルＭＩＳＦＥＴのＬＤＤ領域イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（中動作電圧のＰチャネルＭＩＳＦＥＴのＬＤＤ領域イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（オフセット・スペーサ形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧のＮチャネルＭＩＳＦＥＴへのＰ型ハロー注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧のＰチャネルＭＩＳＦＥＴへのＮ型ハロー注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（サイド・ウォール形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧および中動作電圧のＰチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（低動作電圧および中動作電圧のＮチャネルＭＩＳＦＥＴへの高濃度ソース・ドレイン領域イオン注入工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（サリサイド工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（コンタクト・ホール形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（タングステン・プラグ形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｍ１ダマシン配線溝形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるウエハ工程デバイス断面図（Ｍ１ダマシン配線形成工程）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ゲート電極パターニング工程、図８に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（オフセット・スペーサ膜成膜工程、図１１に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（オフセット・スペーサ形成工程、図１１に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ＬＤＤおよびＨａｌｏイオン注入工程、図１２に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（ＬＤＤおよびＨａｌｏイオン注入後アニール工程、図１２に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（サイド・ウォール成膜工程、図１４に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（サイド・ウォール成膜および高濃度ソース・ドレインイオン注入工程、図１４＆図１６に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法における低動作電圧ＮチャネルＭＩＳＦＥＴ部を例にとった要部詳細ウエハ工程デバイス断面図（高濃度ソース・ドレインイオン注入後の熱処理工程、図１６等に対応）である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）のための準備工程を説明するためのプロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）の手順を示すプロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）のための準備工程を説明するためのプロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート絶縁膜厚等に基づくもの）の手順を示すプロセス・ブロック・フロー図である。 本願の一実施の形態の半導体集積回路装置の製造方法による半導体集積回路チップ（ＳＯＣ）内のデバイス系統分類図である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）に使用される補正テーブル（ＮチャネルＭＩＳＦＥＴ用）の一例である。 本願の一実施の形態の半導体集積回路装置の製造方法におけるＶｔｈばらつき補正（ゲート長等に基づくもの）に使用される補正テーブル（ＰチャネルＭＩＳＦＥＴ用）の一例である。
符号の説明
１ 半導体基板（ウエハ、チップの基板部）
１ａ ウエハまたはチップの第１の主面（デバイス面）
７ｃｎ 第１のＮチャネルＭＩＳＦＥＴ群のＮチャネルＭＩＳＦＥＴのゲート電極
７ｃｐ 第１のＰチャネルＭＩＳＦＥＴ群のＰチャネルＭＩＳＦＥＴのゲート電極
１４ 第１の絶縁膜（オフセット・スペーサ絶縁膜）
４１ チップ領域
１０１ 第１のＣＭＩＳ集積回路部
Ｄｃｎｈ 第１のＰチャネルＭＩＳＦＥＴ群へのＮハロー・イオン注入
Ｄｃｐｈ 第１のＮチャネルＭＩＳＦＥＴ群へのＰハロー・イオン注入
Ｌｇ ゲート長
Ｔｏｓ オフセット・スペーサ絶縁膜の膜厚

Claims (20)

  1. （ｘ１）第１の主面を有する半導体基板；
    （ｘ２）前記半導体基板の前記第１の主面のチップ領域に設けられた第１の動作電圧を有する第１のＣＭＩＳ集積回路部；
    （ｘ３）前記第１のＣＭＩＳ集積回路部に設けられた第１のＮチャネルＭＩＳＦＥＴ群；
    （ｘ４）前記第１のＣＭＩＳ集積回路部に設けられた第１のＰチャネルＭＩＳＦＥＴ群、
    を含む半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板の前記第１の主面の上方に、前記第１のＮチャネルＭＩＳＦＥＴ群および第１のＰチャネルＭＩＳＦＥＴ群のそれぞれのゲート電極を形成する工程；
    （ｂ）前記半導体基板の前記第１の主面上において、前記ゲート電極に対応するゲート長を計測する工程；
    （ｃ）前記ゲート電極の上面及び両側面を含む前記半導体基板の前記第１の主面上に、オフセット・スペーサ絶縁膜となるべき第１の絶縁膜を成膜する工程；
    （ｄ）成膜された前記第１の絶縁膜に対して、前記ゲート電極の前記両側面に前記オフセット・スペーサ絶縁膜を残すように、異方性ドライ・エッチングを施す工程；
    （ｅ）前記半導体基板の前記第１の主面上において、前記オフセット・スペーサ絶縁膜の膜厚に対応する前記第１の絶縁膜の膜厚を計測する工程；
    （ｆ）計測された前記ゲート長および前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＮチャネルＭＩＳＦＥＴ群において、Ｐ型不純物からなるＰハロー領域を形成するためのイオン注入を実行する工程；
    （ｇ）計測された前記ゲート長および前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＰチャネルＭＩＳＦＥＴ群において、Ｎ型不純物からなるＮハロー領域を形成するためのイオン注入を実行する工程、
    を有することを特徴とする半導体集積回路装置の製造方法。
  2. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部。
  3. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
    （ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部。
  4. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｆ）および（ｇ）は、前記工程（ｃ）よりも後に、実行される。
  5. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｅ）は、前記工程（ｃ）の後であって、前記工程（ｄ）よりも前に、実行される。
  6. 前記１項の半導体集積回路装置の製造方法において、前記工程（ｂ）は、前記工程（ａ）の後であって、前記工程（ｃ）よりも前に、実行される。
  7. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
    ここで、前記第２のＣＭＩＳ集積回路部に対するハロー・イオン注入は、前記工程（ｃ）よりも前に実行される。
  8. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
    ここで、前記第２のＣＭＩＳ集積回路部は第２のＮチャネルＭＩＳＦＥＴ群を含み、この第２のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
  9. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程。
  10. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
    更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
  11. 前記１項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
    （ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
    更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２及び第３のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
  12. 前記１項の半導体集積回路装置の製造方法において、前記第１のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
  13. （ｘ１）第１の主面を有する半導体基板；
    （ｘ２）前記半導体基板の前記第１の主面のチップ領域に設けられた第１の動作電圧を有する第１のＣＭＩＳ集積回路部；
    （ｘ３）前記第１のＣＭＩＳ集積回路部に設けられた第１のＮチャネルＭＩＳＦＥＴ群；
    （ｘ４）前記第１のＣＭＩＳ集積回路部に設けられた第１のＰチャネルＭＩＳＦＥＴ群、
    を含む半導体集積回路装置の製造方法であって、
    （ａ）前記半導体基板の前記第１の主面上に、ゲート絶縁膜を形成する工程；
    （ｂ）前記半導体基板の前記第１の主面上において、前記ゲート絶縁膜の膜厚を計測する工程；
    （ｃ）前記ゲート絶縁膜上に、前記第１のＮチャネルＭＩＳＦＥＴ群および第１のＰチャネルＭＩＳＦＥＴ群のそれぞれのゲート電極を形成する工程；
    （ｄ）前記ゲート電極の上面及び両側面を含む前記半導体基板の前記第１の主面上に、オフセット・スペーサ絶縁膜となるべき第１の絶縁膜を成膜する工程；
    （ｅ）成膜された前記第１の絶縁膜に対して、前記ゲート電極の前記両側面に前記オフセット・スペーサ絶縁膜を残すように、異方性ドライ・エッチングを施す工程；
    （ｆ）計測された前記ゲート絶縁膜の前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＮチャネルＭＩＳＦＥＴ群において、Ｐ型不純物からなるＰハロー領域を形成するためのイオン注入を実行する工程；
    （ｇ）計測された前記ゲート絶縁膜の前記膜厚に対応して定められるドーズ量にしたがって、前記第１のＰチャネルＭＩＳＦＥＴ群において、Ｎ型不純物からなるＮハロー領域を形成するためのイオン注入を実行する工程、
    を有することを特徴とする半導体集積回路装置の製造方法。
  14. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部。
  15. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
    （ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部。
  16. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程。
  17. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
    更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
  18. 前記１３項の半導体集積回路装置の製造方法において、前記半導体集積回路装置は更に以下を含む：
    （ｘ５）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第１の動作電圧よりも高い第２の動作電圧を有する第２のＣＭＩＳ集積回路部;
    （ｘ６）前記半導体基板の前記第１の主面の前記チップ領域に設けられた前記第２の動作電圧よりも高い第３の動作電圧を有する第３のＣＭＩＳ集積回路部、
    ここで、前記半導体集積回路装置の製造方法は更に以下の工程を含む：
    （ｈ）前記工程（ｇ）の後、前記ゲート電極の前記両側面の前記オフセット・スペーサ絶縁膜の両側面にサイド・ウォール・スペーサ絶縁膜を形成する工程；
    （ｉ）前記工程（ｇ）の後、前記第１のＰチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入を実行する工程；
    （ｊ）前記工程（ｇ）の後、前記第１のＮチャネルＭＩＳＦＥＴ群に対して、高濃度ソース・ドレイン領域形成のためのＮ型高濃度不純物注入を実行する工程、
    更に、ここで、前記Ｐ型高濃度不純物注入およびＮ型高濃度不純物注入の際に、それぞれ前記第２及び第３のＣＭＩＳ集積回路部のＰチャネルＭＩＳＦＥＴ群およびＮチャネルＭＩＳＦＥＴ群の高濃度ソース・ドレイン領域形成のためのＰ型高濃度不純物注入およびＮ型高濃度不純物注入が実行される。
  19. 前記１３項の半導体集積回路装置の製造方法において、前記ゲート絶縁膜の前記膜厚の計測は、前記工程（ａ）の後であって、ゲート電極膜の成膜よりも前に実行する。
  20. 前記１３項の半導体集積回路装置の製造方法において、前記第１のＮチャネルＭＩＳＦＥＴ群は閾値電圧の異なる複数のＮチャネルＭＩＳＦＥＴ下位群を含む。
JP2008047400A 2008-02-28 2008-02-28 半導体集積回路装置の製造方法 Expired - Fee Related JP5203748B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008047400A JP5203748B2 (ja) 2008-02-28 2008-02-28 半導体集積回路装置の製造方法
US12/393,087 US7871871B2 (en) 2008-02-28 2009-02-26 Manufacturing method for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008047400A JP5203748B2 (ja) 2008-02-28 2008-02-28 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009206318A true JP2009206318A (ja) 2009-09-10
JP5203748B2 JP5203748B2 (ja) 2013-06-05

Family

ID=41013494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008047400A Expired - Fee Related JP5203748B2 (ja) 2008-02-28 2008-02-28 半導体集積回路装置の製造方法

Country Status (2)

Country Link
US (1) US7871871B2 (ja)
JP (1) JP5203748B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010125819A1 (ja) * 2009-04-30 2010-11-04 パナソニック株式会社 半導体素子、半導体装置および電力変換器
US8609483B2 (en) * 2009-06-26 2013-12-17 Texas Instruments Incorporated Method of building compensated isolated P-well devices
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
US9136187B2 (en) 2013-07-12 2015-09-15 Samsung Electronics Co., Ltd. Method of adjusting a threshold voltage of a transistor in the forming of a semiconductor device including the transistor

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229134A (ja) * 1996-12-13 1998-08-25 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001308317A (ja) * 2000-04-18 2001-11-02 Nec Corp 半導体装置の製造方法
JP2004363348A (ja) * 2003-06-05 2004-12-24 Trecenti Technologies Inc 半導体装置の製造方法
JP2005093580A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置の製造方法
JP2005223341A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd スレッショルド電圧調節が可能な電子素子の製造方法とこれに使用されるイオン注入器調節器及びイオン注入システム
JP2005228868A (ja) * 2004-02-12 2005-08-25 Sony Corp 半導体装置およびその製造方法
JP2006108498A (ja) * 2004-10-07 2006-04-20 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2006295071A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 半導体装置の製造方法
JP2007158090A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007227536A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2007266335A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体装置の製造方法
JP2008042045A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196580A (ja) 2000-01-12 2001-07-19 Kmt Semiconductor Ltd 電界効果トランジスタの製造方法
JP2001332723A (ja) 2000-05-19 2001-11-30 Nec Corp 半導体装置の製造方法
US6974737B2 (en) * 2002-05-16 2005-12-13 Spinnaker Semiconductor, Inc. Schottky barrier CMOS fabrication method
US7230302B2 (en) * 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
JP2006190795A (ja) 2005-01-06 2006-07-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および急速熱処理装置
US20070158743A1 (en) * 2006-01-11 2007-07-12 International Business Machines Corporation Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners
US8003454B2 (en) * 2008-05-22 2011-08-23 Freescale Semiconductor, Inc. CMOS process with optimized PMOS and NMOS transistor devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10229134A (ja) * 1996-12-13 1998-08-25 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2001308317A (ja) * 2000-04-18 2001-11-02 Nec Corp 半導体装置の製造方法
JP2004363348A (ja) * 2003-06-05 2004-12-24 Trecenti Technologies Inc 半導体装置の製造方法
JP2005093580A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 半導体装置の製造方法
JP2005223341A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd スレッショルド電圧調節が可能な電子素子の製造方法とこれに使用されるイオン注入器調節器及びイオン注入システム
JP2005228868A (ja) * 2004-02-12 2005-08-25 Sony Corp 半導体装置およびその製造方法
JP2006108498A (ja) * 2004-10-07 2006-04-20 Matsushita Electric Ind Co Ltd 電子デバイスの製造方法
JP2006295071A (ja) * 2005-04-14 2006-10-26 Toshiba Corp 半導体装置の製造方法
JP2007158090A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007227536A (ja) * 2006-02-22 2007-09-06 Renesas Technology Corp 半導体装置およびその製造方法
JP2007266335A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体装置の製造方法
JP2008042045A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7871871B2 (en) 2011-01-18
JP5203748B2 (ja) 2013-06-05
US20090221105A1 (en) 2009-09-03

Similar Documents

Publication Publication Date Title
US10056406B2 (en) Semiconductor integrated circuit device comprising MISFETs in SOI and bulk subtrate regions
US8652955B2 (en) Manufacturing method of semiconductor integrated circuit device
US7906389B2 (en) Butted source contact and well strap
US7115526B2 (en) Method for wet etching of high k thin film at low temperature
US20060154428A1 (en) Increasing doping of well compensating dopant region according to increasing gate length
JP5125036B2 (ja) 半導体装置の製造方法
US20160035720A1 (en) Combining ztcr resistor with laser anneal for high performance pmos transistor
TWI440162B (zh) 半導體元件及其製法
JP2012129292A (ja) 半導体集積回路装置
US6780730B2 (en) Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation
JP5203748B2 (ja) 半導体集積回路装置の製造方法
JP2013182991A (ja) 半導体集積回路装置の製造方法
US7344929B2 (en) Method for manufacturing an integrated circuit using a capping layer having a degree of reflectivity
US8012821B2 (en) Semiconductor embedded resistor generation
KR20010098638A (ko) 반도체장치의 제조방법
JP5684371B2 (ja) 半導体集積回路装置の製造方法
US6544853B1 (en) Reduction of negative bias temperature instability using fluorine implantation
US20070045695A1 (en) Method for fabricating semiconductor device and semiconductor device
JP2018526821A (ja) 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
JP2007227536A (ja) 半導体装置およびその製造方法
US8076193B2 (en) CMOS device fabrication method with PMOS interface insulating film formed concurrently with sidewall insulating film
US20080290424A1 (en) Transistor design self-aligned to contact
JP2003318176A (ja) シリコン酸化窒化膜の形成方法ならびに半導体装置およびその製造方法
TWI495104B (zh) 金屬氧化半導體元件及其製造方法
JP2000077661A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130214

R150 Certificate of patent or registration of utility model

Ref document number: 5203748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees