JP2009194156A - 不揮発性メモリデバイス及びその製造方法 - Google Patents

不揮発性メモリデバイス及びその製造方法 Download PDF

Info

Publication number
JP2009194156A
JP2009194156A JP2008033383A JP2008033383A JP2009194156A JP 2009194156 A JP2009194156 A JP 2009194156A JP 2008033383 A JP2008033383 A JP 2008033383A JP 2008033383 A JP2008033383 A JP 2008033383A JP 2009194156 A JP2009194156 A JP 2009194156A
Authority
JP
Japan
Prior art keywords
gate electrode
memory device
diffusion layer
charge storage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008033383A
Other languages
English (en)
Inventor
Masayuki Masukawa
正幸 増川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Lapis Semiconductor Miyagi Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Oki Semiconductor Miyagi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd, Oki Semiconductor Miyagi Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008033383A priority Critical patent/JP2009194156A/ja
Priority to US12/206,155 priority patent/US20090206389A1/en
Publication of JP2009194156A publication Critical patent/JP2009194156A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】電気消去特性の向上に寄与する不揮発性メモリデバイス及びその製造法を提供することを課題とする。
【解決手段】本発明に係る不揮発性メモリデバイスは、半導体基板と；前記半導体基板上に形成されたゲート電極と；前記半導体基板上に形成され、前記ゲート電極に近接して形成された拡散層電極と；前記ゲート電極の側面に形成され、注入された電子を保持する電荷蓄積層と；前記拡散層電極の下部に形成されたＬＤＤ領域とを備える。そして、前記電荷蓄積層は、前記ゲート電極の側面にのみ形成され、前記ＬＤＤ領域に沿って延在しない構造であることを特徴とする。
【選択図】図７

Description

本発明は、不揮発性メモリデバイスの構造及びその製造方法に関する。特に、窒化膜を電荷保持膜とする不揮発性メモリにおけるメモリセルトランジスタの構造に関する。
不揮発性半導体記憶装置の１つとして、ＭＯＮＯ（Metal Oxide Nitride Oxide Semiconductor）構造のものが知られている。ＭＯＮＯＳ構造では、例えば、基板とゲート電極との間に、ＯＮＯ膜（酸化膜−絶縁膜である窒化膜−酸化膜からなる３積層膜）が設けられている。ＯＮＯ膜中の窒化膜に存在する多量のトラップにより、電荷を捕獲して蓄積することが出来る。このトラップに電荷を出し入れすることにより、不揮発性半導体記憶装置として機能させることが出来る。
電荷の出し入れの方法には、ゲート電極の下全面にトンネル電流で電子を出し入れすることにより書き込み、消去を行う方法と、ホットキャリアを用いる方法とがある。前者のトンネル電流を用いる方法は、書き換え回数を多くすることができ、高い信頼性が確保できる。これに対し、後者のホットキャリアを用いる方法は、書き込み・消去の動作電圧を低く出来き（これにより、製造コストを下げることが出来）、その上、高速にすることが出来る。
図１は、従来の不揮発性半導体メモリデバイス１００の構造を示す断面図である。図１に示す従来の不揮発性メモリ１００は、窒化膜を電荷保持膜とするものである。不揮発性半導体メモリデバイス１００は、半導体基板１０８の上にゲート酸化膜１０７を介してゲート電極１０５が形成されている。また、半導体基板１０８の表面付近には、ＬＤＤ領域１１４及び拡散層１０１が形成されている。ゲート電極（コントロールゲート）１０５の側面にはマスク酸化膜１０６、窒化膜１１０が形成されている。窒化膜１１０の外側にはサイドウォール１０９が形成されている。半導体基板１０８上のゲート電極１０５の近傍にはコンタクトプラグ（拡散層電極）１１２が形成されている。
上記のような構造の不揮発性半導体メモリデバイス１００の製造に際しては、まず、公知の技術によりコントロールゲート１０５を形成した後、マスク酸化膜１０６、窒化膜１１０を半導体基板１０８上、及びコントロールゲート１０５の側壁に形成する。次に、コントロールゲート１０５の側面に窒化膜１０９を公知の技術によりサイドウォール状に形成する。コントロールゲート１０５とサイドウォール膜１０９との間に、マスク酸化膜１０６と窒化膜１１０が存在する構造となる。なお、コンタクトプラグ１１２は公知の技術であるＳＡＣ（Self Aligned Contact）構造を用いて、隣接するゲート電極１０５から１００ｎｍ以下の近い距離に形成される。窒化膜１１０の中で電荷が蓄積される領域は、コントロールゲート１０５の両側の部分であり、１つのコントロールゲート１０５によってこれら２ビットの書き込みを制御する。
不揮発性半導体メモリデバイス１００の書き込みの動作は、拡散層１０１に６Ｖ、拡散層１０２に０Ｖのバイアスを与え、コントロールゲート１０５に１０Ｖの電圧を印加する。ソースとなる拡散層１０２から供給される電子は、一部ホットチャネルエレクトロンとなり拡散層１０３側の電荷蓄積窒化膜１１０に注入される。逆に、拡散層１０２側の電荷蓄積窒化膜１１０に電子を注入する時には、拡散層１０１と拡散層１０２のバイアスを逆にすればよい。
電気消去時の動作は、拡散層１０１、１０２に６Ｖ、コントロールゲート１０５に−６Ｖを印加する。拡散層付近で発生したホットホールはコントロールゲート１０５の電界により、電荷蓄積窒化膜１１０に注入される。これにより、電荷蓄積窒化膜１１０にトラップされている電子を電気的にキャンセルし、電気消去を完了する。
ここで、電荷蓄積膜１１０への電子の注入は、ホットチャネルエレクトロンにより行われる。これに対して、電荷蓄積膜１１０へのホール注入は、ホットホール注入であり、注入原理が異なる。微細化によりゲート電極１０５と拡散層電極１１２との距離が短くなった場合、特にＳＡＣ構造により拡散層電極１１２を形成した場合には、拡散層電極１１２側の電界の影響が大きくなり、それぞれの注入方式での電荷蓄積膜に対する注入分布が変わる。
ゲート電極１０５と拡散層電極１１２との距離が長い場合（１００ｎｍ以上）には、拡散層境界で発生した電子はゲート電極１０５に影響を受け、電荷蓄積膜１１０のゲート電極１０５側に近い部分に注入される(図２参照)。同様に、拡散層境界で発生したホールも電荷蓄積膜１１０中のゲート電極１０５に近い部分に注入され、効率よく電気消去を行うことができる(図３参照)
これに対して、ＳＡＣ構造などによりゲート電極１０５と拡散層電極１１２との距離が短く（１００ｎｍ以下）なると、拡散層と基板１０８の境界付近で発生した電子は拡散層電極１１２の電界にも強く影響され、電荷蓄積膜１１０中の横方向に広く分布する(図４参照)。一方、ホールは逆に拡散層の電界に反発し電荷蓄積膜１１０中の、よりゲート電極１０５に近い部分に注入される(図５参照)。これにより、電子とホールの注入分布に差が生じ、結果として、完全に電気消去が行われずに電子が残ってしまう場合がある（図６参照）。これは、電気消去特性を著しく劣化させる原因となる。
なお、特許文献１には本発明に関連する技術が開示されている。
特開２００７−１５７８７４号公報
本発明は上記のような状況に鑑みてなされたものであり、電気消去特性の向上に寄与する不揮発性メモリデバイス及びその製造法を提供することを目的とする。
上記のような課題を解決ために、本発明の第１の態様に係る不揮発性メモリデバイスは、半導体基板と；前記半導体基板上に形成されたゲート電極と；前記半導体基板上に形成され、前記ゲート電極に近接して形成された拡散層電極と；前記ゲート電極の側面に形成され、注入された電子を保持する電荷蓄積層と；前記拡散層電極の下部に形成されたＬＤＤ領域とを備える。そして、前記電荷蓄積層は、前記ゲート電極の側面にのみ形成され、前記ＬＤＤ領域に沿って延在しない構造であることを特徴とする。
本発明は、例えば、前記拡散層電極がＳＡＣ工程によって形成され、前記ゲート電極と前記拡散層電極との間隔が１００ｎｍ以下である場合に特に有効である。
本発明の第２の態様に係る不揮発性メモリデバイスの製造方法は、半導体基板上にゲート電極を形成する工程と；前記半導体基板表面にＬＤＤ領域を形成する工程と；前記ゲート電極表面に電荷蓄積層を形成する工程と；前記電荷蓄積層をエッチングすることにより、当該電荷蓄積層が前記ゲート電極の側面にのみ形成され、前記ＬＤＤ領域に沿って延在しないように形成する工程と；前記ゲート電極に近接して拡散層電極を形成する工程とを含むことを特徴とする。
ここで、「電荷蓄積層がゲート電極の側面にのみ形成され、ＬＤＤ領域に沿って延在しない」とは、電荷蓄積層がゲート電極の側面にのみ形成され、その厚さ以上に基板表面（ＬＤＤ領域）に沿って延びていないと解釈可能である。
上述したように、従来の構造においては、ＳＡＣ構造などを用いて電極間の距離１００ｎｍ以下にまで近づけた場合には、ＬＤＤ領域上部の電荷蓄積膜に電子が注入されてしまう。これに対して、本発明の構造においては、電荷蓄積膜中の電子が注入される部分を、ゲート電極側面のみに規制することができる。すなわち、ＬＤＤ領域上部に電荷蓄積膜が存在しない構造としている。このため、電子とホールの注入分布が一致し、効率よく、電気消去を行うことが可能となる。
図７は、本発明の実施例に係る不揮発性半導体メモリデバイス２００の構造を示す断面図である。図７に示す不揮発性メモリデバイス２００は、窒化膜を電荷保持膜とするものである。不揮発性半導体メモリデバイス２００は、半導体基板２０８の上にゲート酸化膜２０７を介してゲート電極２０５が形成されている。また、半導体基板２０８の表面付近には、ＬＤＤ領域２１３及び拡散層２０２が形成されている。ゲート電極（コントロールゲート）２０５の側面にはマスク酸化膜２０６、窒化膜２１０が形成されている。窒化膜２１０の外側にはサイドウォール２０９が形成されている。半導体基板２０８上のゲート電極２０５の近傍にはコンタクトプラグ（拡散層電極）２１２が形成されている。
電荷蓄積層（窒化膜）２１０は、ゲート電極２０５の側面にのみ形成され、ＬＤＤ領域２１３に沿って延在しない構造である。すなわち、電荷蓄積層２１０がゲート電極２０５の側面にのみ形成され、その厚さ以上に基板表面（ＬＤＤ領域）に沿って延びていない構造を採用している。
次に、上記のような構造の不揮発性半導体メモリデバイス２００の製造工程について、図８〜図１６を参照して説明する。まず、半導体基板２０８の全面に酸化膜を形成する。次に、コントロールゲート２０５を形成するための膜（ポリシリコンなど）を形成し、パターニングを行うことによりゲート酸化膜２０７上にコントロールゲート２０５を成形する。続いて、インプラ工程によりＬＤＤ（Light Doped Drain）領域２１３を形成する（図８参照）。
次に、図９に示すように、半導体基板２０８全面にマスク酸化膜２０６を形成する。続いて、図１０に示すように、マスク酸化膜２０６上に電荷蓄積窒化膜２１０を形成する。
その後、図１１に示すように、電荷蓄積膜２１０がゲート電極２０５の側面にのみ残るようにエッチングを行う。ここでは、半導体基板２０８に水平な方向へのエッチングレートよりも垂直な方向へのエッチングレートが大きい条件のドライエッチングを行う。
電荷蓄積窒化膜２１０のエッチング工程においては、ゲート電極２０５側面には窒化膜２１０を残す必要があるため、L字型になった窒化膜２１０の底部のみを除去できるようウェハに垂直方向へのエッチングレートが水平方向に比べて相対的に大きくなるよう設定する。ウェハに平行な方向へのエッチングレートが大きすぎると、L字型になった窒化膜２１０の底部を除去し終わる前に、ゲート電極２０５側面の窒化膜２１０が除去されてしまい、側面の窒化膜２１０が薄くなりすぎてしまう。逆に、ウェハに垂直方向へのエッチングレートが大きすぎると、L字型になった窒化膜２１０の底部を除去した後、さらにその下の半導体基板２０８まで削られてしまうため、微妙な制御を必要とする。例えば、ＲＦ１００Ｗにて、ＣＨＦ３，ＣＦ４，Ｏ２，Ａｒガスを用いて、１０秒程度のエッチングを行う。このようなＳＡＣ構造の形成については、特表２００２−５０８５８９号公報に示されている技術を採用することができる。
次に、図１２に示すように、全面に酸化膜（ＴＯＰ酸化膜）を形成する。続いて、全面に窒化膜を堆積した後、当該窒化膜がゲート電極２０５の側面にのみ残るようにエッチングを行い、図１３に示すようなサイドウォール２０９を成形する。ここで行われるエッチングは、半導体基板２０８に水平な方向へのエッチングレートよりも垂直な方向へのエッチングレートが大きなドライエッチングとする。
次に、図１４に示すように、インプラ工程により拡散層２０１，２０２を形成する。続いて、コンタクトホール形成のためのストッパー膜２１５をサイドウォール２０９の表面に形成した後、層間絶縁膜２１１を全面に形成する。その後、図１５に示すように、層間絶縁膜２１１の表面にＣＡＰ膜２１６を成形する。
その後、コンタクトプラグを形成する位置にコンタクトホールを、フォトリソグラフィー工程及びエッチング工程により形成する。次に、図１６に示すように、コンタクトプラグ２１２を埋め込み形成する。なお、コンタクトプラグ２１２は公知の技術であるＳＡＣ（Self Aligned Contact）構造を用いて、隣接するゲート電極２０５から１００ｎｍ以下の近い距離に形成される。
窒化膜２１０の中で電荷が蓄積される領域は、コントロールゲート２０５の両側の部分（２０３，２０４）であり、１つのコントロールゲート２０５によってこれら２ビットの書き込みを制御する。
図１７は、本実施例の不揮発性半導体メモリデバイスの書き込み動作（原理）を示す断面図である。図１８は、本実施例の不揮発性半導体メモリデバイスの消去動作（原理）を示す断面図である。図１９は、本実施例の不揮発性半導体メモリデバイスの消去後の状態を示す断面図である。
上述した構造の本発明に係るメモリでデバイスによる書き込みの動作においては、図１７に示すように、拡散層２０１に６Ｖ、拡散層２０２に０Ｖのバイアスを与え、コントロールゲート２０５に８Ｖの電圧を印加する。ソースとなる拡散層２０２から供給される電子は、一部ホットチャネルエレクトロンとなり拡散層２０３側の電荷蓄積窒化膜２１０に注入される。逆に、拡散層２０２側の電荷蓄積窒化膜２１０に電子を注入する時には、拡散層２０１と拡散層２０２のバイアスを逆にすればよい。
電気消去時の動作は、図１８に示すように、拡散層２０１、２０２に６Ｖ、コントロールゲート２０５に−６Ｖを印加する。拡散層付近で発生したホットホールはコントロールゲート２０５の電界により、電荷蓄積窒化膜２１０に注入される。これにより、電荷蓄積窒化膜２１０にトラップされている電子を電気的にキャンセルし、電気消去を完了する。
ここで、電荷蓄積膜２１０への電子の注入は、ホットチャネルエレクトロンにより行われる。これに対して、電荷蓄積膜２１０へのホール注入は、ホットホール注入であり、注入原理が異なる。微細化によりゲート電極２０５と拡散層電極２１２との距離が短くなった場合、特にＳＡＣ構造により拡散層電極２１２を形成した場合には、拡散層電極２１２側の電界の影響が大きくなり、それぞれの注入方式での電荷蓄積膜に対する注入分布が変わる。
発明においては、電荷蓄積膜２１０はゲート電極２０５側面にのみ存在しているため、図１７、図１８に示すように、電荷蓄積膜２１０中の限られた部分にのみ電子が注入される。このため、電子とホールの注入分布が一致するため、図１９に示すように、注入された電子を効率よくキャンセルすることが可能となり、電気消去特性が向上する。
上述した構造の本発明に係るメモリデバイスによる読み出しの動作においては、１セル２ビットのうち２ビットともブランクの場合は、通常のトランジスタと同様に、セルを挟む二つの拡散層電極２１２がそれぞれソース、ドレインになり、ゲート電極２０５に印加される電圧によるチャネルがオンして電流が流れる。一方、１セル２ビットのうち、片側１ビットに電子が注入されている（書き込まれている）状況で、書き込み側を読み出す際には、書き込みビット側の拡散層電極２１０がソース、未書き込みビット側の拡散層電極２１０がドレインとなる。この時、注入されている電子による電界の影響で、ソース側のチャネルに空乏層が形成され電流が流れなくなる。逆に未書き込み側を読み出す際は、未書き込みビット側の拡散層電極２１０がソース、書き込みビット側の拡散層電極２１０がドレインとなり、注入されている電子による電界の影響が、ドレイン電圧によりキャンセルされ電流が流れる。
以上、本発明の実施例について説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲に示された技術的思想の範疇において変更可能なものである。
図１は、従来の不揮発性半導体メモリデバイスの構造を示す断面図である。 図２は、従来の不揮発性半導体メモリデバイス（ゲート電極と拡散層電極との間隔が１００ｎｍ以上）の書き込み動作（原理）を示す断面図である。 図３は、従来の不揮発性半導体メモリデバイス（ゲート電極と拡散層電極との間隔が１００ｎｍ以上）の消去動作（原理）を示す断面図である。 図４は、従来の不揮発性半導体メモリデバイス（ゲート電極と拡散層電極との間隔が１００ｎｍ以下）の書き込み動作（原理）を示す断面図である。 図５は、従来の不揮発性半導体メモリデバイス（ゲート電極と拡散層電極との間隔が１００ｎｍ以下）の消去動作（原理）を示す断面図である。 図６は、従来の不揮発性半導体メモリデバイス（ゲート電極と拡散層電極との間隔が１００ｎｍ以下）の消去後の状態を示す断面図である。 図７は、本発明の不揮発性半導体メモリデバイスの構造を示す断面図である。 図８は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図９は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１０は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１１は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１２は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１３は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１４は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１５は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１６は、本発明の不揮発性半導体メモリデバイスの製造工程の一部を示す断面図である。 図１７は、本発明の不揮発性半導体メモリデバイスの書き込み動作（原理）を示す断面図である。 図１８は、本発明の不揮発性半導体メモリデバイスの消去動作（原理）を示す断面図である。 図１９は、本発明の不揮発性半導体メモリデバイスの消去後の状態を示す断面図である。
符号の説明
２００ 不揮発性半導体メモリデバイス
２０５ ゲート電極
２０８ 半導体基板
２０９ サイドウォール
２１０ 電荷蓄積膜（窒化膜）
２１２ 拡散層電極（コンタクトプラグ）
２１３ ＬＤＤ領域

Claims (7)

  1. 半導体基板と；
    前記半導体基板上に形成されたゲート電極と；
    前記半導体基板上に形成され、前記ゲート電極に近接して形成された拡散層電極と；
    前記ゲート電極の側面に形成され、注入された電子を保持する電荷蓄積層と；
    前記拡散層電極の下部に形成されたＬＤＤ領域とを備え、
    前記電荷蓄積層は、前記ゲート電極の側面にのみ形成され、前記ＬＤＤ領域に沿って延在しない構造であることを特徴とする不揮発性メモリデバイス。
  2. 前記ゲート電極と前記拡散層電極との間隔が１００ｎｍ以下であることを特徴とする請求項１に記載の不揮発性メモリデバイス。
  3. 前記拡散層電極がＳＡＣ工程によって形成されることを特徴とする請求項１又は２に記載の不揮発性メモリデバイス。
  4. データの蓄積及び消去は、各々電子の注入及びホールの注入によって行われることを特徴とする請求項１，２又は３に記載の不揮発性メモリデバイス。
  5. 請求項１に記載の不揮発性メモリデバイスの製造方法において、
    半導体基板上にゲート電極を形成する工程と；
    前記半導体基板表面付近にＬＤＤ領域を形成する工程と；
    前記ゲート電極表面に電荷蓄積層を形成する工程と；
    前記電荷蓄積層をエッチングすることにより、当該電荷蓄積層が前記ゲート電極の側面にのみ形成され、前記ＬＤＤ領域に沿って延在しないように成形する工程と；
    前記ゲート電極に近接して拡散層電極を形成する工程とを含むことを特徴とする不揮発性メモリデバイスの製造方法。
  6. 前記ゲート電極と前記拡散層電極との間隔を１００ｎｍ以下とすることを特徴とする請求項５に記載の不揮発性メモリデバイスの製造方法。
  7. 前記拡散層電極をＳＡＣ工程によって形成することを特徴とする請求項５又は６に記載の不揮発性メモリデバイスの製造方法。
JP2008033383A 2008-02-14 2008-02-14 不揮発性メモリデバイス及びその製造方法 Pending JP2009194156A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008033383A JP2009194156A (ja) 2008-02-14 2008-02-14 不揮発性メモリデバイス及びその製造方法
US12/206,155 US20090206389A1 (en) 2008-02-14 2008-09-08 Nonvolatile memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008033383A JP2009194156A (ja) 2008-02-14 2008-02-14 不揮発性メモリデバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009194156A true JP2009194156A (ja) 2009-08-27

Family

ID=40954293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033383A Pending JP2009194156A (ja) 2008-02-14 2008-02-14 不揮発性メモリデバイス及びその製造方法

Country Status (2)

Country Link
US (1) US20090206389A1 (ja)
JP (1) JP2009194156A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409838A (zh) * 2016-10-31 2017-02-15 上海华虹宏力半导体制造有限公司 Sonos存储器的工艺方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150765A (ja) * 2001-11-21 2005-06-09 Sharp Corp 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器
JP2008153374A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 不揮発性半導体メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255172B1 (en) * 2000-05-10 2001-07-03 United Microelectronics Corp. Electrically erasable non-volatile memory
JP2005064295A (ja) * 2003-08-14 2005-03-10 Oki Electric Ind Co Ltd 半導体不揮発性メモリ、この半導体不揮発性メモリへの情報の記録方法、及びこの半導体不揮発性メモリからの情報の読み出し方法
US7067362B2 (en) * 2003-10-17 2006-06-27 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with protected implantation profiles and method for the formation thereof
JP2006302985A (ja) * 2005-04-18 2006-11-02 Renesas Technology Corp 不揮発性半導体装置の製造方法
TWI284979B (en) * 2005-05-19 2007-08-01 Powerchip Semiconductor Corp P-channel memory and operating method thereof
JP4906329B2 (ja) * 2005-12-02 2012-03-28 ラピスセミコンダクタ株式会社 不揮発性半導体記憶装置及びその製造方法
JP2007157919A (ja) * 2005-12-02 2007-06-21 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US20070164352A1 (en) * 2005-12-12 2007-07-19 The Regents Of The University Of California Multi-bit-per-cell nvm structures and architecture
TWI270214B (en) * 2005-12-30 2007-01-01 Ind Tech Res Inst Non-volatile memory device and fabricating method thereof
US8742486B2 (en) * 2006-02-04 2014-06-03 Spansion, Llc Flash memory cells having trenched storage elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150765A (ja) * 2001-11-21 2005-06-09 Sharp Corp 半導体記憶装置、その製造方法及び動作方法、並びに携帯電子機器
JP2008153374A (ja) * 2006-12-15 2008-07-03 Oki Electric Ind Co Ltd 不揮発性半導体メモリ

Also Published As

Publication number Publication date
US20090206389A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5149539B2 (ja) 半導体装置
JP2009094170A (ja) 不揮発性半導体メモリ及びその製造方法
JP5486884B2 (ja) 不揮発性半導体記憶装置、及びその製造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
JP5039368B2 (ja) 半導体記憶装置、その製造方法及びその駆動方法
US10192879B2 (en) Semiconductor device and manufacturing method thereof
US20050236662A1 (en) Flash memory device and method for fabricating the same, and programming and erasing method thereof
JP5328145B2 (ja) 不揮発性メモリデバイス及びその製造方法
US7611946B2 (en) Method of fabricating a non-volatile memory device
US20100255672A1 (en) Method of manufacturing semiconductor device
JP2007158093A (ja) 不揮発性半導体メモリデバイス及びその製造方法
JPWO2008069325A1 (ja) 半導体記憶装置および半導体装置
KR100875056B1 (ko) 플래쉬 메모리 소자의 제조방법
JP2009194156A (ja) 不揮発性メモリデバイス及びその製造方法
JP2008004831A (ja) 不揮発性メモリトランジスタおよびその駆動方法
JP2007059847A (ja) 半導体記憶装置、半導体記憶装置の製造方法及び半導体記憶装置の情報書き換え方法
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법
JP4016679B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007043088A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
JP2009135214A (ja) 半導体記憶装置およびその製造方法
JP2008205187A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP2009158633A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20030057897A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2007335747A (ja) 半導体装置およびその製造方法
JP2008010463A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316